JP2007333455A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007333455A JP2007333455A JP2006163288A JP2006163288A JP2007333455A JP 2007333455 A JP2007333455 A JP 2007333455A JP 2006163288 A JP2006163288 A JP 2006163288A JP 2006163288 A JP2006163288 A JP 2006163288A JP 2007333455 A JP2007333455 A JP 2007333455A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- semiconductor device
- voltage
- supply voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】電源投入時の電源電圧の立ち上り時間を監視することができる半導体装置(1)を提供すること。
【解決手段】本発明の半導体装置(1)は、電極パッド(4−j)(jは1以上の整数)と、内部回路(2)と、監視部(10)とを具備している。前記電極パッド(4−j)には、入力電源(3−j)により電源電圧が供給される。前記内部回路(2)には、前記電源電圧が内部電源電圧(Vj)として供給される。前記内部回路(2)は、前記内部電源電圧(Vj)が動作電圧(Vjtyp(Vjmin))であるときに動作する。前記監視部(10)は、設定電圧(Vjst)から、前記設定電圧(Vjst)よりも高い前記動作電圧(Vjtyp(Vjmin))まで前記内部電源電圧(Vj)が変化するときの立ち上り時間(tj)を監視する。
【選択図】図1
【解決手段】本発明の半導体装置(1)は、電極パッド(4−j)(jは1以上の整数)と、内部回路(2)と、監視部(10)とを具備している。前記電極パッド(4−j)には、入力電源(3−j)により電源電圧が供給される。前記内部回路(2)には、前記電源電圧が内部電源電圧(Vj)として供給される。前記内部回路(2)は、前記内部電源電圧(Vj)が動作電圧(Vjtyp(Vjmin))であるときに動作する。前記監視部(10)は、設定電圧(Vjst)から、前記設定電圧(Vjst)よりも高い前記動作電圧(Vjtyp(Vjmin))まで前記内部電源電圧(Vj)が変化するときの立ち上り時間(tj)を監視する。
【選択図】図1
Description
本発明は、電源電圧を監視する半導体装置に関する。
半導体ウェハーには、半導体チップである複数の半導体装置が行列上に形成される。複数の半導体装置の各々には、目的とする機能を実現する内部回路と、その内部回路に接続される電極パッドとが形成されている。例えば、半導体装置が生産された後、その内部回路に対して電気的特性確認試験が行なわれる。
電気的特性確認試験は、プローブテストを含んでいる。プローブテストでは、半導体装置の電極パッドに接続された外部端子にプローブを設けて、測定器(テスター、ストレージオシロスコープ)により測定する。プローブテストの一つとして、電源電圧の監視が挙げられる。電源電圧の監視としては、[A]単に電源電圧を監視する技術と、[B]電源投入時の電源電圧の立ち上り時間を監視する技術とが例示される。
ここで、上記[A]の技術を実現する一般的な技術を紹介する。
実開平3−68078号公報に電圧監視装置が記載されている(特許文献1)。電圧監視装置は、監視対象の電圧の異常を検出する。この電圧監視装置は、前記電圧をデジタルデータに変換するアナログ/デジタルコンバータと、所定の電圧データを記憶するメモリと、前記デジタルデータと前記電圧データとを比較する手段とを備え、その比較結果により前記電圧の異常を検出すべく構成していることを特徴としている。
実開平3−113936号公報に監視制御装置が記載されている(特許文献2)。監視制御装置は、監視対象から検出され、信号入力手段を介して入力したアナログ量をアナログ/ディジタル変換手段にてディジタル量に変換し、このディジタル量に基づいて監視対象を監視する。監視制御装置は、各手段の電源となる電源装置を備えている。電源装置の二次側出力は信号入力手段の入力側と接続される。監視制御装置は、更に、警報を発する警報手段と、電源装置の二次側電圧の許容範囲を示す基準値を供給する基準値供給手段と、アナログ/ディジタル変換手段から得られた電源装置の二次側電圧のディジタル値が基準値供給手段から得られた基準値の範囲内であるか否かを判定する判定手段と、判定手段により電源装置の二次側電圧のディジタル値が基準値の範囲外であると判定されたときに警報手段を作動させる制御手段とを備えていることを特徴としている。
次に、上記[B]の技術について説明する。
入力電源により電源電圧が半導体装置の電極パッドに供給される。このとき、半導体装置の内部回路には、電源電圧が内部電源電圧として供給される。内部回路は、内部電源電圧が動作電圧であるときに動作する。プローブテストにより電源投入時の電源電圧の立ち上り時間を監視する場合、上記の電極パッドに対応する位置として、入力電源と電極パッドとを接続する信号線にプローブを設ける。測定器は、入力電源により信号線に印加される電源電圧をプローブにより測定する。上記[B]の技術では、電源投入時の電源電圧の立ち上り時間を監視することにより、半導体装置における不具合を判定することができる。
上記[B]の技術では、上述のように、プローブテストにより、電源投入時の電源電圧の立ち上り時間を監視する。しかし、プローブテストにより測定される電源電圧は、半導体装置の内部回路に供給される内部電源電圧ではなく、信号線に印加される電源電圧である外部端子電圧である。半導体装置の内部の電圧降下や配線等の影響により、内部電源電圧と外部端子電圧が同一の電圧とは限らない。このため、プローブテストにより、電源投入時に電源電圧の立ち上り時間を監視するために、外部端子電圧を測定しても、内部電源電圧を測定したことにはならない。
また、上記[B]の技術では、プローブテストを実施するために、電源の他に、プローブと測定器とを用意しなければならない。
また、上記[B]の技術では、プローブテストは、半導体装置が生産された後に実施することができるが、半導体装置が出荷された後ではプローブテストを実施することが困難である。例えば、半導体装置が生産された後にプローブテストを実施したとき、半導体装置における不具合を判定することができる。しかし、半導体装置が出荷された後に、半導体装置に不具合が発生した場合、プローブテストを実施するまで、不具合の原因を追究することが困難である。このように、リアルタイムで不具合の原因を追究できない。
以下に、[発明を実施するための最良の形態]で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために付加されたものであるが、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の半導体装置(1)は、電極パッド(4−j)(jは1以上の整数)と、内部回路(2)と、監視部(10)とを具備している。
前記電極パッド(4−j)には、入力電源(3−j)により電源電圧が供給される。
前記内部回路(2)には、前記電源電圧が内部電源電圧(Vj)として供給される。前記内部回路(2)は、前記内部電源電圧(Vj)が動作電圧(Vjtyp(Vjmin))であるときに動作する。
前記監視部(10)は、設定電圧(Vjst)から、前記設定電圧(Vjst)よりも高い前記動作電圧(Vjtyp(Vjmin))まで前記内部電源電圧(Vj)が変化するときの立ち上り時間(tj)を監視する。
前記電極パッド(4−j)には、入力電源(3−j)により電源電圧が供給される。
前記内部回路(2)には、前記電源電圧が内部電源電圧(Vj)として供給される。前記内部回路(2)は、前記内部電源電圧(Vj)が動作電圧(Vjtyp(Vjmin))であるときに動作する。
前記監視部(10)は、設定電圧(Vjst)から、前記設定電圧(Vjst)よりも高い前記動作電圧(Vjtyp(Vjmin))まで前記内部電源電圧(Vj)が変化するときの立ち上り時間(tj)を監視する。
本発明の半導体装置は、上記の構成により、電源投入時の内部電源電圧の立ち上り時間を測定する。これにより、本発明では、プローブと測定器とを用意する必要はない。このため、本発明では、半導体装置が生産された後でも、半導体装置が出荷された場合でも、電源投入時の内部電源電圧の立ち上り時間を測定することができる。そこで、半導体装置に不具合が発生した場合、不具合の原因をリアルタイムで追究することができる。
以下に添付図面を参照して、本発明の半導体装置について詳細に説明する。
(第1実施形態)
図1は、本発明の第1実施形態による半導体装置に適用される半導体システムの構成を示している。半導体システムは、コンピュータであり、半導体装置1と、n個の入力電源3−1〜3−n(nは1以上の整数)と、テスト回路電源5と、出力装置9と、制御部15とを具備している。出力装置9は、音を発する警報装置、又は、表示装置である。
半導体装置1は、内部回路2と、n個の電極パッド4−1〜4−nと、テスト実施用電極パッド6と、選択用電極パッド7と、結果出力用電極パッド8と、監視部10とを具備している。
図1は、本発明の第1実施形態による半導体装置に適用される半導体システムの構成を示している。半導体システムは、コンピュータであり、半導体装置1と、n個の入力電源3−1〜3−n(nは1以上の整数)と、テスト回路電源5と、出力装置9と、制御部15とを具備している。出力装置9は、音を発する警報装置、又は、表示装置である。
半導体装置1は、内部回路2と、n個の電極パッド4−1〜4−nと、テスト実施用電極パッド6と、選択用電極パッド7と、結果出力用電極パッド8と、監視部10とを具備している。
制御部15は、n個の信号線を介してn個の入力電源3−1〜3−nに接続され、信号線を介してテスト回路電源5に接続され、信号線を介して結果出力用電極パッド8に接続されている。
n個の電極パッド4−1〜4−nは、それぞれn個の信号線を介してn個の入力電源3−1〜3−nに接続され、半導体装置1内で内部回路2と監視部10とに接続されている。
テスト実施用電極パッド6は、信号線を介してテスト回路電源5に接続され、半導体装置1内で監視部10に接続されている。
選択用電極パッド7は、半導体装置1内で監視部10に接続されている。
結果出力用電極パッド8は、信号線を介して出力装置9に接続され、半導体装置1内で監視部10に接続されている。
n個の電極パッド4−1〜4−nは、それぞれn個の信号線を介してn個の入力電源3−1〜3−nに接続され、半導体装置1内で内部回路2と監視部10とに接続されている。
テスト実施用電極パッド6は、信号線を介してテスト回路電源5に接続され、半導体装置1内で監視部10に接続されている。
選択用電極パッド7は、半導体装置1内で監視部10に接続されている。
結果出力用電極パッド8は、信号線を介して出力装置9に接続され、半導体装置1内で監視部10に接続されている。
制御部15は、例えばコンピュータプログラムにより動作し、通常動作モード、又は、テストモードを行なう。
通常動作モードは、内部回路2を動作させるものであり、例えば、半導体システムが出荷された後に制御部15により実行される。制御部15は、ユーザによる電源投入指示に応じて、通常動作モードを実行し、ユーザによる電源投入終了指示に応じて、通常動作モードの実行を終了する。
テストモードは、電源投入時の電源電圧の立ち上り時間を監視するものである。例えば、テストモードは、半導体装置1が生産された後に制御部15により実行される。この場合、制御部15は、作業者の操作に応じて、テストモードを実行する。例えば、テストモードは、半導体システムの出荷後、通常動作モードが実行されていないときに制御部15により実行される。この場合、制御部15は、設定された時刻にテストモードを実行する。
通常動作モードは、内部回路2を動作させるものであり、例えば、半導体システムが出荷された後に制御部15により実行される。制御部15は、ユーザによる電源投入指示に応じて、通常動作モードを実行し、ユーザによる電源投入終了指示に応じて、通常動作モードの実行を終了する。
テストモードは、電源投入時の電源電圧の立ち上り時間を監視するものである。例えば、テストモードは、半導体装置1が生産された後に制御部15により実行される。この場合、制御部15は、作業者の操作に応じて、テストモードを実行する。例えば、テストモードは、半導体システムの出荷後、通常動作モードが実行されていないときに制御部15により実行される。この場合、制御部15は、設定された時刻にテストモードを実行する。
通常動作モードにおいて、制御部15は、n個の電源電圧を供給するように、n個の入力電源3−1〜3−nを、それぞれデジタル信号により制御する。
この場合、n個の入力電源3−1〜3−nによりn個の電源電圧が半導体装置1のn個の電極パッド4−1〜4−nに供給される。このとき、半導体装置1の内部回路2には、n個の電源電圧が内部電源電圧V1〜Vnとして供給される。内部回路2は、内部電源電圧V1〜Vnがそれぞれ動作電圧V1typ〜Vntypであるときに動作する。
この場合、n個の入力電源3−1〜3−nによりn個の電源電圧が半導体装置1のn個の電極パッド4−1〜4−nに供給される。このとき、半導体装置1の内部回路2には、n個の電源電圧が内部電源電圧V1〜Vnとして供給される。内部回路2は、内部電源電圧V1〜Vnがそれぞれ動作電圧V1typ〜Vntypであるときに動作する。
テストモードにおいて、制御部15は、テストモード信号として、テスト用電源電圧を供給するように、テスト回路電源5を制御する。また、制御部15は、上記のn個の電源電圧のうちの第j電源電圧(jは、1≦j≦nを満たす整数)を供給するように、n個の入力電源3−1〜3−nのうちの入力電源3−jを制御する。同時に、制御部15は、第j選択信号を、選択用電極パッド7を介して半導体装置1の監視部10に出力する。
この場合、テスト回路電源5によりテスト用電源電圧が半導体装置1のテスト実施用電極パッド6を介して監視部10に供給される。また、入力電源3−jにより第j電源電圧が半導体装置1の電極パッド4−jに供給される。このとき、半導体装置1の内部回路2には、第j電源電圧が内部電源電圧Vjとして供給される。監視部10は、テスト用電源電圧と内部電源電圧Vjと第j選択信号とに応じて、設定電圧Vjstから、設定電圧Vjstよりも高い動作電圧Vjtypまで内部電源電圧Vjが変化するときの立ち上り時間tjを監視する。監視部10は、電源投入時の内部電源電圧Vjの立ち上り時間を監視した結果を監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。出力装置9が警報装置である場合、監視結果30が音により出力され、出力装置9が表示装置である場合、監視結果30が表示装置に表示される。
この場合、テスト回路電源5によりテスト用電源電圧が半導体装置1のテスト実施用電極パッド6を介して監視部10に供給される。また、入力電源3−jにより第j電源電圧が半導体装置1の電極パッド4−jに供給される。このとき、半導体装置1の内部回路2には、第j電源電圧が内部電源電圧Vjとして供給される。監視部10は、テスト用電源電圧と内部電源電圧Vjと第j選択信号とに応じて、設定電圧Vjstから、設定電圧Vjstよりも高い動作電圧Vjtypまで内部電源電圧Vjが変化するときの立ち上り時間tjを監視する。監視部10は、電源投入時の内部電源電圧Vjの立ち上り時間を監視した結果を監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。出力装置9が警報装置である場合、監視結果30が音により出力され、出力装置9が表示装置である場合、監視結果30が表示装置に表示される。
監視部10は、n個の電圧比較部11−1〜11−nと、セレクタ12と、監視制御部13と、クロック発生回路14とを具備している。
n個の電圧比較部11−1〜11−n、セレクタ12、監視制御部13、クロック発生回路14は、テスト用電源電圧に応じて動作する。クロック発生回路14は、テスト用電源電圧を入力しているとき、周期的なクロック信号CLKを発生し、監視制御部13に出力する。
n個の電圧比較部11−1〜11−n、セレクタ12、監視制御部13、クロック発生回路14は、テスト用電源電圧に応じて動作する。クロック発生回路14は、テスト用電源電圧を入力しているとき、周期的なクロック信号CLKを発生し、監視制御部13に出力する。
図2は、電圧比較部11−j(j=1、2、…、n)の構成を示している。電圧比較部11−jは、測定開始用コンパレータ21と、測定終了用コンパレータ22とを具備している。
測定開始用コンパレータ21は、2入力と、出力とを有している。上記2入力のうちの一方の入力には、内部電源電圧Vjが供給される。上記2入力のうちの他方の入力には、設定電圧Vjstが供給されている。上記出力は、セレクタ12に接続されている。設定電圧Vjstは、例えば、動作電圧Vjtypの10%の電圧である0.1Vjtypにより表される。
内部電源電圧Vjが設定電圧Vjst以上であるとき、測定開始用コンパレータ21は、測定開始信号20−j−1の信号レベルをハイレベルにして、その測定開始信号20−j−1を出力する。
内部電源電圧Vjが設定電圧Vjst以上であるとき、測定開始用コンパレータ21は、測定開始信号20−j−1の信号レベルをハイレベルにして、その測定開始信号20−j−1を出力する。
測定終了用コンパレータ22は、2入力と、出力とを有している。上記2入力のうちの一方の入力には、内部電源電圧Vjが供給される。上記2入力のうちの他方の入力には、動作電圧Vjtypとして動作最低電圧Vjminが供給されている。上記出力は、セレクタ12に接続されている。動作最低電圧Vjminは、内部回路2を動作させるために最低限必要な電圧であり、例えば、動作電圧Vjtypの90%の電圧である0.9Vjtypにより表される。
内部電源電圧Vjが動作最低電圧Vjmin以上であるとき、測定終了用コンパレータ22は、測定終了信号20−j−2の信号レベルをハイレベルにして、その測定終了信号20−j−2を出力する。
内部電源電圧Vjが動作最低電圧Vjmin以上であるとき、測定終了用コンパレータ22は、測定終了信号20−j−2の信号レベルをハイレベルにして、その測定終了信号20−j−2を出力する。
セレクタ12は、第j選択信号に応じて、n個の電圧比較部11−1〜11−nのうちの電圧比較部11−jの出力を監視制御部13に出力する。監視制御部13は、電圧比較部11−jからの測定開始信号20−j−1を入力してから、電圧比較部11−jからの測定終了信号20−j−2を入力するまでの立ち上り時間tjを監視する。
図3は、監視制御部13の構成を示している。監視制御部13は、カウンタ制御部31と、カウンタ32と、設定カウント保持部33と、時間比較部34とを具備している。
カウンタ制御部31は、測定開始信号20−j−1のローレベルからハイレベルへの遷移に応じて、クロック信号CLKのカウントを開始するように、カウンタ32を制御する。即ち、カウンタ32は、上記の立ち上り時間tjのカウントを開始する。カウンタ制御部31は、測定終了信号20−j−2のローレベルからハイレベルへの遷移エッジに応じて、カウンタ32によるクロック信号CLKのカウントを終了するように、カウンタ32を制御する。即ち、カウンタ32は、上記の立ち上り時間tjのカウントを終了する。
カウンタ制御部31は、例えば、RSフリップフロップ35と、AND回路36とを具備し、この構成により実現される。
RSフリップフロップ35は、入力Rと、入力Sと、出力Qとを有している。上記入力Sには、測定開始信号20−j−1が入力される。上記入力Rには、測定終了信号20−j−2が入力される。
AND回路36は、2入力と、出力とを有している。上記2入力のうちの一方の入力には、RSフリップフロップ35の出力Qが接続されている。上記2入力のうちの他方の入力には、クロック信号CLKが供給される。上記出力は、カウンタ32に接続されている。
AND回路36は、2入力と、出力とを有している。上記2入力のうちの一方の入力には、RSフリップフロップ35の出力Qが接続されている。上記2入力のうちの他方の入力には、クロック信号CLKが供給される。上記出力は、カウンタ32に接続されている。
測定開始信号20−j−1のハイレベルへの遷移エッジに応じて、RSフリップフロップ35は、出力信号の信号レベルをハイレベルにして、その出力信号をAND回路36に出力する。RSフリップフロップ35の出力がハイレベルの間、AND回路36はクロック信号CLKをカウンタ32に出力し、カウンタ32はクロック信号をカウントする。
測定終了信号20−j−2のハイレベルへの遷移エッジに応じて、RSフリップフロップ35は、出力信号の信号レベルをローレベルにして、その出力信号をAND回路36に出力する。RSフリップフロップ35の出力がローレベルになると、AND回路36はクロック信号CLKのカウンタ32への出力を停止し、カウンタ32はクロック信号のカウントを終了する。
設定カウント保持部33は、設定カウント値tlimitを保持している。時間比較部34は、カウンタ32がカウントしたカウント値tjと、設定カウント値tlimitとを比較し、その結果を監視結果30として出力する。
例えば、設定カウント値tlimitを100[ms]とする。また、クロック発生回路14はクロック信号CLKを1[ms]間隔で出力するものとし、カウンタ32は、1[ms]毎に1ずつカウントするものとする。
そこで、時間比較部34は、カウント値tjが100[ms]以内であるときに、内部電源電圧Vjの立ち上がり時間が所望の値tlimit以下である旨を表す正常情報OKを監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。
一方、時間比較部34は、カウント値tjが100[ms]を超えるときに、内部電源電圧Vjの立ち上がり時間が所望の値tlimit以下ではない旨を表す異常情報NGを監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。
そこで、時間比較部34は、カウント値tjが100[ms]以内であるときに、内部電源電圧Vjの立ち上がり時間が所望の値tlimit以下である旨を表す正常情報OKを監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。
一方、時間比較部34は、カウント値tjが100[ms]を超えるときに、内部電源電圧Vjの立ち上がり時間が所望の値tlimit以下ではない旨を表す異常情報NGを監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。
図4は、本発明の半導体装置1に適用される半導体システムの動作として、テストモードにおける動作を示すタイミングチャートである。
まず、制御部15は、テストモードを実行するために、テスト回路電源5を制御する。この場合、テスト回路電源5は、テスト用電源電圧(テストモード信号)を、テスト実施用電極パッド6を介して監視部10に供給する。監視部10は、テストモード信号に応じて、テストモードを実行する。このとき、監視部10のクロック発生回路14は、テストモード信号に応じて、クロック信号CLKを発生し、監視制御部13に出力する。
次に、制御部15は、入力電源3−jにより第j電源電圧を半導体装置1に供給したときの内部電源電圧Vjの立ち上り時間を監視するために、入力電源3−jを制御する。この場合、入力電源3−jは、第j電源電圧を、電極パッド4−jに供給する。このとき、内部回路2には、第j電源電圧が内部電源電圧Vjとして供給される。また、内部電源電圧Vjが監視部10の電圧比較部11−jに供給される。
制御部15は、入力電源3−jを制御すると同時に、第j選択信号を、選択用電極パッド7を介して半導体装置1の監視部10に出力する。この場合、監視部10のセレクタ12は、第j選択信号に応じて、電圧比較部11−jの出力を監視制御部13に出力する。
内部電源電圧Vjが設定電圧Vjstよりも小さい(t<t0)。この場合、電圧比較部11−jの測定開始用コンパレータ21、測定終了用コンパレータ22は、それぞれ測定開始信号20−j−1、測定終了信号20−j−2の信号レベルをローレベルにする。
内部電源電圧Vjが、設定電圧Vjst以上であり、且つ、動作最低電圧Vjminよりも小さい(t0≦t)。この場合、測定開始用コンパレータ21は、測定開始信号20−j−1の信号レベルをハイレベルにする。
測定開始信号20−j−1のハイレベルへの遷移エッジに応じて、監視制御部13のRSフリップフロップ35は、出力信号の信号レベルをハイレベルにする。AND回路36は、RSフリップフロップ35からの出力信号の信号レベルがハイレベルであるときに、クロック信号CLKを出力する。カウンタ32は、AND回路36からの出力信号の信号レベルがローレベルからハイレベルに変化するときに、1を加算していく。
測定開始信号20−j−1のハイレベルへの遷移エッジに応じて、監視制御部13のRSフリップフロップ35は、出力信号の信号レベルをハイレベルにする。AND回路36は、RSフリップフロップ35からの出力信号の信号レベルがハイレベルであるときに、クロック信号CLKを出力する。カウンタ32は、AND回路36からの出力信号の信号レベルがローレベルからハイレベルに変化するときに、1を加算していく。
内部電源電圧Vjが動作最低電圧Vjmin以上(tj=t−t0)になると、測定終了用コンパレータ22は、測定終了信号20−j−2の信号レベルをハイレベルにする。
測定終了信号20−j−2のハイレベルへの遷移エッジに応じて、RSフリップフロップ35は、出力信号の信号レベルをローレベルにする。AND回路36は、RSフリップフロップ35からの出力信号の信号レベルがローレベルであるため、クロック信号の出力を停止し、カウンタ32は、カウントを終了する。
測定終了信号20−j−2のハイレベルへの遷移エッジに応じて、RSフリップフロップ35は、出力信号の信号レベルをローレベルにする。AND回路36は、RSフリップフロップ35からの出力信号の信号レベルがローレベルであるため、クロック信号の出力を停止し、カウンタ32は、カウントを終了する。
時間比較部34は、カウンタ32がカウントしたときのカウント値tjと、設定カウント値tlimitとを比較する。
カウント値tjが設定カウント値tlimit以内である(tj≦tlimit)。この場合、時間比較部34は、内部電源電圧Vjの立ち上がり時間が所望の値tlimit以下である旨を表す正常情報OKを監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。
カウント値tjが設定カウント値tlimitを超えている(tj>tlimit)。この場合、時間比較部34は、内部電源電圧Vjの立ち上がり時間が所望の値tlimit以下ではない旨を表す異常情報NGを監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。
カウント値tjが設定カウント値tlimit以内である(tj≦tlimit)。この場合、時間比較部34は、内部電源電圧Vjの立ち上がり時間が所望の値tlimit以下である旨を表す正常情報OKを監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。
カウント値tjが設定カウント値tlimitを超えている(tj>tlimit)。この場合、時間比較部34は、内部電源電圧Vjの立ち上がり時間が所望の値tlimit以下ではない旨を表す異常情報NGを監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。
テストモードでは、上記のjについて1からnまで行なわれる。
以上の説明により、本発明の第1実施形態による半導体装置1は、電源投入時の内部電源電圧Vjの立ち上り時間を測定する。これにより、本発明では、プローブと測定器とを用意する必要はない。このため、本発明では、半導体装置1が生産された後でも、半導体装置1が出荷された場合でも、電源投入時の内部電源電圧Vjの立ち上り時間を測定することができる。そこで、半導体装置1に不具合が発生した場合、不具合の原因をリアルタイムで追究することができる。
(第2実施形態)
本発明の第2実施形態による半導体装置1では、第1実施形態と異なる点のみ説明する。
本発明の第2実施形態による半導体装置1では、第1実施形態と異なる点のみ説明する。
図5に示されるように、半導体装置1の内部回路2に供給される内部電源電圧は、内部回路2を動作させる内部用電源電圧VDD10と、内部回路2に信号を入出力するための入出力用電源電圧VDD33とを含んでいる。この場合、前述のnを2とし、前述の内部電源電圧V1に対する動作電圧V1typを内部用電源電圧VDD10とし、前述の内部電源電圧V2に対する動作電圧V2typを入出力用電源電圧VDD33とする。そこで、内部用電源電圧VDD10は、1.0[V]により表され、入出力用電源電圧VDD33は、3.3[V]により表されるものとする。また、前述の設定電圧V1st、V2stは、それぞれ、内部用電源電圧VDD10、入出力用電源電圧VDD33の10%の電圧である0.1VDD10、0.1VDD33により表される。動作最低電圧V1min、V2minは、それぞれ、内部用電源電圧VDD10、入出力用電源電圧VDD33の90%の電圧である0.9VDD10、0.9VDD33により表される。
半導体装置1では、内部回路2に内部用電源電圧VDD10、入出力用電源電圧VDD33が供給される順序(電源投入順序)については、特に規定がない場合がある。一方、内部回路2に内部用電源電圧VDD10と入出力用電源電圧VDD33とが供給されるときの時間差(電源投入時間差)については、規定がある場合がある。電源投入時間差の規定では、内部電源電圧V1、内部電源電圧V2のどちらかが先に設定電圧(0.1VDD10、0.1VDD33)に達してから、内部電源電圧V1、内部電源電圧V2の両方が動作最低電圧0.9VDD10、0.9VDD33に達するまでの時間が100[ms]以内であることを推奨している。
本発明の第2実施形態による半導体装置1では、上述の電源投入時間差の規定について、テストモードを実行する。
図6は、本発明の第2実施形態による半導体装置1に適用される半導体システムの構成を示している。半導体システムは、n個の入力電源3−1〜3−nに代えて、2個の入力電源3−1、3−2(n=2)を具備している。
半導体装置1は、n個の電極パッド4−1〜4−n、選択用電極パッド7に代えて、2個の電極パッド4−1、4−2(n=2)を具備している。
半導体装置1の監視部10は、n個の電圧比較部11−1〜11−n、セレクタ12に代えて、2個の電圧比較部11−1、11−2(n=2)を具備している。
半導体装置1は、n個の電極パッド4−1〜4−n、選択用電極パッド7に代えて、2個の電極パッド4−1、4−2(n=2)を具備している。
半導体装置1の監視部10は、n個の電圧比較部11−1〜11−n、セレクタ12に代えて、2個の電圧比較部11−1、11−2(n=2)を具備している。
図7は、監視部10の監視制御部13の構成を示している。監視制御部13のカウンタ制御部31は、例えば、RSフリップフロップ35とAND回路36に加えて、OR回路37と、AND回路38とを更に具備し、この構成により実現される。
OR回路37は、2入力と、出力とを有している。上記2入力のうちの一方の入力には、測定開始信号20−1−1が入力される。上記2入力のうちの他方の入力には、測定開始信号20−2−1が入力される。上記出力は、RSフリップフロップ35の入力Sに接続されている。
AND回路38は、2入力と、出力とを有している。上記2入力のうちの一方の入力には、測定終了信号20−1−2が入力される。上記2入力のうちの他方の入力には、測定終了信号20−2−2が入力される。上記出力は、RSフリップフロップ35の入力Rに接続されている。
AND回路38は、2入力と、出力とを有している。上記2入力のうちの一方の入力には、測定終了信号20−1−2が入力される。上記2入力のうちの他方の入力には、測定終了信号20−2−2が入力される。上記出力は、RSフリップフロップ35の入力Rに接続されている。
測定開始信号20−1−1、20−2−1のいずれかの信号レベルがハイレベルに遷移したとき、OR回路37は、出力信号の信号レベルをハイレベルにして、その出力信号をRSフリップフロップ35に出力する。RSフリップフロップ35は、出力信号の信号レベルをハイレベルにして、その出力信号をAND回路36に出力する。RSフリップフロップ35の出力がハイレベルの間、AND回路36はクロック信号CLKをカウンタ32に出力し、カウンタ32はクロック信号をカウントする。
測定終了信号20−1−2、20−2−2の信号レベルが両方ともハイレベルとなったとき、RSフリップフロップ35は、出力信号の信号レベルをローレベルにして、その出力信号をAND回路36に出力する。RSフリップフロップ35の出力がローレベルになると、AND回路36はクロック信号CLKのカウンタ32への出力を停止し、カウンタ32はクロック信号のカウントを終了する。
設定カウント保持部33は、設定カウント値tlimitを保持している。例えば、電源投入時間差の規定として、設定カウント値tlimitを100[ms]とする。また、クロック発生回路14はクロック信号CLKを1[ms]間隔で出力するものとし、カウンタ32は、1[ms]毎に1ずつカウントするものとする。時間比較部34は、カウンタ32がカウントしたときのカウント値t12と、設定カウント値tlimitとを比較し、その結果を監視結果30として出力する。
図8は、本発明の半導体装置1に適用される半導体システムの動作として、テストモードにおける動作を示すタイミングチャートである。
まず、制御部15は、テストモードを実行するために、テスト回路電源5を制御する。この場合、テスト回路電源5は、テスト用電源電圧(テストモード信号)を、テスト実施用電極パッド6を介して監視部10に供給する。監視部10は、テストモード信号に応じて、テストモードを実行する。このとき、監視部10のクロック発生回路14は、テストモード信号に応じて、クロック信号CLKを発生し、監視制御部13に出力する。
次に、制御部15は、入力電源3−1、3−2により第1、第2電源電圧をそれぞれ半導体装置1に供給したときの内部電源電圧V1、V2の立ち上り時間差を監視するために、入力電源3−1、3−2を制御する。この場合、入力電源3−1、3−2は、第1、第2電源電圧をそれぞれ電極パッド4−1、4−2に供給する。このとき、内部回路2には、第1、第2電源電圧がそれぞれ内部電源電圧V1、V2として供給される。また、内部電源電圧V1、V2がそれぞれ監視部10の電圧比較部11−1、11−2に供給される。
内部電源電圧V1、V2がそれぞれ設定電圧V1st、V2stよりも小さい(t<t0)。この場合、電圧比較部11−1、11−2の測定開始用コンパレータ21、測定終了用コンパレータ22は、それぞれ測定開始信号20−1−1、20−2−1、測定終了信号20−1−2、20−2−2の信号レベルをローレベルにする。
例えば、内部電源電圧V1が、設定電圧V1st以上であり、且つ、動作最低電圧V1minよりも小さい(t0≦t)。この場合、電圧比較部11−1の測定開始用コンパレータ21は、測定開始信号20−1−1の信号レベルをハイレベルにする。
測定開始信号20−1−1のハイレベルへの遷移に応じて、監視制御部13のOR回路37は、出力信号の信号レベルをハイレベルにする。RSフリップフロップ35は、OR回路37の出力レベルのハイレベルへの遷移エッジに応じて、出力信号の信号レベルをハイレベルにする。AND回路36は、RSフリップフロップ35からの出力信号の信号レベルがハイレベルであるときに、クロック信号CLKを出力する。カウンタ32は、AND回路36からの出力信号の信号レベルがローレベルからハイレベルに変化するときに、1を加算していく。
測定開始信号20−1−1のハイレベルへの遷移に応じて、監視制御部13のOR回路37は、出力信号の信号レベルをハイレベルにする。RSフリップフロップ35は、OR回路37の出力レベルのハイレベルへの遷移エッジに応じて、出力信号の信号レベルをハイレベルにする。AND回路36は、RSフリップフロップ35からの出力信号の信号レベルがハイレベルであるときに、クロック信号CLKを出力する。カウンタ32は、AND回路36からの出力信号の信号レベルがローレベルからハイレベルに変化するときに、1を加算していく。
次に、内部電源電圧V2が、設定電圧V2st以上であり、且つ、動作最低電圧V2minよりも小さい(t0≦t)。この場合、電圧比較部11−2の測定開始用コンパレータ21は、測定開始信号20−2−1の信号レベルをハイレベルにする。
このとき、監視制御部13のOR回路37とRSフリップフロップ35は、出力信号の信号レベルを保持し、AND回路36は、クロック信号CLKを出力する。カウンタ32は、AND回路36からの出力信号の信号レベルがローレベルからハイレベルに変化するときに、1を加算していく。
このとき、監視制御部13のOR回路37とRSフリップフロップ35は、出力信号の信号レベルを保持し、AND回路36は、クロック信号CLKを出力する。カウンタ32は、AND回路36からの出力信号の信号レベルがローレベルからハイレベルに変化するときに、1を加算していく。
例えば、内部電源電圧V1が動作最低電圧V1min以上(t12=t−t0)になると、電圧比較部11−1の測定終了用コンパレータ22は、測定終了信号20−1−2の信号レベルをハイレベルにする。ここで、AND回路38は、測定終了信号20−1−2の信号レベルの変化に関係なく、出力信号の信号レベルとしてローレベルを保持している。
このとき、RSフリップフロップ35は、出力信号の信号レベルとしてハイレベルを保持し、AND回路36は、クロック信号CLKを出力する。カウンタ32は、AND回路36からの出力信号の信号レベルがローレベルからハイレベルに変化するときに、1を加算していく。
このとき、RSフリップフロップ35は、出力信号の信号レベルとしてハイレベルを保持し、AND回路36は、クロック信号CLKを出力する。カウンタ32は、AND回路36からの出力信号の信号レベルがローレベルからハイレベルに変化するときに、1を加算していく。
次に、内部電源電圧V2が動作最低電圧V2min以上(t12=t−t0)になると、電圧比較部11−2の測定終了用コンパレータ22は、測定終了信号20−2−2の信号レベルをハイレベルにする。
測定終了信号20−1−2、20−2−2の信号レベルが両方ともハイレベルとなったとき、監視制御部13のAND回路38は、出力信号の信号レベルをハイレベルにする。AND回路38の出力信号のハイレベルへの遷移エッジに応じて、RSフリップフロップ35は、出力信号の信号レベルをローレベルにする。AND回路36は、RSフリップフロップ35からの出力信号の信号レベルがローレベルであるため、クロック信号CLKの出力を停止し、カウンタ32は、カウントを終了する。
測定終了信号20−1−2、20−2−2の信号レベルが両方ともハイレベルとなったとき、監視制御部13のAND回路38は、出力信号の信号レベルをハイレベルにする。AND回路38の出力信号のハイレベルへの遷移エッジに応じて、RSフリップフロップ35は、出力信号の信号レベルをローレベルにする。AND回路36は、RSフリップフロップ35からの出力信号の信号レベルがローレベルであるため、クロック信号CLKの出力を停止し、カウンタ32は、カウントを終了する。
時間比較部34は、カウンタ32がカウントしたときのカウント値t12と、設定カウント値tlimit(100[ms])とを比較する。
カウント値t12が設定カウント値tlimit以内である(t12≦tlimit)。この場合、時間比較部34は、内部電源電圧V1、V2が所望の内部電源電圧であり、電源投入時間差も所望の時間差tlimitである旨を表す正常情報OKを監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。
カウント値t12が設定カウント値tlimitを超えている(t12>tlimit)。この場合、時間比較部34は、内部電源電圧V1、V2の少なくとも1つが所望の内部電源電圧ではないか、電源投入時間差が所望の時間差tlimit以上である旨を表す異常情報NGを監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。
カウント値t12が設定カウント値tlimit以内である(t12≦tlimit)。この場合、時間比較部34は、内部電源電圧V1、V2が所望の内部電源電圧であり、電源投入時間差も所望の時間差tlimitである旨を表す正常情報OKを監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。
カウント値t12が設定カウント値tlimitを超えている(t12>tlimit)。この場合、時間比較部34は、内部電源電圧V1、V2の少なくとも1つが所望の内部電源電圧ではないか、電源投入時間差が所望の時間差tlimit以上である旨を表す異常情報NGを監視結果30とし、結果出力用電極パッド8を介して出力装置9に出力する。
以上の説明により、本発明の第2実施形態による半導体装置1は、第1実施形態の効果に加えて、電源投入時間差の規定について、テストモードを実行することができる。
なお、本発明の半導体装置1では、内部電源電圧の立ち上りを監視しているが、内部電源電圧の立下りを監視する場合も上記の構成を用いることができる。この場合、測定開始用コンパレータ21の入力には、設定電圧Vjstに代えて、動作最低電圧Vjminが供給されている。また、測定終了用コンパレータ22の入力には、動作最低電圧Vjminに代えて、設定電圧Vjstが供給されている。これにより、内部電源電圧の立下りを監視することができる。
1 半導体装置
2 内部回路
3−1〜3−n 入力電源
4−1〜4−n 電極パッド
5 テスト回路電源
6 テスト実施用電極パッド
7 選択用電極パッド
8 結果出力用電極パッド
9 出力装置
10 監視部
11−1〜11−n 電圧比較部
12 セレクタ
13 監視制御部
14 クロック発生回路
15 制御部
20−1−1〜20−n−1 測定開始信号
20−1−2〜20−n−2 測定終了信号
21 測定開始用コンパレータ
22 測定終了用コンパレータ
30 監視結果
31 カウンタ制御部
32 カウンタ
33 設定カウント保持部
34 時間比較部
35 RSフリップフロップ
36 AND回路
37 OR回路
38 AND回路
2 内部回路
3−1〜3−n 入力電源
4−1〜4−n 電極パッド
5 テスト回路電源
6 テスト実施用電極パッド
7 選択用電極パッド
8 結果出力用電極パッド
9 出力装置
10 監視部
11−1〜11−n 電圧比較部
12 セレクタ
13 監視制御部
14 クロック発生回路
15 制御部
20−1−1〜20−n−1 測定開始信号
20−1−2〜20−n−2 測定終了信号
21 測定開始用コンパレータ
22 測定終了用コンパレータ
30 監視結果
31 カウンタ制御部
32 カウンタ
33 設定カウント保持部
34 時間比較部
35 RSフリップフロップ
36 AND回路
37 OR回路
38 AND回路
Claims (13)
- 入力電源により電源電圧が供給される電極パッドと、
前記電源電圧が内部電源電圧として供給され、前記内部電源電圧が動作電圧であるときに動作する内部回路と、
設定電圧から、前記設定電圧よりも高い前記動作電圧まで前記内部電源電圧が変化するときの立ち上り時間を監視する監視部と
を具備する半導体装置。 - 請求項1に記載の半導体装置において、
前記監視部は、
前記内部電源電圧が前記設定電圧以上であるときに測定開始信号を出力する測定開始用コンパレータと、
前記内部電源電圧が前記動作電圧以上であるときに測定終了信号を出力する測定終了用コンパレータと、
前記測定開始信号を入力してから、前記測定終了信号を入力するまでの前記立ち上り時間を監視する監視制御部と
を具備する半導体装置。 - 請求項2に記載の半導体装置において、
前記測定終了用コンパレータは、前記内部電源電圧が、前記動作電圧として動作最低電圧以上であるときに前記測定終了信号を出力する
半導体装置。 - 請求項2又は3に記載の半導体装置において、
前記監視制御部は、
前記測定開始信号を入力したときに、前記立ち上り時間のカウントを開始するカウンタと、
前記測定終了信号を入力したときに、前記カウンタによるカウントを終了するように、前記カウンタを制御するカウンタ制御部と、
前記カウンタがカウントしたときのカウント値と、設定カウント値とを比較し、その結果を監視結果として出力する時間比較部と
を具備する半導体装置。 - 請求項4に記載の半導体装置において、
前記時間比較部は、
前記カウント値が前記設定カウント値以内であるときに、前記内部電源電圧の立ち上がり時間が所望の値以下である旨を表す正常情報を前記監視結果として出力し、
前記カウント値が前記設定カウント値を超えるときに、前記内部電源電圧の立ち上がり時間が前記所望の値以下ではない旨を表す異常情報を前記監視結果として出力する
半導体装置。 - 請求項4又は5に記載の半導体装置において、
前記内部回路には、n個(nは1以上の整数である)の前記入力電源により、それぞれn個の前記電極パッドを介してn個の前記内部電源電圧が供給され、
前記監視部は、
それぞれ前記n個の内部電源電圧が供給され、前記測定開始用コンパレータと前記測定終了用コンパレータとを含むn個の電圧比較部と、
第j選択信号(jは、1≦j≦nを満たす整数である)に応じて、前記n個の電圧比較部のうちの第j電圧比較部を選択するセレクタと
を更に具備し、
前記監視制御部は、前記第j電圧比較部からの前記測定開始信号を入力してから、前記第j電圧比較部からの前記測定終了信号を入力するまでの前記立ち上り時間を監視する
半導体装置。 - 請求項4又は5に記載の半導体装置において、
前記内部回路には、2個の前記入力電源により、それぞれ2個の前記電極パッドを介して2個の前記内部電源電圧が供給され、
前記監視部は、
それぞれ前記2個の内部電源電圧が供給され、前記測定開始用コンパレータと前記測定終了用コンパレータとを含む2個の電圧比較部
を更に具備し、
前記カウンタは、前記2個の電圧比較部のいずれか一方の電圧比較部から前記測定開始信号を入力したときに、前記立ち上り時間のカウントを開始し、
前記カウンタ制御部は、前記2個の電圧比較部からそれぞれ2個の前記測定終了信号を入力したときに、前記カウンタによるカウントを終了するように、前記カウンタを制御する
半導体装置。 - 請求項4〜7のいずれかに記載の半導体装置において、
前記監視部は、
周期的なクロック信号を出力するクロック発生回路
を更に具備し、
前記カウンタは、前記クロック信号を前記立ち上り時間としてカウントする
半導体装置。 - 請求項1〜8のいずれかに記載の半導体装置において、
前記監視部は、テストモード信号に応じて、前記立ち上り時間を監視する
半導体装置。 - 請求項3又は4に記載の半導体装置において、
結果出力用電極パッドを更に具備し、
前記時間比較部は、
前記監視結果を出力装置に前記結果出力用電極パッドを介して出力する
半導体装置。 - 請求項10に記載の半導体装置において、
前記出力装置は、前記監視結果を音により出力する警報装置である
半導体装置。 - 請求項10に記載の半導体装置において、
前記出力装置は、前記監視結果を表示する表示装置である
半導体装置。 - 半導体装置と、
電源電圧を前記半導体装置に供給する入力電源とを具備し、
前記半導体装置は、
前記電源電圧が供給される電極パッドと、
前記電源電圧が内部電源電圧として供給され、前記内部電源電圧が動作電圧であるときに動作する内部回路と、
設定電圧から、前記設定電圧よりも高い前記動作電圧まで前記内部電源電圧が変化するときの立ち上り時間を監視する監視部と
を具備する半導体システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006163288A JP2007333455A (ja) | 2006-06-13 | 2006-06-13 | 半導体装置 |
US11/760,854 US20070296428A1 (en) | 2006-06-13 | 2007-06-11 | Semiconductor device having supply voltage monitoring function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006163288A JP2007333455A (ja) | 2006-06-13 | 2006-06-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007333455A true JP2007333455A (ja) | 2007-12-27 |
Family
ID=38872953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006163288A Withdrawn JP2007333455A (ja) | 2006-06-13 | 2006-06-13 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070296428A1 (ja) |
JP (1) | JP2007333455A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220085234A (ko) * | 2020-12-15 | 2022-06-22 | 현대모비스 주식회사 | 차량용 레퍼런스 모니터링 회로 및 동작 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103293488A (zh) * | 2012-02-28 | 2013-09-11 | 鸿富锦精密工业(武汉)有限公司 | 电源测试系统 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2536210B2 (ja) * | 1989-02-03 | 1996-09-18 | 日本電気株式会社 | 電源電圧監視回路 |
JP2797761B2 (ja) * | 1991-07-11 | 1998-09-17 | 日本電気株式会社 | パワーオン回路 |
JP2002041159A (ja) * | 2000-07-25 | 2002-02-08 | Nec Yamagata Ltd | 半導体集積回路装置 |
DE10349092B4 (de) * | 2003-10-22 | 2020-06-18 | Atmel Corp. | Integrierte Schaltungsanordnung zum Erkennen und Ausgeben von Steuersignalen |
-
2006
- 2006-06-13 JP JP2006163288A patent/JP2007333455A/ja not_active Withdrawn
-
2007
- 2007-06-11 US US11/760,854 patent/US20070296428A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220085234A (ko) * | 2020-12-15 | 2022-06-22 | 현대모비스 주식회사 | 차량용 레퍼런스 모니터링 회로 및 동작 방법 |
KR102416586B1 (ko) * | 2020-12-15 | 2022-07-05 | 현대모비스 주식회사 | 차량용 레퍼런스 모니터링 회로 및 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20070296428A1 (en) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6202186B1 (en) | Integrated circuit tester having pattern generator controlled data bus | |
TWI501517B (zh) | 開關電源輸出電壓的調節設備、調整方法及積體晶片 | |
TWI472780B (zh) | 半導體裝置測試系統 | |
US7433800B2 (en) | System and method for measuring performance of a voltage regulator module attached to a microprocessor | |
JP5183447B2 (ja) | 試験装置および診断方法 | |
CN104572382A (zh) | I2c总线测试治具 | |
WO2007138814A1 (ja) | 試験装置および試験モジュール | |
US20130162273A1 (en) | Testing device | |
JP2007333455A (ja) | 半導体装置 | |
US10775428B2 (en) | System and device for automatic signal measurement | |
US8751183B2 (en) | Tester having system maintenance compliance tool | |
TWI408375B (zh) | 電流測量裝置以及電腦系統 | |
KR20180080568A (ko) | 원자로보호계통 전자기판 종합 성능 진단 장비 및 방법 | |
JPWO2009028034A1 (ja) | 電子デバイスおよび診断装置 | |
JP2005191522A (ja) | ウェハバーンインシステムにおけるvsパラメータ測定装置 | |
WO2007108252A1 (ja) | Icソケット及び半導体集積回路試験装置 | |
EP3112885B1 (en) | Devices and methods for testing integrated circuits | |
JP2002174674A (ja) | 半導体試験装置及びその予防保守方法 | |
JP2021052122A (ja) | 半導体集積回路装置 | |
JP2019039768A (ja) | 試験装置、試験装置の制御方法、及び、電子装置の製造方法 | |
US6972571B2 (en) | Load board with embedded relay tracker | |
CN203643521U (zh) | I2c总线测试治具 | |
JP2005201721A (ja) | Ic試験装置及びic試験方法、半導体装置の製造方法 | |
KR100483493B1 (ko) | 웨이퍼 번인 시스템의 메인 테스트 장치 | |
JP2008304404A (ja) | 計測装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090901 |