KR100483493B1 - 웨이퍼 번인 시스템의 메인 테스트 장치 - Google Patents

웨이퍼 번인 시스템의 메인 테스트 장치 Download PDF

Info

Publication number
KR100483493B1
KR100483493B1 KR1020040076450A KR20040076450A KR100483493B1 KR 100483493 B1 KR100483493 B1 KR 100483493B1 KR 1020040076450 A KR1020040076450 A KR 1020040076450A KR 20040076450 A KR20040076450 A KR 20040076450A KR 100483493 B1 KR100483493 B1 KR 100483493B1
Authority
KR
South Korea
Prior art keywords
relay
pulse
main test
wafer
unit
Prior art date
Application number
KR1020040076450A
Other languages
English (en)
Inventor
허장욱
노동수
현병철
Original Assignee
프롬써어티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프롬써어티 주식회사 filed Critical 프롬써어티 주식회사
Priority to KR1020040076450A priority Critical patent/KR100483493B1/ko
Application granted granted Critical
Publication of KR100483493B1 publication Critical patent/KR100483493B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 웨이퍼 번인 시스템에 관한 것으로, 상세하게는 웨이퍼 번인 시스템에 사용되는 DC 보드의 DC 아웃 릴레이의 고장유무를 체크하기 위한 웨이퍼 번인 시스템의 DC 릴레이 체크 장치에 관한 것이다.
본 발명의 웨이퍼 번인 시스템의 메인 테스트 장치는 DC 아웃 릴레이와 DC 진단 릴레이를 포함하고 DUT의 DC 파라미터를 측정하기 위한 DC 유닛과, 상기 DC 아웃 릴레이에 연결된 DC 펄스 릴레이를 포함하고 VM 모드시 펄스를 출력하는 펄스 구동부와, 자가 진단시 상기 DC 유닛의 아날로그 출력 값을 상기 DC 진단 릴레이를 통하여 입력 받아 디지털 값으로 변환하여 출력하는 A/D 변환부를 포함하는 웨이퍼 번인 시스템의 메인 테스트 장치에 있어서, 상기 DC 아웃 릴레이의 이상 유무를 검출하기 위하여, 상기 DC 진단 릴레이는 자가 진단시 DC 유닛의 출력값을 DC 아웃 릴레이를 통하여 제공받고, VM 모드시 펄스 구동부의 출력값을 DC 펄스 릴레이를 통하여 제공받도록 DC 아웃 릴레이와 DC 펄스 릴레이 사이에 연결된 것을 특징으로 한다.

Description

웨이퍼 번인 시스템의 메인 테스트 장치{Main test device of Wafer burnin system}
본 발명은 웨이퍼 번인 시스템에 관한 것으로, 상세하게는 웨이퍼 번인 시스템에 사용되는 DC 보드의 DC 아웃 릴레이의 고장유무를 체크하기 위한 웨이퍼 번인 시스템의 DC 릴레이 체크 장치에 관한 것이다.
일반적으로 번인(Burn-in)검사는 반도체 집적회로의 공정이 완료된 후 패키징이 완료된 후에 이루어지는 PBI(Package Burn-in)와 웨이퍼 상태에서 이루어지는 WBI(Wafer Burn-in)으로 나누어진다. 전통적으로 PBI의 방법이 사용되어 왔으나 PBI를 위해서는 긴 시간이 소요되고, 집적회로의 입/출력 수가 증가하는 최근의 경향에 따라 번인 보드에 있어서 socket의 밀도가 감소하여 번인을 위한 비용이 증가하는 문제점이 있어 WBI의 방법이 최근 많이 사용된다. 상기 웨이퍼 번인 공정은 반도체 소자를 웨이퍼상태에서 최종 소비자에게 공급하기 이전에 제품이 사용될 조건보다 더 악화된 고온(약 125℃)의 환경에서 통상의 사용전압(5.0V) 보다 높은 전압을 인가하여 칩의 이상유무를 판별하는 테스트 공정으로서, 주로 반도체 제조 후공정에서 수행된다. 그리고, 이러한 웨이퍼 번인 공정을 수행함으로써 반도체 소자에 대한 신뢰성과 생산성을 조기에 확보할 수 있다.
이와 관련하여, 종래의 일반적인 웨이퍼 번인 시스템에 대한 전반적인 구성은 컴퓨터, 웨이퍼 로딩장치, 성능측정 보드 및 메인 테스트 장치를 포함하여 구성되며, 이러한 각각의 장치는 통상적으로 독립적인 개별 장치로 구성된다. 즉, 웨이퍼 로딩장치, 성능측정 보드, 메인테스트 장치는 각각 독립적인 개별 장치로 구성되며, 소정의 접속 방식에 의해 상호 연결되어 웨이퍼 번인 공정을 수행하게 된다. 각 구성수단의 기능에 대해 설명하면, 먼저 컴퓨터는 통상의 개인용 컴퓨터나 워크스테이션으로 구성되어 사용자의 조작에 의해 웨이퍼 번인 공정에 대한 실행 조건 및 명령을 입력하여 후술하는 메인 테스트 장치에 제공함으로써 웨이퍼 번인 공정을 실행을 제어하며, 그에 따른 공정의 진행 상태를 감시하기 위한 수단이다. 웨이퍼 로딩장치는 테스트를 진행할 웨이퍼를 후술하는 성능측정 보드로 이송하여 로딩(loading) 및 정렬(Alignment)하는 기능과 테스트가 완료된 웨이퍼를 언로딩 (Unloading)하는 기능을 수행한다. 성능측정 보드는 웨이퍼 로딩장치에 의해 로딩된 웨이퍼를 테스트하는 수단으로써, 번인 테스트를 수행하기 위해 필요한 다수의 측정 디바이스와 웨이퍼를 접속시키기 위한 다수의 핀, 그리고 테스트 진행 상태를 표시하기 위한 표시수단(예를 들어, LED) 등을 포함하여 구성되며, 후술하는 메인 테스트 장치로부터 제공되는 제어신호에 의거하여 번인 공정에 따른 소정의 전압과 각종 테스트 신호 등을 다수의 핀을 통해 웨이퍼에 제공한다. 그리고, 이에 대응하여 웨이퍼로부터 출력되는 신호를 메인 테스트 장치로 전송한다.
메인 테스트 장치는 상술한 컴퓨터를 통해 입력되는 실행 명령에 의거하여 웨이퍼 번인 공정에 따른 전반적인 테스트 과정을 수행 및 제어하는 메인 구성수단으로서, 상술한 성능측정 보드와 연결되어 테스트를 수행하기 위한 소정의 전압 및 각종 테스트 신호를 발생하여 성능측정 보드로 제공한다. 그리고, 다시 성능측정 보드로부터 제공되는 출력신호를 조합하여 그에 상응하는 테스트 결과신호를 후술하는 도시 생략된 경보발생 장치로 제공하거나 자체 모니터(미도시) 또는 컴퓨터로 전송한다. 따라서, 이 메인 테스트 장치는 웨이퍼 번인 테스트를 실행하기 위한 각종 구성수단을 포함하여 구성되는데, 예를 들면 복수개의 타이밍 클록 발생수단과 테스트 파형 발생수단 및, 실행을 위한 제어명령을 저장하는 메모리 수단, 파형 모니터링 수단, 구동 드라이버 및 DC 파라미터 측정수단, 그리고 이러한 각각의 구성수단의 동작 및 검출 신호 분석을 위한 CPU와 전반적인 공정 상태를 디스플레이하기 위한 디스플레이 수단(모니터)을 포함하여 구성된다.
그리고, 이와 같이 웨이퍼 번인 시스템의 메인 테스트 장치 내에 장착되는 각종 구성수단 들은 통상적으로 각각의 기능에 대응하는 다수개의 보드 (Board) 형태로 장착되며, 각 보드간의 상호 유기적인 결합에 의해 각종 테스트 신호를 생성하게 된다.
본 발명과 관련하여 상술한 바와 같은 종래의 일반적인 웨이퍼 번인 시스템의 메인 테스트 장치에 장착되는 각각의 보드 중에는 웨이퍼 상의 각 반도체 소자에 대한 DC 파라미터를 측정하기 위한 DC 보드가 포함되어 있다. 이 DC 보드는 테스트모드에 따라 웨이퍼 상의 각 반도체 소자에 대한 DC 파라미터를 측정하게 되는데, 이 DC 보드의 테스트모드로는 각 반도체 소자에 소정의 전압을 가하고 이에 대응하여 각 반도체 소자에 흐르는 전류를 측정하는 VSIM 모드와 각 반도체 소자에 소정의 전류를 가하고 이에 대응하여 각 반도체 소자에 흐르는 전압을 측정하는 ISVM 모드 및 실제 각 반도체 소자에 인가되는 전압을 측정하는 VM 모드가 있다. 그리고, 통상적으로 DC 보드는 메인테스트 장치 내의 PD(Pulse Driver) 보드와 연동되어 웨이퍼 상의 각 반도체 소자에 대한 DC 파라미터를 측정하게 된다.
도 4는 종래의 일반적인 웨이퍼 번인 시스템의 메인 테스트 장치의 구성을 간략하게 도시한 도면이다.
도 4에 도시된 바와 같이 메인 테스트 장치(100')는 DUT의 DC 파라미터를 측정하기 위한 DC 보드(10')와, 펄스를 구동하는 PD 보드(20)와, A/D 변환부(30')를 포함한다. 상기 DC 보드(10')는 DC 파라미터를 측정하기 위한 DC 유닛(11)과, DC 아웃 릴레이(12)와, 상기 DC 아웃 릴레이(12)와 DC 유닛(11)사이에 설치된 DC DIAG 릴레이(13')와, 상기 DC DIAG 릴레이(13')와 직렬로 연결된 S/F 릴레이(14)를 포함하고, PD 보드(20)는 펄스 드라이버(22)와, 상기 DC 아웃 릴레이(12)와 직렬로 연결된 DC PD 릴레이(23)를 포함한다. 상기 A/D 변환부(30)는 DC 유닛(11)의 아날로그 데이터 값을 디지털 데이터 값으로 변환하기 위한 A/D 컨버터(31)를 포함한다.
상기와 같이 구성된 종래의 메인 테스트 장치(100')에서 DC 자가 진단을 위한 신호흐름이 도 5에 도시되어 있다. 도 5를 참조해 보면 DC 유닛(11)에서 자가진단 신호를 출력하면 DC DIAG 릴레이(13')와 S/F 릴레이(32)를 통해 A/D 컨버터(31)로 입력되고, 컴퓨터(200)에서는 A/D 컨버터(31)에서 디지털값으로 변환된 신호를 입력받아 테스트 결과를 판단한다. 그리고, 도 6은 VM(Voltage measurement)모드시 신호 흐름을 간략하게 도시한 도면으로, 펄스 드라이버(22)에서 DUT(300)에 펄스신호, 즉 전압을 인가하면 DC PD 릴레이(23)와 DC 아웃 릴레이(12)를 통해 DC 유닛(11)으로 입력되고, DC 유닛(11)은 이를 A/D 컨버터(31)로 전달하여 컴퓨터(200)가 VM 값을 판단하도록 한다.
그러나, 상기와 같은 종래의 메인 테스트 장치(100')에서 DC 자가 진단시에 DC 아웃 릴레이(12)의 고장유무를 체크하지 못하는 문제점과 함께, DC 유닛(11)에서 자가진단 신호를 출력하면 DC DIAG 릴레이(13')와 S/F 릴레이(32)를 통해 A/D 컨버터(31)로 입력되어도 상기 S/F 릴레이(32)의 S라인과 F라인이 동시에 온/오프 되므로 각각의 S라인과 F라인의 도통검사가 정확하지 않은 문제점이 있다.
또한, VM 모드시에 펄스 드라이버(22)의 출력은 DC PD 릴레이(23)를 거쳐 DC 아웃 릴레이(12)를 통해 DC 유닛(11)으로 입력되고, DC 유닛(11)은 이를 A/D 컨버터(31)로 전달하는데, DC 유닛(11)은 DC 아웃 릴레이(12)의 S(Sensing)라인과 F(Forcing)라인을 구분하지 않기 때문에 각 라인에 대해 정확한 도통검사가 이루어지지 못하는 단점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 DC 자가 진단시에 DC 아웃 릴레이의 고장유무를 체크할 수 있도록 하는 웨이퍼 번인 시스템의 메인 테스트 장치를 제공함을 목적으로 한다.
또한, 본 발명은 VM 모드시 S 라인과 F 라인을 각각 구분하여 도통검사 할 수 있도록 하는 웨이퍼 번인 시스템의 메인 테스트 장치를 제공함에 다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 웨이퍼 번인 시스템의 메인 테스트 장치는 DC 아웃 릴레이와 DC 진단 릴레이를 포함하고 DUT의 DC 파라미터를 측정하기 위한 DC 유닛과, 상기 DC 아웃 릴레이에 연결된 DC 펄스 릴레이를 포함하고 VM 모드시 펄스를 출력하는 펄스 구동부와, 자가 진단시 상기 DC 유닛의 아날로그 출력 값을 상기 DC 진단 릴레이를 통하여 입력 받아 디지털 값으로 변환하여 출력하는 A/D 변환부를 포함하는 웨이퍼 번인 시스템의 메인 테스트 장치에 있어서, 상기 DC 아웃 릴레이의 이상 유무를 검출하기 위하여, 상기 DC 진단 릴레이는 자가 진단시 DC 유닛의 출력값을 DC 아웃 릴레이를 통하여 제공받고, VM 모드시 펄스 구동부의 출력값을 DC 펄스 릴레이를 통하여 제공받도록 DC 아웃 릴레이와 DC 펄스 릴레이 사이에 연결된 것을 특징으로 한다.
상기와 같이 DC 진단 릴레이를 상기 DC 아웃 릴레이와 DC 펄스 릴레이 사이에 각각 직렬로 연결되도록 하여 DC 자가 진단시에 DC 유닛의 출력을 DC 아웃 릴레이를 통해 DC 진단 릴레이 측으로 전달되도록 하여 DC 자가 진단시 DC 아웃 릴레이의 고장여부를 체크 할 수 있도록 한다.
또한, 본 발명의 웨이퍼 번인 시스템의 메인테스트 장치에서 상기 VM 모드시 S(Sensing) 라인과 F(Forcing)라인을 각각 구분하여 도통검사 할 수 있도록 상기 S, F 라인에 각각 구비된 S릴레이와, F릴레이를 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 웨이퍼 번인 시스템의 메인테스트 장치에서 상기 각각의 S, F릴레이는 상기 A/D 변환부와 DC 진단릴레이의 사이에 직렬로 연결됨을 특징으로 한다.
상기와 같이 S 라인과 F 라인에 각각의 라인의 도통검사를 위한 릴레이를 설치하여 VM 모드시 펄스 드라이브 부에서 출력하는 신호를 DC 펄스 릴레이와, DC 진단 릴레이를 거쳐 각각의 S, F릴레이측으로 전달되도록 하여 A/D 변환부에서는 각 S 라인과 F 라인을 통해 상기 펄스 드라이브 부에서 출력하는 신호를 입력받게 된다. 따라서, 각 S라인과, F라인의 도통 검사를 구분하여 할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명과 관련한 웨이퍼 번인 시스템의 메인 테스트 장치의 일실시예에 따른 동작에 대해 설명한다.
도 1은 본 발명의 일실시예에 따른 웨이퍼 번인 시스템의 메인 테스트 장치의 구성을 보인 간략도이고, 도 2는 본 발명의 일실시예에 따른 웨이퍼 번인 시스템의 메인 테스트 장치의 DC 자가 진단시 신호 흐름을 보인 간략도이며, 도 3은 본 발명의 일실시예에 따른 웨이퍼 번인 시스템의 메인 테스트 장치의 VM 모드시 신호 흐름을 보인 간략도이다.
먼저, 도 1을 참조하여 그 구성을 살펴보면 다음과 같다.
메인 테스트 장치(100)는 DC 보드(10)와, VM 모드시 펄스를 구동하는 PD 보드(20)와, A/D 변환부(30)를 포함한다. 상기 DC 보드(10)는 DUT(Device Under Test ; 300)의 DC 파라미터를 측정하기 위한 DC 유닛(11)과, 상기 DC 아웃 릴레이(12)와 직렬로 연결되어 DC 자가 진단시 온 동작하여 DC 유닛(11)의 출력을 DC 아웃 릴레이(13)를 통해 전달받아 A/D 변환부(31)에 인가하기 위한 DC DIAG 릴레이(13)와, 상기 DC DIAG 릴레이(13)와 직렬로 연결된 S/F 릴레이(14)를 포함하고, PD 보드(20)는 펄스 드라이버(22)와, VM 모드시 상기 펄스 드라이버(22)의 출력을 상기 DC 유닛(11)에 전달하도록 온동작 하고 상기 DC 아웃 릴레이(12)와 직렬로 연결된 DC 펄스 릴레이(21)를 포함한다. 상기 A/D 변환부(30)는 DC 유닛(11)의 아날로그 데이터 값을 디지털 데이터 값으로 변환하기 위한 A/D 컨버터(31)와, 상기 VM 모드시 S(Sensing) 라인과 F(Forcing)라인을 각각 구분하여 도통검사 할 수 있도록 상기 S, F 라인에 각각 구비된 S, F릴레이(32,33)를 포함한다.
상기와 같은 본 실시예의 메인 테스트 장치(100)에서 DC 자가 진단을 위한 신호흐름이 도 2에 도시되어 있다. 도 2를 참조해 보면 DC 유닛(11)에서 자가진단 신호를 출력하면 DC 아웃 릴레이(12)를 거쳐, DC DIAG 릴레이(13), S/F 릴레이(14)를 통해 A/D 컨버터(31)로 입력되고, 컴퓨터(200)에서는 A/D 컨버터(31)에서 디지털값으로 변환된 신호를 입력받아 테스트 결과를 판단한다. 이때, DC PD 릴레이(21)는 오프 동작하여 펄스 드라이버(22)측으로의 상기 DC 유닛(11)의 자가진단 신호를 제한하게 된다. 상기와 같이 상기 DC DIAG 릴레이(13)를 DC 아웃 릴레이(12)와, DC PD 릴레이(21)의 사이에 직렬로 연결하면 DC 자가진단시에 상기 DC 아웃 릴레이(12)의 고장여부를 체크할 수 있다.
그리고, 도 3은 VM(Voltage measurement)모드시 신호 흐름을 간략하게 도시한 도면으로, 펄스 드라이버(22)에서 DUT(300)에 펄스신호, 즉 전압을 인가하면, DC PD 릴레이(23)와 DC DIAG 릴레이(12)를 통해 S릴레이(32)와, F릴레이(33)로 전달되고, A/D 컨버터(31)는 상기 S릴레이(32)와 F릴레이(33)를 통해 입력되는 아날로그 전압값을 디지털값으로 변환하여 컴퓨터(200)에 전달한다. 컴퓨터(200)는 상기 S릴레이(32)를 통해 입력되는 디지털값으로 S(Sensing) 라인의 도통여부를 판단하게 되며, F릴레이(33)를 통해 입력되는 디지털값으로 F(Forcing) 라인의 도통여부를 판단하게 된다. 이때, 상기 DC 아웃 릴레이(12)와, S/F릴레이(14)는 오프 상태이다. 상기에서와 같이 DC DIAG 릴레이(13)와 A/D 컨버터(31) 사이에 각각의 S라인과 F라인을 구분하여 온/오프 제어하기 위한 S, F릴레이(32,33)를 구비하여, 각각의 S라인과 F라인의 도통검사를 할 수 있으며, VM 모드시 DC PD 릴레이(21) 및 DC DIAG 릴레이(13)의 고장여부를 동시에 체크할 수 있도록 한다.
또한, 상기 각각의 S라인과 F라인의 도통검사를 위한 S, F릴레이(32,33)를 A/D변환부(30)에 구비함으로서, 부품절감의 효과를 얻을 수 있는데 일예를 들어 설명하면, 'SF-3000'회로를 사용하는 웨이퍼 번인 시스템에서는 A/D 변환부(30)가 2개, DC 보드(10)가 16개가 설치되어 있다. 따라서, S라인과 F라인의 도통검사를 위한 S, F릴레이(버퍼)를 DC 보드에 설치하고자 하는 경우 16개를 설치해야 하나, 본 실시예에서와 같이 A/D 변환부에 설치함으로서 DC 보드에 설치하는 것 보다 8배의 부품절감 효과가 발생하는 것이다.
상기에서와 같이 본 발명의 웨이퍼 번인 시스템의 메인 테스트 장치는 DC 진단 릴레이를 상기 DC 아웃 릴레이와 DC 펄스 릴레이 사이에 각각 직렬로 연결되도록 하여 DC 자가 진단시에 DC 유닛의 출력을 DC 아웃 릴레이를 통해 DC 진단 릴레이 측으로 전달되도록 하여 DC 자가 진단시 DC 아웃 릴레이의 고장여부를 용이하게 할 수 있도록 한다.
또한, VM 모드시 펄스 드라이브 부에서 출력하는 신호를 DC 펄스 릴레이와, DC 진단 릴레이를 거쳐 각각의 S, F릴레이측으로 전달되도록 하여 A/D 변환부에서는 각 S 라인과 F 라인을 통해 상기 펄스 드라이브 부에서 출력하는 신호를 입력받아 각 S라인과, F라인의 도통 검사를 구분하여 할 수 있도록 하여 메인 테스트 장치의 신뢰성이 향상되는 효과가 있다.
또한, 상기 각각의 S라인과 F라인의 도통검사를 위한 S, F릴레이를 A/D변환부에 구비함으로서, 부품절감의 효과를 얻는다.
앞에서 설명되고, 도면에 도시된 본 발명의 일 실시예는 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안 된다. 본 발명의 보호범위는 청구범위에 기재된 사항에 의하여만 제한되고, 본 발명의 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상을 다양한 형태로 개량 변경하는 것이 가능하다. 따라서 이러한 개량 및 변경은 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속하게 될 것이다.
도 1은 본 발명의 일실시예에 따른 웨이퍼 번인 시스템의 메인 테스트 장치의 구성을 보인 간략도
도 2는 본 발명의 일실시예에 따른 웨이퍼 번인 시스템의 메인 테스트 장치의 DC 자가 진단시 신호 흐름을 보인 간략도
도 3은 본 발명의 일실시예에 따른 웨이퍼 번인 시스템의 메인 테스트 장치의 VM 모드시 신호 흐름을 보인 간략도
도 4는 종래 웨이퍼 번인 시스템의 메인 테스트 장치의 구성을 보인 간략도
도 5는 종래 웨이퍼 번인 시스템의 메인 테스트 장치의 DC 자가 진단시 신호 흐름을 보인 간략도
도 6은 종래 종래 웨이퍼 번인 시스템의 메인 테스트 장치의 VM모드시의 신호흐름을 보인 간략도
<도면부호의 간략한 설명>
10 DC 보드 11 DC 유닛
12 DC 아웃 릴레이 13 DC DIAG 릴레이
14 S/F 릴레이 20 PD 보드
21 DC 펄스 릴레이 22 펄스 드라이버
30 A/D 변환부 31 A/D 컨버터
32 S 릴레이 33 F 릴레이

Claims (3)

  1. DC 아웃 릴레이와 DC 진단 릴레이를 포함하고 DUT의 DC 파라미터를 측정하기 위한 DC 유닛과, 상기 DC 아웃 릴레이에 연결된 DC 펄스 릴레이를 포함하고 VM 모드시 펄스를 출력하는 펄스 구동부와, 자가 진단시 상기 DC 유닛의 아날로그 출력 값을 상기 DC 진단 릴레이를 통하여 입력 받아 디지털 값으로 변환하여 출력하는 A/D 변환부를 포함하는 웨이퍼 번인 시스템의 메인 테스트 장치에 있어서,
    상기 DC 아웃 릴레이의 이상 유무를 검출하기 위하여, 상기 DC 진단 릴레이는 자가 진단시 DC 유닛의 출력값을 DC 아웃 릴레이를 통하여 제공받고, VM 모드시 펄스 구동부의 출력값을 DC 펄스 릴레이를 통하여 제공받도록 DC 아웃 릴레이와 DC 펄스 릴레이 사이에 연결된 것을 특징으로 하는 웨이퍼 번인 시스템의 메인 테스트 장치.
  2. 제1항에 있어서,
    상기 VM 모드시 S(Sensing) 라인과 F(Forcing)라인을 각각 구분하여 도통검사 할 수 있도록 상기 S, F 라인에 각각 구비된 S릴레이와, F릴레이를 더 포함하는 것을 특징으로 하는 웨이퍼 번인 시스템의 메인 테스트 장치.
  3. 제2항에 있어서,
    상기 각각의 S, F릴레이는 상기 A/D 변환부와 DC 진단릴레이의 사이에 직렬로 연결됨을 특징으로 하는 웨이퍼 번인 시스템의 메인 테스트 장치.
KR1020040076450A 2004-09-23 2004-09-23 웨이퍼 번인 시스템의 메인 테스트 장치 KR100483493B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040076450A KR100483493B1 (ko) 2004-09-23 2004-09-23 웨이퍼 번인 시스템의 메인 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040076450A KR100483493B1 (ko) 2004-09-23 2004-09-23 웨이퍼 번인 시스템의 메인 테스트 장치

Publications (1)

Publication Number Publication Date
KR100483493B1 true KR100483493B1 (ko) 2005-04-15

Family

ID=37302280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040076450A KR100483493B1 (ko) 2004-09-23 2004-09-23 웨이퍼 번인 시스템의 메인 테스트 장치

Country Status (1)

Country Link
KR (1) KR100483493B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829548B1 (ko) 2006-09-14 2008-05-15 프롬써어티 주식회사 웨이퍼 번인 시스템의 dc 아웃 릴레이의 자가 진단 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829548B1 (ko) 2006-09-14 2008-05-15 프롬써어티 주식회사 웨이퍼 번인 시스템의 dc 아웃 릴레이의 자가 진단 장치

Similar Documents

Publication Publication Date Title
US6988232B2 (en) Method and apparatus for optimized parallel testing and access of electronic circuits
KR100989084B1 (ko) 제어 장치
US8446164B2 (en) Semiconductor device test system having high fidelity tester access fixture (HIFIX) board
JP5183447B2 (ja) 試験装置および診断方法
JP2008526112A (ja) 変換器試験のためのパラメトリック測定ユニットの使用
EP4285127A1 (en) An automatic wiring harness tester
JP2001091569A (ja) 集積回路の故障検査装置、故障検査方法、及び故障検査制御プログラムを記録した記録媒体
KR100483493B1 (ko) 웨이퍼 번인 시스템의 메인 테스트 장치
US10156606B2 (en) Multi-chassis test device and test signal transmission apparatus of the same
JP4167217B2 (ja) Lsi、lsi検査方法およびマルチチップモジュール
JP2005191522A (ja) ウェハバーンインシステムにおけるvsパラメータ測定装置
JP4705886B2 (ja) 回路基板の診断方法、回路基板およびcpuユニット
JP7312073B2 (ja) 半導体集積回路装置
KR100930010B1 (ko) 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인시스템 및 웨이퍼 번인 시스템의 점검방법
KR100469984B1 (ko) 웨이퍼 번인 시스템의 경보 발생 장치
KR100798128B1 (ko) Dc 아웃 릴레이의 자가 진단 방법
KR100507918B1 (ko) 웨이퍼 번인 시스템에서의 브이에스 케이블 단선 검출 장치
JPS63252271A (ja) 半導体検査装置
KR100496475B1 (ko) 웨이퍼 번인 시스템의 셋팅 타임 측정 방법 및 이를 위한장치
US20070296428A1 (en) Semiconductor device having supply voltage monitoring function
KR20080102827A (ko) 모니터 번인 시스템
JP2008282061A (ja) 基板診断方法
KR100527675B1 (ko) 반도체 제조설비의 인쇄회로기판 기능 검사장치
US20050285612A1 (en) Apparatus for measuring DC parameters in a wafer burn-in system
JP2007171038A (ja) 集積回路測定方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130408

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160405

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190404

Year of fee payment: 15