JP4705886B2

JP4705886B2 - 回路基板の診断方法、回路基板およびｃｐｕユニット

Info

Publication number: JP4705886B2
Application number: JP2006169603A
Authority: JP
Inventors: 克典平野; 忠信鳥羽; 裕次其田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2006-06-20
Filing date: 2006-06-20
Publication date: 2011-06-22
Anticipated expiration: 2026-06-20
Also published as: US7870428B2; JP2008003652A; US20080010533A1

Description

本発明は、半導体を搭載した回路基板および複数の回路基板からなるＣＰＵユニットに関し、特に、回路基板の運用状態中における誤動作、故障の検出技術に関するものである。

近年の電子機器の高機能化により回路基板に複数のＬＳＩ・ＣＰＵ（マイコン）が高密度に実装される一方で、搭載される半導体集積回路等の電子部品の低電圧・高速化により回路基板における誤動作・故障が問題となっている。

高密度化においては、特にＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）等に代表される接続部をパッケージ基板下面に持つデバイスの登場により、視覚での故障検出および外部からプローブを接触させての故障検出が困難になっている。

そのため、従来では、例えば、特開２００２−２９６３１５号公報（特許文献１）記載のように、回路基板外部に、回路基板の機能を検査するための命令発生機能と回路基板からの出力を検査するための検査機能を設けて故障検出を行っている。

しかし、回路基板が装置内に搭載されると外部の検査機能が接続できないため、装置搭載前の製造の初期不良の検出および点検時における故障の検出に限定され、運用状態での誤動作の検出が困難である。

また、回路基板上に検査機能を設ける方法として、ＩＥＥＥ規格１１４９．１によるディジタル・バウンダリスキャンテストがある。これは基板に搭載される半導体集積回路にディジタル・バウンダリスキャンセルと、命令を受け取りバウンダリスキャンセルを制御するＴＡＰ（ＴｅｓｔＡｃｃｅｓｓＰｏｒｔ）を内蔵し、ＴＤＩ（ＴｅｓｔＤａｔａＩｎ）、ＴＤＯ（ＴｅｓｔＤａｔａＯｕｔ）、ＴＭＳ（ＴｅｓｔＭｏｄｅＳｅｌｅｃｔ）、ＴＣＫ（ＴｅｓｔＣｌｏｃＫ）など少ない種類の信号を送ることで半導体集積回路の接続を診断するものである。
特開２００２−２９６３１５号公報

しかしながら、ディジタル・バウンダリスキャンテストによる方法は、装置における回路基板の接続の診断を主目的としてるため、運用状態での誤動作・故障の検出が難しいという問題があった。また、回路基板上にＣＰＵ（マイコン）を搭載した場合、ＣＰＵ内部にて自己診断を行い異常が発生した場合には外部に通知する方法があるが、自己診断を行うＣＰＵが動作不能になった場合には診断不能となり、さらに複数のＣＰＵが互いに協調する場合、各ＣＰＵの異常がなくても協調制御が正常であるか否かの診断が困難であるという問題があった。

また、近年、回路基板に搭載される半導体集積回路の低電圧・高速化により動作マージンが現象するため、誤動作・故障が問題となりつつある。しかし、回路基板の高密度化を実現するためのＢＧＡパッケージの普及等により、故障の検出が困難になっている。

また、回路基板製造時における初期不良や点検時における故障検出に加え、回路基板を装置に搭載した際の運用状態における動的な誤動作を検出することが必要となっている。特に回路基板上に複数のＣＰＵを搭載し、各ＣＰＵが協調して複雑な制御を行うような場合の動的誤動作の検出が求められている。

そこで、本発明の目的は、ＣＰＵが搭載された回路基板において、回路基板の動作に影響することなく、動的な誤動作・故障を早期に検出することができる回路基板の診断方法、回路基板およびＣＰＵユニットを提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による回路基板の診断方法は、複数のＣＰＵが搭載された回路基板の診断方法であって、複数のＣＰＵにそれぞれ設けられたモニタ部により、複数のＣＰＵのそれぞれのタスク状態を出力し、回路基板上の診断回路により、モニタ部から出力されたタスク状態の情報に基づいて、複数のＣＰＵのタスク状態の組み合わせを比較・判定し、その比較・判定結果に基づいて、回路基板の誤動作・故障を検出するものである。

また、本発明による回路基板の診断方法は、複数のＣＰＵが搭載された回路基板の診断方法であって、複数のＣＰＵにそれぞれ設けられたモニタ部により、複数のＣＰＵのそれぞれのタスク状態を出力し、複数のＣＰＵが搭載された回路基板の外部に接続された診断回路により、モニタ部から出力されたタスク状態の情報に基づいて、複数のＣＰＵのタスク状態の組み合わせを比較・判定し、その比較・判定結果に基づいて、回路基板の誤動作・故障を検出するものである。

また、本発明による回路基板の診断方法は、ＣＰＵが搭載された複数の回路基板の診断方法であって、ＣＰＵに設けられたモニタ部により、ＣＰＵのタスク状態を出力し、複数の回路基板に接続された診断回路により、各ＣＰＵのモニタ部から出力されたタスク状態の情報に基づいて、複数の回路基板のＣＰＵのタスク状態の組み合わせを比較・判定し、その比較・判定結果に基づいて、複数の回路基板の誤動作・故障を検出するものである。

また、本発明による回路基板は、複数のＣＰＵが搭載された回路基板であって、ＣＰＵは、それぞれＣＰＵのタスク状態を出力するモニタ部を有し、複数のＣＰＵに接続され、モニタ部から出力されたタスク状態の情報に基づいて、複数のＣＰＵのタスク状態の組み合わせを比較・判定し、その比較・判定結果に基づいて、回路基板の誤動作・故障を検出する診断回路を備えたものである。

また、本発明によるＣＰＵユニットは、ＣＰＵが搭載された複数の回路基板を有するＣＰＵユニットであって、複数の回路基板のそれぞれのＣＰＵはＣＰＵのタスク状態を出力するモニタ部を有し、複数の回路基板に接続され、各ＣＰＵのモニタ部から出力されたタスク状態の情報に基づいて、複数の回路基板のＣＰＵのタスク状態の組み合わせを比較・判定し、その比較・判定結果に基づいて、複数の回路基板の誤動作・故障を検出する診断回路を備えたものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

本発明によれば、複数のＣＰＵが搭載された回路基板において、運用状態におけるＣＰＵのタスク組み合わせをリアルタイムに比較・判定することができるため、動的な誤動作・故障を早期に検出することができる。

また、本発明によれば、ＣＰＵ外部の診断回路により診断を行うためＣＰＵの通常動作と分離することができ、回路基板の動作に影響することなく誤動作・故障の検出が可能である。

さらに、本発明によれば、タスク組み合わせが異常となった場合のタスクログを取得することにより、回路基板上で異常となったＣＰＵを特定することが可能になる。これにより装置に搭載した回路基板の信頼性を向上することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

図１〜図３により、本発明の一実施の形態に係る回路基板の構成について説明する。図１は本発明の一実施の形態に係る回路基板の構成を示す構成図、図２は本発明の一実施の形態に係る回路基板のＣＰＵの詳細構成を示す構成図、図３は本発明の一実施の形態に係る回路基板の診断回路の詳細構成を示す構成図である。

図１において、回路基板は、ＣＰＵ１ａ〜１ｎのｎ個のＣＰＵと、診断回路６、ホストＣＰＵ１１、メモリ１２、ロジック１３が搭載されている。

ＣＰＵ１ａ〜１ｎは割り込み受付部２、タスク起動部３ａ〜３ｍ、タスク処理部４、モニタ部５を有している。

診断回路６には、タスク保持部７、タスク組合せ比較部８、結果出力部９、タスクログメモリ１０を有している。

ホストＣＰＵ１１からの割り込み信号はＣＰＵ１ａ〜１ｎと診断回路に接続されており、ＣＰＵ１ａ〜１ｎから出力されたタスクステータス信号は診断用配線によって診断回路６に入力されている。

図２において、ＣＰＵ１は図１で示したように、割り込み受付部２、タスク起動部３ａ〜３ｍ、タスク処理部４、モニタ部５を有し、この中でモニタ部５には、タスク起動部３ａ〜３ｍに対応したステータスレジスタ１４ａ〜１４ｍを有し、タスク起動部３ａ〜３ｍにてタスクが起動した場合にタスクステータスを保持する。各ステータスレジスタはステータス出力部１５を介してＣＰＵ外部に出力される。

図３において、診断回路６には、図１で示したように、タスク保持部７、タスク組合せ比較部８、結果出力部９、タスクログメモリ１０を有し、この中でタスク組合せ比較部８は、入力部１６、期待値格納部１７、比較器１８を有している。

回路基板に搭載された複数のＣＰＵからのタスクステータスは入力部１６に入力され、比較器１８にて期待値格納部１７に格納された期待値と比較・判定される。このとき、タスク保持部７からの比較イネーブル命令に従って比較・判定を行う。

また、タスクログメモリ１０は、メモリ制御部１９によって制御され、メモリ制御部１９は、タスク保持部７からの比較イネーブル命令および比較結果によってタスクステータス組合せおよび期待値をタスクログメモリ１０に書き込む。結果出力部９は比較結果を外部へ出力する。

＜回路基板の動作＞
次に、図１により本発明の一実施の形態に係る回路基板の動作について説明する。

まず、ホストＣＰＵ１１からはＣＰＵ１ａ〜１ｎに対して割り込み信号により命令を印加する。

各ＣＰＵ１ａ〜１ｎでは割り込み信号が入力されると割り込み受付部２により、割り込みの内容に基づいてタスク起動部３ａ〜３ｍのいずれかのタスクを起動する。タスク起動部３ａ〜３ｍによって起動されたタスクはタスク処理部４によって処理を行う。

このとき、タスク起動部３ａ〜３ｍの出力はモニタ部５に入力され、モニタ部５からＣＰＵ外部に出力される。

各ＣＰＵ１ａ〜１ｎから出力されたタスクステータスは診断用配線を介して診断回路６に入力される。診断回路６では、ホストＣＰＵ１１からの割り込み信号をタスク保持部７に入力し、各ＣＰＵ１ａ〜１ｎからのタスクステータス信号をタスク組合せ比較部８に入力する。

タスク保持部７は、割り込み信号が入力されると割り込み通知を保持すると共に、タスクス組合せ比較部８にタスク組合せ比較を許可する命令を出力する。

ここで、割り込み信号はホストＣＰＵ１１から次の割り込み信号が来るまで保持される。

タスク組合せ比較部８は各ＣＰＵのタスク（状態）組合せを比較・判定し、タスクの組合せが正常か否かの比較結果を出力する。ここで比較結果が異常と判定された場合は結果出力９より異常通知の信号を出力しホストＣＰＵ１１に通知する。

また、比較結果が異常と判定された場合には、異常となったタスク組合せをタスクログメモリ１０に格納する。

＜回路基板の診断処理＞
次に、図４〜図７により、本発明の一実施の形態に係る回路基板の診断処理について説明する。図４は本発明の一実施の形態に係る回路基板の診断フローを示す図、図５は本発明の一実施の形態に係る回路基板の診断処理概要を示す図、図６は本発明の一実施の形態に係る回路基板の診断回路におけるタスク組合せ比較・判定の概要を示す図、図７は本発明の一実施の形態に係る回路基板の診断回路におけるタスク組合せ期待値情報の例を示す図である。

回路基板の診断フローとしては、図４に示すように、まず、回路基板に搭載されたＣＰＵ１ａ〜１ｎに割り込み通知を行うと共に診断回路６のタスク保持部７にて割り込み通知を保持する（Ｓ１）。

次に、ＣＰＵ１ａ〜１ｎにて割り込み受付を行い、タスクを起動すると共にタスクの状態をモニタ部５から出力する（Ｓ２）。

診断回路６にてタスクの組合せを比較・判定し（Ｓ３）、正常の場合はホストＣＰＵ１１に通知を行わず（ホストＣＰＵ１１およびＣＰＵ１ａ〜１ｎは次の処理を行う）、異常の場合はホストＣＰＵ１１に異常を通知する（ホストＣＰＵ１１では異常通知された場合にエラー処理等を行う）。

以上の診断フローにより回路基板の運用状態における複数のＣＰＵのタスク組合せ診断をリアルタイムに行う。

また、図５に示すように、ホストＣＰＵ１１はＣＰＵ１ａ〜１ｎおよび診断回路６に割り込み通知を行い、ＣＰＵ１ａ〜１ｎでは割り込み受付しタスクを起動するとタスク処理と共にモニタ部５からタスク状態を出力する。

診断回路６では、タスク保持部７にて割り込み通知を保持し、ＣＰＵ１ａ〜１ｎからタスク状態が出力されると各タスクの組合せを比較判定する。比較結果が不一致の場合にはホストＣＰＵ１１に異常通知を行い、一致した場合は通知せずに次のタスク組合せを比較判定するまで待機する。

この診断回路６におけるタスク組合せ比較・判定の一例としては、例えば、図６に示すように、ｎ個のＣＰＵが回路基板に搭載され、ｍ個のタスクの組み合わせがあるとすると、ＣＰＵ２がタスクＡ、ＣＰＵ３がタスクＣを実行し、その他ＣＰＵがアイドル（ＩＤＯＬ）状態の場合に異常であると判定し、外部に異常を通知する。

同様にＣＰＵ１がタスクＢ、ＣＰＵ２がタスクＣを実行し、その他ＣＰＵがアイドル（ＩＤＯＬ）状態の場合に異常であると判定し、外部に異常を通知する。その他の組合せでは正常と判断し、通知は行わない。

また、診断回路６におけるタスク組合せ比較・判定をタスク組合せ期待値情報により行う一例としては、図７に示すように、診断回路６には回路基板に搭載されたＣＰＵ１ａ〜１ｎのタスク組合せが正常か否かを予め期待値として格納しておき、ＣＰＵ１ａ〜１ｎからのタスク状態の組合せと比較して診断を行う。

図７に示す例では、回路基板に４個のＣＰＵが搭載された場合について示してあり、ＣＰＵ１がタスクＢを実行し、その他ＣＰＵはアイドル（ＩＤＯＬ）状態の場合を１６進数で（０２）ｈと表し、判定結果は異常であることを格納しておく。

同様にＣＰＵ１〜ＣＰＵ４がタスクＣの場合を（ＦＦ）ｈで表し、判定結果は異常であることを格納しておく。これら期待値と同様にＣＰＵのタスク組合せを１６進数で表し、期待値の（０２）ｈまたは（ＦＦ）ｈである場合に異常であると判定する。

＜回路基板の実装例＞
次に、図８および図９により、本発明の一実施の形態に係る回路基板の実装例について説明する。図８および図９は本発明の一実施の形態に係る回路基板の実装例を示す図である。

図８において、回路基板２０に、ＣＰＵ１、診断回路６、ホストＣＰＵ１１、メモリ１２、ロジック１３、コネクタ２１が実装されている。

各ＣＰＵ１からはタスクステータスを診断回路６に入力するための配線があり、診断回路６からホストＣＰＵ１１に異常通知を行う配線が接続されている。

ホストＣＰＵ１１はコネクタ２１を介して回路基板外部とのインタフェースを行う。

ここで、図９に示すように、ＣＰＵ１、メモリ１２、ロジック１３が１つの回路基板２０に搭載され、診断回路６、ホストＣＰＵ１１も同様に一つの回路基板２０に搭載された状態で、各ＣＰＵ１からのタスクステータスを診断回路６に入力するための配線および診断回路６からホストＣＰＵ１１に異常通知を行う配線が、バックボード２２を介して接続されるような、例えばＣＰＵユニットなどの構成においても同様に複数のＣＰＵのタスク組合せをリアルタイムに診断することができる。

以上の構成により、複数のＣＰＵが搭載された回路基板において、運用状態における複数のＣＰＵのタスク組み合わせをリアルタイムに比較・判定し回路基板の診断を行うことが可能である。

＜回路基板の適用した電子機器＞
次に、図１０により、本発明の一実施の形態に係る回路基板を適用した電子機器の一例について説明する。図１０は本発明の一実施の形態に係る回路基板を適用した電子機器の一例を示した図であり、エレベータの保守装置に適用した場合の例を示した図である。

図１０において、エレベータ２３には、制御盤２４が接続され、制御盤２４には本実施の形態の診断方法を適用した回路基板２０が搭載されている。回路基板２０はコネクタ２１を介して端末装置２５に接続されている。

エレベータの保守装置では、エレベータの制御を行う回路基板が故障した場合、利用者からの連絡により保守員が現地に出勤して故障状態を確認し、故障した回路基板を交換して復旧させる必要がある。

このとき、回路基板に故障が発生し、利用者Ｚから連絡するまでの時間がエレベータの不稼動時間となるため回路基板の故障を早急に検出することが求められる。

本実施の形態の診断方法を適用することで運用状態における故障をリアルタイムに検出できるため、エレベータの不稼動時間を低減することが可能である。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、本実施の形態では、回路基板をエレベータの保守装置に適用した場合を一例にして説明したが、本発明は、これに限らず、複数のＣＰＵを使用し、複数のタスクを処理するような電子機器、例えば、車の制御基板などに適用することが可能である。

本発明は、半導体を搭載した回路基板および複数の回路基板からなるＣＰＵユニットに関し、特に、複数のＣＰＵにより複数のタスクを処理する回路基板やＣＰＵユニットを搭載した電子機器に適用可能である。

本発明の一実施の形態に係る回路基板の構成を示す構成図である。本発明の一実施の形態に係る回路基板のＣＰＵの詳細構成を示す構成図である。本発明の一実施の形態に係る回路基板の診断回路の詳細構成を示す構成図である。本発明の一実施の形態に係る回路基板の診断フローを示す図である。本発明の一実施の形態に係る回路基板の診断処理概要を示す図である。本発明の一実施の形態に係る回路基板の診断回路におけるタスク組合せ比較・判定の概要を示す図である。本発明の一実施の形態に係る回路基板の診断回路におけるタスク組合せ期待値情報の例を示す図である。本発明の一実施の形態に係る回路基板の実装例を示す図である。本発明の一実施の形態に係る回路基板の実装例を示す図である。本発明の一実施の形態に係る回路基板を適用した電子機器の一例を示した図である。

符号の説明

１ａ〜１ｎ…ＣＰＵ、２…割り込み受付部、３ａ〜３ｍ…タスク起動部、４…タスク処理部、５…モニタ部、６…診断回路、７…タスク保持部、８…タスク組合せ比較部、９…結果出力部、１０…タスクログメモリ、１１…ホストＣＰＵ、１２…メモリ、１３…ロジック、１４ａ〜１４ｍ…ステータスレジスタ、１５…ステータス出力部、１６…入力部、１７…期待値格納部、１８…比較器、１９…メモリ制御部、２０…回路基板、２１…コネクタ、２２…バックボード、２３…エレベータ、２４…制御盤、２５…端末装置。

Claims

複数のＣＰＵが搭載された回路基板の診断方法であって、
前記複数のＣＰＵにそれぞれ設けられたモニタ部において、前記複数のＣＰＵのそれぞれのタスク状態を出力する出力工程と、
該回路基板上の単一の診断回路において、予め定めた前記複数のＣＰＵのそれぞれのタスク状態を組み合わせたタスク組合せと前記診断回路が正常であるか否かの判定結果との組み合わせと、前記出力工程において出力された前記複数のＣＰＵのそれぞれのタスク状態の情報とを比較して判定する比較判定工程と、
前記比較判定工程における比較および判定結果に基づいて、該回路基板の誤動作・故障を検出する検出工程と、
を有することを特徴とする回路基板の診断方法。
複数のＣＰＵが搭載された回路基板の診断方法であって、
前記複数のＣＰＵにそれぞれ設けられたモニタ部において、前記複数のＣＰＵのそれぞれのタスク状態を出力する出力工程と、
前記複数のＣＰＵが搭載された回路基板の外部に接続された単一の診断回路において、予め定めた前記複数のＣＰＵのそれぞれのタスク状態を組み合わせたタスク組合せと前記診断回路が正常であるか否かの判定結果との組み合わせと、前記出力工程において出力された前記複数のＣＰＵのそれぞれのタスク状態の情報とを比較して判定する比較判定工程と、
前記比較判定工程における比較および判定結果に基づいて、該回路基板の誤動作・故障を検出する検出工程と、
を有することを特徴とする回路基板の診断方法。
ＣＰＵが搭載された複数の回路基板の診断方法であって、
前記ＣＰＵに設けられたモニタ部において、前記ＣＰＵのタスク状態を出力する出力工程と、
該複数の回路基板に接続された単一の診断回路において、予め定めた前記ＣＰＵのタスク状態を組み合わせたタスク組合せと前記診断回路が正常であるか否かの判定結果との組み合わせと、前記出力工程において出力された前記ＣＰＵのそれぞれのタスク状態の情報とを比較して判定する比較判定工程と、
前記比較判定工程における比較および判定結果に基づいて、該回路基板の誤動作・故障を検出する検出工程と、
を有することを特徴とする回路基板の診断方法。
請求項１〜３のいずれか１項記載の回路基板の診断方法において、
前記診断回路により該回路基板の誤動作・故障が検出された際、ホストＣＰＵに異常を通知することを特徴とする回路基板の診断方法。
請求項１〜４のいずれか１項記載の回路基板の診断方法において、
該回路基板と前記診断回路を診断用配線で接続し、前記タスク状態の情報を前記診断用配線を介して前記診断回路に入力することを特徴とする回路基板の診断方法。
請求項２または３記載の回路基板の診断方法において、
該回路基板と前記診断回路をバックボードにより接続し、前記タスク状態の情報を前記バックボードの診断用配線を介して前記診断回路に入力することを特徴とする回路基板の診断方法。
請求項１〜６のいずれか１項記載の回路基板の診断方法において、
前記複数のＣＰＵのタスク状態の組み合わせの比較・判定を、前記複数のＣＰＵのタスク状態の期待値の情報に基づいて行うことを特徴とする回路基板の診断方法。
複数のＣＰＵが搭載された回路基板であって、
前記ＣＰＵのそれぞれに設けられ、それぞれ前記ＣＰＵのタスク状態を出力するモニタ部と、
予め定めた該回路基板の複数のＣＰＵのそれぞれのタスク状態を組み合わせたタスク組合せとＣＰＵユニットが正常であるか否かの判定結果との組み合わせと、前記モニタ部により出力された前記複数のＣＰＵのそれぞれのタスク状態の情報とを比較して判定する単一の診断回路と、を備え、
前記診断回路では、比較および判定された結果に基づいて、該回路基板の誤動作・故障を検出することを特徴とする回路基板。
請求項８記載の回路基板において、
前記回路基板と前記診断回路を接続する診断用配線を備え、前記タスク状態の情報を前記診断用配線を介して前記診断回路に入力することを特徴とする回路基板。
請求項９記載の回路基板において、
前記診断回路は、該回路基板の誤動作・故障を検出した際、ホストＣＰＵに異常を通知することを特徴とする回路基板。
請求項８〜１０のいずれか１項記載の回路基板において、
前記診断回路は、前記複数のＣＰＵのタスク状態の組み合わせの比較・判定を、前記複数のＣＰＵのタスク状態の期待値の情報に基づいて行うことを特徴とする回路基板。
ＣＰＵが搭載された複数の回路基板を有するＣＰＵユニットであって、
該複数の回路基板のそれぞれのＣＰＵに設けられ、前記ＣＰＵのタスク状態を出力するモニタ部と、
予め定めた該回路基板の複数のＣＰＵのそれぞれのタスク状態を組み合わせたタスク組合せとＣＰＵユニットが正常であるか否かの判定結果との組み合わせと、前記モニタ部により出力された前記複数のＣＰＵのそれぞれのタスク状態の情報とを比較して判定する単一の診断回路と、を備え、
前記診断回路では、比較および判定された結果に基づいて、該回路基板の誤動作・故障を検出することを特徴とするＣＰＵユニット。
請求項１２記載のＣＰＵユニットにおいて、
該回路基板と前記診断回路を接続するバックボードを備え、
前記タスク状態の情報を前記バックボードの診断用配線を介して前記診断回路に入力することを特徴とするＣＰＵユニット。
請求項１２または１３記載のＣＰＵユニットにおいて、
前記診断回路により該回路基板の誤動作・故障が検出された際、ホストＣＰＵを搭載した回路基板に異常を通知することを特徴とするＣＰＵユニット。
請求項１２〜１４のいずれか１項記載のＣＰＵユニットにおいて、
前記診断回路は、前記複数のＣＰＵのタスク状態の組み合わせの比較・判定を、前記複数のＣＰＵのタスク状態の期待値の情報に基づいて行うことを特徴とするＣＰＵユニット。