JP2001051026A - 電子回路監視装置 - Google Patents

電子回路監視装置

Info

Publication number
JP2001051026A
JP2001051026A JP11229269A JP22926999A JP2001051026A JP 2001051026 A JP2001051026 A JP 2001051026A JP 11229269 A JP11229269 A JP 11229269A JP 22926999 A JP22926999 A JP 22926999A JP 2001051026 A JP2001051026 A JP 2001051026A
Authority
JP
Japan
Prior art keywords
package
monitoring
signal
monitored
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11229269A
Other languages
English (en)
Inventor
Kota Ishikawa
浩太 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP11229269A priority Critical patent/JP2001051026A/ja
Publication of JP2001051026A publication Critical patent/JP2001051026A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 本発明は電子回路監視装置において比較的端
子数の少ないコネクタを用いる場合であっても複数の監
視用パッケージを搭載することなくより多くのパッケー
ジの監視を可能にすることを目的とする。 【解決手段】 電子回路を搭載した複数のパッケージが
それぞれコネクタ32を介して脱着自在に装置本体に搭
載され少なくとも1つの監視用パッケージ10が監視対
象パッケージ20の状態を監視する電子回路監視装置に
おいて、監視用パッケージ10が監視する単一の信号線
54に複数種類の信号を互いに異なるタイミングで選択
的に出力する信号選択手段22を監視対象パッケージ2
0に搭載した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、脱着自在に構成さ
れた電子回路の実装状態や電源異常などの検出に利用さ
れる電子回路監視装置に関する。
【0002】
【従来の技術】比較的規模の大きい電子装置は、ユニッ
ト化された複数の電子回路で構成される。また、電子回
路を搭載したプリント基板は、コネクタにより装置に対
して脱着自在に構成される場合が多い。この種の脱着自
在な電子回路は、一般にパッケージと呼ばれている。
【0003】複数のパッケージを用いて電子装置を構成
する場合には、電子装置の自己診断のために監視機能を
備えるパッケージが搭載される場合が多い。通常、監視
を行うパッケージには、少なくとも他のパッケージのそ
れぞれについて、実装状態と電源異常の有無とを監視す
る機能が要求される。従って、監視を行うパッケージに
は、監視対象のパッケージのそれぞれについて、実装状
態を検出するための信号と電源異常を検出するための信
号とを入力する必要がある。これらの信号は、コネクタ
の端子を介して監視用のパッケージに入力される。
【0004】
【発明が解決しようとする課題】一般に、パッケージが
装着される各コネクタの端子数は規格などによって予め
決定される場合が多い。従って、電子装置に搭載される
パッケージの数が多くなると、監視対象の全てのパッケ
ージからの信号を1つの監視用パッケージに入力できな
い。
【0005】例えば、コネクタの端子のうち監視用の信
号に割り当て可能な端子数が50の場合には、監視対象
のパッケージ数が25以下であれば問題はないが、監視
対象のパッケージ数が25を超えると全ての信号を監視
用のパッケージに入力できない。このため、監視対象の
パッケージ数が増えると、複数の監視用パッケージを搭
載したり、コネクタの端子数の変更の必要性が生じる。
従って大幅に装置コストが増大する。また、監視用パッ
ケージを複数にする場合にはパッケージ間で情報伝送が
必要になり、リアルタイムの監視が困難になる。
【0006】本発明は、上記のような電子回路監視装置
において、比較的端子数の少ないコネクタを用いる場合
であっても、複数の監視用パッケージを搭載することな
くより多くのパッケージの監視を可能にすることを目的
とする。
【0007】
【課題を解決するための手段】請求項1は、電子回路を
搭載した複数のパッケージがそれぞれ所定のコネクタを
介して脱着自在に装置本体に搭載され、少なくとも1つ
の監視用パッケージが他の監視対象パッケージの状態を
監視する電子回路監視装置において、前記監視用パッケ
ージが監視する単一の信号線に複数種類の信号を互いに
異なるタイミングで選択的に出力する信号選択手段を、
前記監視対象パッケージに搭載したことを特徴とする。
【0008】請求項2は、請求項1の電子回路監視装置
において、前記信号選択手段が、監視対象パッケージの
実装の有無に関する第1の信号とその電源異常に関する
第2の信号とを選択することを特徴とする。請求項3
は、請求項1の電子回路監視装置において、前記信号選
択手段が、監視用パッケージと監視対象パッケージとが
共通に使用するクロック信号に同期して複数種類の信号
を選択することを特徴とする。
【0009】請求項4は、請求項3の電子回路監視装置
において、前記クロック信号が高レベルの時に信号をサ
ンプリングする第1のサンプリング回路と、前記クロッ
ク信号が低レベルの時に信号をサンプリングする第2の
サンプリング回路とを前記監視用パッケージに設けたこ
とを特徴とする。請求項5は、請求項1の電子回路監視
装置において、監視用パッケージの監視する信号線に接
続された出力回路とプルダウン抵抗器とを監視対象パッ
ケージに設けたことを特徴とする。
【0010】(作用) (請求項1)監視対象パッケージに搭載された信号選択
手段は、監視用パッケージが監視する単一の信号線に複
数種類の信号を互いに異なるタイミングで選択的に出力
する。従って、例えば1つの監視対象パッケージについ
て2種類の信号を監視する必要がある場合でも、単一の
信号線だけで1つのパッケージを監視できる。
【0011】例えば、コネクタの端子のうち監視用の信
号に割り当て可能な端子数が50の場合には、監視対象
のパッケージ数が50以下であれば全てのパッケージを
監視できる。 (請求項2)信号選択手段は、前記第1の信号と第2の
信号とを選択する。第1の信号は監視対象パッケージの
実装の有無を示し、第2の信号はパッケージの電源異常
の有無を示す。第1の信号及び第2の信号は、いずれも
通常は変化しない静的な信号なので、それらを例えば一
定の周期で交互に選択的に出力しても情報の欠落などの
問題が生じる心配はない。パッケージの監視機能につい
ては、実装の有無と電源異常の有無との2つの状態が識
別できれば十分である。
【0012】(請求項3)一般に、ディジタル回路にお
いては周期が一定のクロック信号を入力し、それに同期
して動作する。この発明では、監視用パッケージと監視
対象パッケージとが共通に使用するクロック信号を利用
して信号選択手段が複数種類の信号を選択する。
【0013】従って、共通に使用するクロック信号を利
用して、監視用パッケージと監視対象パッケージとで同
期を取ることができる。つまり、監視用パッケージにお
いては、監視対象パッケージの信号選択手段から出力さ
れる信号をクロック信号に同期してサンプリングすれ
ば、入力される信号から複数の信号をそれぞれ取り出す
ことができる。
【0014】(請求項4)監視用パッケージの第1のサ
ンプリング回路は、監視対象パッケージが出力する信号
を、クロック信号が高レベルの時にサンプリングする。
監視用パッケージの第2のサンプリング回路は、監視対
象パッケージが出力する信号を、クロック信号が低レベ
ルの時にサンプリングする。第1のサンプリング回路及
び第2のサンプリング回路は、1系統の信号線から互い
に種類の異なる信号をそれぞれ抽出できる。
【0015】(請求項5)出力回路及びプルダウン抵抗
器は、それを搭載した監視対象パッケージの実装の有無
の識別に役立つ。
【0016】
【発明の実施の形態】本発明の実施の形態について、図
1〜図4を参照して説明する。この形態は全ての請求項
に対応する。
【0017】図1はこの形態の電子回路監視装置を組み
込んだ装置の主要部を示す斜視図である。図2は図1の
監視パッケージ10及び監視対象パッケージ20の内部
構成を示すブロック図である。図3は図2の検出回路1
2の内部構成を示すブロック図である。図4は信号SG
1のサンプリングのタイミング及びサンプリングの結果
を示すタイムチャートである。
【0018】この形態では、請求項1の監視用パッケー
ジ,監視対象パッケージ及び信号選択手段は、それぞれ
監視パッケージ10,監視対象パッケージ20及びAN
Dゲート22に対応する。また、請求項4の第1のサン
プリング回路及び第2のサンプリング回路は、それぞれ
Dフリップフロップ121及びDフリップフロップ12
2に対応する。請求項5の出力回路及びプルダウン抵抗
器は、それぞれANDゲート22及びプルダウン抵抗器
23に対応する。
【0019】比較的複雑な構成の電子装置の内部は、例
えば図1のように構成されている。すなわち、プリント
基板によって構成されるマザーボード31に多数のコネ
クタ32が取り付けてある。複数のコネクタ32の電極
は、マザーボード31上の配線により必要に応じて互い
に電気的に接続される。マザーボード31には1枚の監
視パッケージ10及び多数の監視対象パッケージ20
(1),20(2),20(3),・・・が、それぞれコネクタ
32を介して装着されている。従って、監視パッケージ
10及び監視対象パッケージ20(1),20(2),20
(3),・・・は脱着自在である。また、監視パッケージ
10及び監視対象パッケージ20(1),20(2),20
(3),・・・は、それらの基部に端子33として設けら
れた電極及びコネクタ32を介して各パッケージ内の回
路とマザーボード31とが接続される。
【0020】この例では、1つの監視パッケージ10が
多数の監視対象パッケージ20(1),20(2),20
(3),・・・のそれぞれを監視するように構成してあ
る。監視のために、監視対象パッケージ20(1),20
(2),20(3),・・・のそれぞれの端子33は、一部分
がコネクタ32及びマザーボード31を介して監視パッ
ケージ10の端子33と接続されている。
【0021】この例では、各々の監視対象パッケージ2
0と監視パッケージ10とが図2に示すように接続され
ている。なお、図2においては監視の機能と無関係な部
分は省略してある。図2を参照すると、監視パッケージ
10にはパッケージ通信回路11,検出回路12,バッ
ファ13,プルアップ抵抗器14及びバッファ15が備
わっている。また、監視対象パッケージ20にはパッケ
ージ通信回路21,ANDゲート22,プルダウン抵抗
器23及びバッファ24が備わっている。
【0022】図2の例では、監視パッケージ10の信号
線41,42,43及び44と、監視対象パッケージ2
0の信号線51,52,53及び54とが互いに接続さ
れている。また、監視パッケージ10のパッケージ通信
回路11と監視対象パッケージ20のパッケージ通信回
路21とは互いにデータ通信できるように3本の信号線
41〜43(51〜53)で互いに接続されている。
【0023】信号線41には、双方向に伝送されるデー
タ信号が現れる。信号線42は、パッケージ通信回路1
1がパッケージ通信回路21を制御するために利用され
る。信号線43には、伝送するデータ信号の同期に必要
な周期が一定のクロック信号SG2が現れる。クロック
信号SG2は、パッケージ通信回路11から出力され
る。
【0024】監視パッケージ10の信号線41及び信号
線42には、多数の監視対象パッケージ20(1),20
(2),20(3),・・・のそれぞれの信号線51及び52
を並列に接続できる。また、信号線43に現れるクロッ
ク信号SG2は、全てのパッケージで共通に利用でき
る。この例では、監視対象パッケージ20の実装の有無
を示す信号と電源異常の有無を示す信号とを選択した結
果が信号線44に現れるように構成してある。監視パッ
ケージ10の信号線44に現れる信号の状態は、監視対
象パッケージ20の信号線54に現れる信号によって決
定される。
【0025】この例では、監視対象パッケージ20に設
けたANDゲート22が多重化した信号を生成する。A
NDゲート22の一方の入力端子は、電源端子(+5V)と
接続され高レベル(H)にプルアップされている。AN
Dゲート22のもう一方の入力端子は信号線53と接続
されている。ANDゲート22の出力端子が信号線54
と接続されている。また、一端が接地されたプルダウン
抵抗器23の他端が信号線54と接続されている。
【0026】監視対象パッケージ20がコネクタ32を
介してマザーボード31に実装されると、図2のように
監視対象パッケージ20の信号線54と監視パッケージ
10の信号線44とが接続される。監視対象パッケージ
20が実装された状態で、監視対象パッケージ20の電
源(+5V)に異常がなければ、信号線53に現れるクロッ
ク信号が高レベルの時には信号線54,44が高レベル
(H)になり、信号線53に現れるクロック信号が低レベ
ルの時には信号線54,44が低レベルになる。
【0027】一方、監視対象パッケージ20が実装され
ていない場合には、監視パッケージ10の信号線44は
高レベルになる。また、監視対象パッケージ20が実装
された状態であっても、監視対象パッケージ20の電源
電圧(+5V)が異常に低下していると、信号線54が常に
低レベルになるので、監視パッケージ10の信号線44
も低レベル(L)になる。
【0028】監視パッケージ10に設けた検出回路12
は、信号線44の信号レベルをバッファ13を介して信
号SG1として入力する。そして、検出回路12はクロ
ック信号SG2に同期して信号SG1のレベルをサンプ
リングする。図3に示すように、検出回路12はDフリ
ップフロップ121,122,インバータ123,バッ
ファ124及び125で構成されている。なお、図3に
示す各端子の丸印は負論理の信号(低レベルでアクティ
ブになる)を扱うことを意味している。
【0029】信号SG1は、2つのDフリップフロップ
121,122の入力端子(データ端子)に共通に印加
される。クロック信号SG2は、Dフリップフロップ1
21の入力端子(クロック用の端子)にはそのまま印加
され、Dフリップフロップ122の入力端子にはインバ
ータ123で反転されて入力される。従って、Dフリッ
プフロップ121は、クロック信号SG2が低レベルか
ら高レベルに切り替わるタイミングで信号SG1をサン
プリングする。Dフリップフロップ121がサンプリン
グした信号は、その出力端子(Q)から出力され、バッ
ファ124を介して信号SG3として出力される。バッ
ファ124に印加する制御信号SG6を制御することに
より、信号SG3の出力を禁止することもできる。
【0030】同様に、Dフリップフロップ122は、ク
ロック信号SG2が高レベルから低レベルに切り替わる
タイミングで信号SG1をサンプリングする。Dフリッ
プフロップ122がサンプリングした信号は、その出力
端子(Q)から出力され、バッファ125を介して信号
SG4として出力される。バッファ125に印加する制
御信号SG7を制御することにより、信号SG4の出力
を禁止することもできる。
【0031】従って、クロック信号SG2が低レベルか
ら高レベルに切り替わるタイミングにおける信号SG1
のレベルが信号SG3として出力され、クロック信号S
G2が高レベルから低レベルに切り替わるタイミングに
おける信号SG1のレベルが信号SG4として出力され
る。図2のように監視対象パッケージ20が実装され、
しかも監視対象パッケージ20の電源電圧が正常な場合
には、信号SG1及びクロック信号SG2の波形は図4
のようになる。図4の例では、各部における信号の遅延
によって、信号SG1のタイミングがクロック信号SG
2よりも時間Tdだけ遅延する場合を想定している。
【0032】図4の例では、クロック信号SG2が低レ
ベル(L)から高レベル(H)に切り替わるタイミングで信
号SG1をサンプリングすると、常に低レベル(L)が得
られる。また、クロック信号SG2が高レベルから低レ
ベルに切り替わるタイミングで信号SG1をサンプリン
グすると、常に高レベル(H)が得られる。実際には、検
出回路12が出力する信号SG3及びSG4のレベルの
組み合わせにより、次のように監視対象パッケージ20
の2種類の状態を識別できる。
【0033】 SG3がL,SG4がHの場合:実装有り,電源正常 SG3がL,SG4がLの場合:実装有り,電源異常 SG3がH,SG4がHの場合:実装なし,電源不明 信号SG3,SG4の状態はマイクロコンピュータなど
の論理回路で2値的に読み取ることができる。
【0034】図2においては1つの監視対象パッケージ
20を監視パッケージ10に接続した状態を示している
が、図1のように多数の監視対象パッケージ20を監視
パッケージ10で監視する場合には、接続された監視対
象パッケージ20の数と同じ数だけ検出回路12が用意
される。信号線44はそれぞれの監視対象パッケージ2
0に対して1つずつ設けられるが、信号線43には全て
の監視対象パッケージ20を共通に接続できる。
【0035】なお、この形態では各パッケージについて
実装状態と電源異常との2種類の状態だけを監視する場
合を説明したが、同様に1つの信号線に3種類以上の信
号を互いに異なるタイミングで順次に出力することによ
り3種類以上の状態を監視することも可能である。
【0036】
【発明の効果】本発明によれば、1つの監視対象パッケ
ージについて複数種類の信号を監視するる場合でも、単
一の信号線だけで1つのパッケージを監視できるので、
1つの監視用パッケージで監視可能なパッケージの数が
増える。コネクタの端子数を増やす必要がない。
【0037】また、監視用パッケージと監視対象パッケ
ージとが共通に使用するクロック信号を利用して複数種
類の信号を選択することにより、監視用パッケージと監
視対象パッケージとで同期を取ることができる。更に、
監視用パッケージに第1のサンプリング回路及び第2の
サンプリング回路を設けることにより、1系統の信号線
の信号から互いに種類の異なる信号をそれぞれ抽出でき
る。
【図面の簡単な説明】
【図1】実施の形態の電子回路監視装置を組み込んだ装
置の主要部を示す斜視図である。
【図2】図1の監視パッケージ10及び監視対象パッケ
ージ20の内部構成を示すブロック図である。
【図3】図2の検出回路12の内部構成を示すブロック
図である。
【図4】信号SG1のサンプリングのタイミング及びサ
ンプリングの結果を示すタイムチャートである。
【符号の説明】
10 監視パッケージ 11 パッケージ通信回路 12 検出回路 13 バッファ 14 プルアップ抵抗器 15 バッファ 20 監視対象パッケージ 21 パッケージ通信回路 22 ANDゲート 23 プルダウン抵抗器 24 バッファ 31 マザーボード 32 コネクタ 33 端子 41〜44,51〜54 信号線 121,122 Dフリップフロップ 123 インバータ 124,125 バッファ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 電子回路を搭載した複数のパッケージが
    それぞれ所定のコネクタを介して脱着自在に装置本体に
    搭載され、少なくとも1つの監視用パッケージが他の監
    視対象パッケージの状態を監視する電子回路監視装置に
    おいて、 前記監視用パッケージが監視する単一の信号線に複数種
    類の信号を互いに異なるタイミングで選択的に出力する
    信号選択手段を、前記監視対象パッケージに搭載したこ
    とを特徴とする電子回路監視装置。
  2. 【請求項2】 請求項1の電子回路監視装置において、
    前記信号選択手段が、監視対象パッケージの実装の有無
    に関する第1の信号とその電源異常に関する第2の信号
    とを選択することを特徴とする電子回路監視装置。
  3. 【請求項3】 請求項1の電子回路監視装置において、
    前記信号選択手段が、監視用パッケージと監視対象パッ
    ケージとが共通に使用するクロック信号に同期して複数
    種類の信号を選択することを特徴とする電子回路監視装
    置。
  4. 【請求項4】 請求項3の電子回路監視装置において、
    前記クロック信号が高レベルの時に信号をサンプリング
    する第1のサンプリング回路と、前記クロック信号が低
    レベルの時に信号をサンプリングする第2のサンプリン
    グ回路とを前記監視用パッケージに設けたことを特徴と
    する電子回路監視装置。
  5. 【請求項5】 請求項1の電子回路監視装置において、
    監視用パッケージの監視する信号線に接続された出力回
    路とプルダウン抵抗器とを監視対象パッケージに設けた
    ことを特徴とする電子回路監視装置。
JP11229269A 1999-08-13 1999-08-13 電子回路監視装置 Pending JP2001051026A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11229269A JP2001051026A (ja) 1999-08-13 1999-08-13 電子回路監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11229269A JP2001051026A (ja) 1999-08-13 1999-08-13 電子回路監視装置

Publications (1)

Publication Number Publication Date
JP2001051026A true JP2001051026A (ja) 2001-02-23

Family

ID=16889475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11229269A Pending JP2001051026A (ja) 1999-08-13 1999-08-13 電子回路監視装置

Country Status (1)

Country Link
JP (1) JP2001051026A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005078463A1 (ja) * 2004-02-17 2005-08-25 Advantest Corporation 試験装置
JP2008003652A (ja) * 2006-06-20 2008-01-10 Hitachi Ltd 回路基板の診断方法、回路基板およびcpuユニット

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005078463A1 (ja) * 2004-02-17 2005-08-25 Advantest Corporation 試験装置
US7096139B2 (en) 2004-02-17 2006-08-22 Advantest Corporation Testing apparatus
JP2008003652A (ja) * 2006-06-20 2008-01-10 Hitachi Ltd 回路基板の診断方法、回路基板およびcpuユニット
US7870428B2 (en) 2006-06-20 2011-01-11 Hitachi, Ltd. Method of diagnosing circuit board, circuit board, and CPU unit
JP4705886B2 (ja) * 2006-06-20 2011-06-22 株式会社日立製作所 回路基板の診断方法、回路基板およびcpuユニット

Similar Documents

Publication Publication Date Title
US6339806B1 (en) Primary bus to secondary bus multiplexing for I2C and other serial buses
JP2001051026A (ja) 電子回路監視装置
US5948073A (en) Multiplexing bus controller with input conditioning
US7200510B2 (en) Measurement control apparatus including interface circuits
JP2004199536A (ja) 回路検証装置
US6397342B1 (en) Device with a clock output circuit
KR0183197B1 (ko) 전자교환기에서의 보드 실탈장 감지장치
JPH07248843A (ja) クロック切り替え回路
JPH0325229Y2 (ja)
KR100369685B1 (ko) 교환기의 기준클럭 동기 장치 및 그 방법
JP2526516B2 (ja) 障害監視方式
US6553519B1 (en) Method for detecting signal transfer errors in near real time in a digital system
US7675927B2 (en) Trace information queueing system
WO2009063359A1 (en) General purpose serial communication using jtag interface
KR100242691B1 (ko) 업/다운 카운터의 카운트제어회로
JP2000338188A (ja) 半導体集積回路の試験回路
SU1501031A1 (ru) Устройство моделировани функционировани цифровой радиоэлектронной аппаратуры
JPS59171237A (ja) デ−タ転送方式
JP4568146B2 (ja) 試験装置
JPH11125650A (ja) 多回線配線試験装置
JP2988257B2 (ja) 入力バッファ故障検出方法および半導体装置
JPH09237197A (ja) 半導体集積回路装置
JP2000090043A (ja) コンピュータの周辺機器検出方法
JPH11282401A (ja) 平面表示装置
JP2002247141A (ja) シリアル通信装置