SU1501031A1 - Устройство моделировани функционировани цифровой радиоэлектронной аппаратуры - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  моделировани  схемотехнических решений цифровой РЭА, в том числе микропроцессорной, а также дл  проектировани  заказных и полузаказных БИС и СБИС. Цель изобретени  расширение функциональных возможностей устройства - достигаетс  тем, что в устройство, содержащее блок пам ти 1 и блок управлени  11, дополнительно введены блоки пам ти 2-5, п ть мультиплексоров 6-10, операционный вычислительный блок 12, блок буферных элементов 13 и блок св зи 14. 6 ил.

Description

(Л

gjue.i

3 .150

Изобретение относитс  к области вычислительной техники и может быть использовано дл  моделировани  схемотехнических решений цифровой РЭЛ, в том- числе микронроцессорной, а также дл  проектировани  заказных и полузаказных БИС, СБИС.

Цель изобретени  - раглирение функциональных возможностей устройства за счет возможности моделировани  заказных и полузаказных БИС и повьаче- ние достоверности моделировани .

На фиг.1 представлена блок-схема устройства моделировани  цифровой РЭА; на фиг.2 - блок-схема блока управлени ; на фиг.З - функциональна  схема блока обмена; на фиг.4 - функциональна  схема блока синхронизации; на фиг.З - функциональна  схема бло- ка задани  временной диаграммы; на фиг.6 - блок-схема блока св зи.

Устройство моделировани  цифровой РЭА;(фиг.1) содержит с первого по п тый блоки пам ти 1-5, с первого по п тый мультиплексоры 6-10, блок управлени  11,операционный вычислительный блок 12, блок буферных 13 элементов , блок 14 св зи.

Операционный вычислительный блок 12 предст авл ет собой управл ющую микроэвм, например Электроника-60.

На фиг.1 обозначены информационные шины и св зи между блоками 15-27.

Блок 11 управлени  (фиг.2) предназначен дл  формировани  сигналов управ- лени  дл  аппаратуры, системы в соответствии с управл ю1цими воздействи ми из блока 12 либо из моделируемого устрой- ства,а также дл  организации обмена информацией между блоком 12 ,блоками устройства моделировани  цифровой РЭА и моделируемого устройства. Блок 11 управлени  состоит из блока 28 обмена .блока 29, синхрочастот, блока 30 задани  временной диаграммы. Позици ми 31-45 обозначены св зи между этими блоками.

Блок 28 обмена (фиг.З) предназна- чен дл  организации обмена информацией между блоком 12 и блоками 1-5 пам ти, а также он определ ет один из двух режимов работы блоков пам ти: работа с блоком 12 или работа с моде- лируемым устройством, размещенным в блоке,14 св зи.

Блок 28 обмена состоит из регистра 46 инструкций, буферного регистра 47,

1

дешифратора 48 инструкцией, счетчика 49 адреса буферных усилителей 50, элемента Ш1И-НЕ 51 и элемента И 52.

Блок 29 синхрочастот (фиг.4) предназначен дл  формировани  сигналов управлени  блоками 28 и 30, а также сигналов управлени  обменом с блоком 12.

Блок 29 синхрочастот состоит из. треггера ПУСК 1 53, триггера 54 ГОТОР ности, триггера ПУСК 2 55, первого триггера 56 синхронизации, триггера 57, останова « второго триггера 58 синхронизации,дешифратора 59 управлени  генератора 60 импульсов,счетчика 61 импульсов, триггера 62 длительности триггера 63 управлени  элементов И - НЕ 64,65, элемента И 66.

Блок 30 задани  временной диаграммы (фиг.5) предназначен дл  организации временной диаграммы, заданной дл  конкретного моделируемого устройства, размещенного в блоке 14 св зи.

Блок 30 состоит из счетчика 67 импульсов первого буферного регистра 68, мультиплексора 69, дешифратора 70 импульсов, второго буферного регистра 71, триггера 72 такта элемента И 73, мультиплексора 74 частоты регистра 75 управлени  .

Блок 11 управлени  работает следующим образом. В результате начальной установки триггер ПУСК 1 53, триггер ПУСК 2-55, первый триггер 56 синхронизации , триггер 57 останова,второй триггер 56 синхронизации, триггер 57, останова,второй триггер 58, синхронизации ,счетчик 61 импульсов,триггер 63 управлени ,устанавливаютс  в состо ние О, триггер 54 готовности, триггер 62 длительности устан авливаютс  в состо ние 1.

С целью упрощени  функциональной схемы цепи начальной установки условно не показаны.

В результате начальной установки отсутствуют передача синхрочастоты из генератора 60 импульсов по шине 37 на мультиплексор 74 частоты. Таким образом управл ющие сигналы, поступающие по щине 39 и магистрали 40, через магистраль 21 управлени  в блок 14 св зи, не формируютс .

По положительному фронту сигнала, поступающего по шине 43 через магистраль 17 управление - блока 12,

триггер ПУСК 1 53 устанавливаетс  в состо ние 1, что приводит к по влению на шинах 32-34 управл ющих сигналов . Одновременно происходит сн тие сигнала готов ности, поступающего по шине 44 через магистраль 17 управлени .

Информаци , поступающа  из блока 12 по информационной магистрали 15, записываетс  отрицательным фронтом сигнала по шине 32 в регистр 46 инструкций .

Цикл обмена между блоком 12 и блоком 11 управлени  завершаетс  переключением в исходное Состо ние триггера ПУСК 1 53, триггера 54 готовности , триггера 63 управлени .

Управл ющий сигнал, поступающий из регистра 46 инструкций по шине 26 на мультиплексоры 6-10, определ ет режим работы блоков 1,2,4,5 пам ти - с блоком 12 или с моделируемым устройством , размещенным в блоке 14 св зи. В режиме работы блок 12 - блоки 1-5 пам ти обмен информацией между ними осуществл етс  через блок 11 управлени  .

Содержимое регистра 46 инструкций определ ет направление обмена между блоком 12 и блоками 1-5 пам ти. Запись информации осуществл етс  по магистрали 15 через буферные усилители 50, имеющие выходы с трем  состо ни ми на информационную магистраль 18. При чтении информации, поступающей по магистрали 18, выходы буферных усилителей отключены в третье состо ние сигналом из регистра 46 инструкций.Информаци  записьтает- с  в буферной регистр 47 по переднему фронту сигнала, поступающего из дешифратора 59 управлени  по шине 34. В блок 12 информаци  считываетс  из буферного регистра 47 по магистрали 16.

Информаци , поступающа  по магистрали 18, может быть записана в счетч адреса блока 2 пам ти по низкому уроню сигнала, поступающего из дешифра- тора 48 и нструкций. Кроме того,, состо ние счетчика 49 адреса блока 2 пам ти может инкрементироватьс  сигналом , поступающим по шине 41, через м

Блок 14 св зи пред тановки элементов мод ганизации электрическ ними в соответствии с схемой моделируемого также дл  подключени устройства к блокам у

гистрапь 21 из блока св зи 14. ,

Сигналы, поступающие по магистрали роващ1  цифровой РЭА. 20 из регистра-46 инструкций и счетчика адреса блока 2 пам ти, образуют , управление блоком 2 пам ти.

Блок 14 св зи сост коммутационных элемен гнездовых разъемов 77

0

5

0

5

Q

0

5

0

5

Регистр 46 инструкций по шипе 27 управл ет работой буферных тлементон 13.Кроме того,регистр 46 ир1струкций устанавливает управл ющие сигналы на блоки 1 , 3,4,5 пам ти и распредел ет между ними через дешифратор 48 инструкций по магистрали 19 управлени .

При поступлении по шине 42, подключенной к магистрали 21 управлени  О, на вход триггера 57 останова запрещаетс  передача синхрочастоты из генератора 60 импульсов через элемент И на шину 37 и далее на мультиплексор 74 частоты, что приводит к останову временной диаграммы, формируемой блоком 30. Одновременно с инверсного выхода триггера 57 останова по шине 45 формируетс  управл ющий сигнал , предназначенный дл  блока Т2.

Запуск блока временной диаграммы осуществл етс  сигналом, поступающим по шине 31 на вход триггера ПУСК 1 из дешифратора 48 инструкций. По управл ющему сигналу, поступающему из дешифратора 48 инструкций по шине 35, информаци  магистрали 18 записываетс  в регистр 75 управлени .Содержимое регистра 75 управлени  управл ет работой мультиплексора 74 частоты,а также згда- ет длительность и форму управл ющего сигнала, поступающего по шине 39 через магистраль 21 управлени  в блок 14 св зку и определ ет число активных управл ющих сигналов, поступающих по магистрали 40 через магистраль 21 управлени  в блок 14 св зи.

Сигнал, поступаю1-;ий по шине 36, подключенный к вькоду дешифратора инструкций, производит предварительную загрузку счетчика импульсов информацией из регистра 75 управлени .

На мультиплексор частоты 74 кроме синхрочастоты генератора 60 импуЛь- сов, поступающей по шине 37 из блока 29 синхрочастот, по шине 38 может поступить синхрочастота из блока 14 св зи.

Блок 14 св зи предназначен дл  установки элементов моделировани , орт ганизации электрических св зей меж,1ту ними в соответствии с принципиальной схемой моделируемого устройства, а также дл  подключени  моделируемого устройства к блокам устройства модели ,

роващ1  цифровой РЭА.

Блок 14 св зи состоит из группы коммутационных элементов 76, группы гнездовых разъемов 77 св зи, а также

перенастраиваемого двунаправленного коммутатора 78, группы гнездовых разъемов 79 св зи.

Коммутационные элементы 76 предназ- с начеты дл  установки в них элементов моделировани , которыми могут  вл тьс  как стандартные интегральные микросхемы так и многофункциональные модули . Каждый вывод коммутационных эле- ю ментов 76 электрически св зан с соот- ветствующими контактами соответствующего гнездового разъема 79 св зи.

Св зь блока 14 св зи с остальными блоками устройства моделировани  диф- 15 РОБОЙ РЭА, а также с внешними устройствами осуществл етс  через группу гнездовых разъемов 77, соответствующие контакты которых электрически св заны с магистрал ми системы моделиро-20 вани  цифровой РЭА и с внешними устройствами . (фиг . 1 ).

Перенастраеваемый двунаправлен- ный коммутатор 78 осзтцествл ет пере- 25 дачу сигналов между группами разъемов 77 и 79 св зи в соответствии с принципиальной схемой моделируемого устройства . Перенастраиваемый двунаправленный коммутатор может быть выполнен в виде набора проводников с однополюсными вилками. .

30

Процесс моделировани  в устройстве моделировани  цифровой РЭА происходит следующим образом. В коммута- ционные элементы 76 устанавливаютс  элементы моделировани  данного цифрового устройства. Св зи между элементами моделировани  осуществл ютс  посредством коммутатора 78 в соответ- ствии с электрической принципиальной схемой моделируемого устройства.

Внешние сигналы моделируемого устройства через двунаправленньй перенастраиваемый коммутатор   группу разъе мов 77 св зи могут быть подключены к магистрали устройства моделировани  цифровой РЭА.

В устройстве моделировани  цифро- вой РЭА блоки пам ти могут выполн ть роль эммулирующих ЗУ. Например, блок 1 пам ти - ЗУ микрокоманд (ЗУМК); блок 2 пам ти - трассирующее ЗУ (ТЗУ)

блок 3- пам ти - ЗУ данных (ЗУД); блок 4 пам ти - ЗУ команд (ЗУК); блок 5- пам ти - ЗУ переадресации (ЗУП

Устройство моделировани  цифровой РЭА работает следующим образом.

5 0

5

0

5 0

5

д

Управл ющие сигналы на блоки 1, 3, 4,5, пам ти могут поступать как из рлока 11 управлени , так и из моделируемого устройства, расположенного в блоке 14 св зи. Выбор источников сигналов управлени  осуществл етс  мультиплексорами 6,8,9,10 сигналом., поступающим по шине 26. Информаци  в блоки 1,4,5 пам ти поступает по информационной магистрали 18. Информаци  с выходов этих блоков через информационную магистраль 23 поступает в блок 14 св зи и далее на моделируемое устройство. Контрольные точки моделируемого устройства могут быть выведены на информационную магистраль 23 и по управл ющим сигналам, поступившим по магистрали 20, записаны в блок 2 пам ти . Из блока 2 пам ти эта информаци  через информационную магистраль 18,, блок 11 управлени , информационную магистраль 16 считана в блок 12.

Информаци  дл  блока 3 пам ти через мультиплексор 7 может поступать из двух источников: из блока управлени  по информационной магистрали 18, а также из моделируемого устройства,расположенного в блоке 14 св зи, по информационной магистрали 23. Информацией, поступающей из моделируемого устройства, могут быть промежуточные результаты вычислений , производимых над данными. Управление мультиплексором 7 осуществл етс  по шине 26.

Содержимое блока 3 пам ти может быть прочитано в блок 12 через буферный элемент 13, информационную магистраль 18, блок 11 управлени  и информационную магистраль 16.

Синхронизаци  работы моделируемого устройства и блока управлени  осуществл етс  по магистрали 21 управлени .

Обмен информацией между блоком блоком 11 управлени  осуществл етс  по информационным магистрал м 15 и 16 и магистрали 17 управлени  .

Устройство моделировани  цифровой РЭА может быть св зано с внешними в.ычислительными устройствами через информационную магистраль 24 и магистраль 25 управлени . Через информационную магистраль 24 внешнее вычислительное устройство может быть подключено к любой точке моделируемого устройства, а также к любой магистрали, соединенной с блоком 14 св зи.

Необходима  синхронизаци  рабо- ты внешнего вычислительного устройства с работой устройства моделировани  цифровой РЭА и моделируемого устройства осуществл етс  по магистрали 25 управлени .

Использование устройства моделировани  цифровой РЭА обеспечивает моделирование логических и арифметических операций и устройств, построенных на современной элементной базе, в том числе микропроцессорной, имеющей двунаправленные магистрали и внутренние ЗУ различных типов. Кроме того, наличие взаимной синхронизации источников информации позвол ет проводить совместное моделирование вновь реализуемых и ранее созданных устройств.

Claims (1)

1. Формула изобретени 

   Устройство моделировани  функционировани  цифровой радиозлектронной аппаратуры, содержащее блок управлени  и первый блок пам ти, информационный вход которого соединен с информа- 30 ционным входом-выходом блока управлени , отличающеес  тем, что с целью расширени  функциональных возможностей за счет возможности моделировани  заказных и полузаказ- ,с ных БИС и повьшени  достоверности моделировани , устройство содержит со второго по п тый блоки пам ти, с первого по п тый мультиплексоры, оце- рационный вычислительный блок,блок 0 буферных элементов и блок св зи информационные выходы которого соединены с первыми информационными вхо- дами первого, третьего, четвертого и п того мультиплексоров, ин- д ормационные выходы которых соединены

   с Q

   5 0

   5

   0 с 0

   с управл ющими входами соотнетствую - щих блоков пам ти, первый управл ющий выход блока управлени  соединен с управл юп(ими входами с первого по п тьй мультиплексоров, информационные входы-выходы блока управлени  соединены с первыми информационными входами второго мультиплексора, .информационными входами четвертого и п того блоков пам ти и информационными выходами второго блока пам ти и бЛока буферных элементов, управл ющий вход которого соединен с вторым управл ющим выходом блока управлени , перва  группа управл ющих выходов блока управлени  соединена со вторыми информационными входами первого и с третьего по п тый мультиплексоров, втора  группа управл ющих выходов блока управлени  соединена с управл ющими входами второго блока пам ти,информационные входы -выходы блока св зи соединены с информационными выходами первого и с третьего по п тый блоков пам ти информационными входами второго блока пам ти и информационным входом блока буферных элементов и вторым информационным входом второго мультиплек- сорау информационный вькод которог о соединен с информационным входом третьего блока пам ти, управл ющие входы- выходы блока управлени  соединень с управл ющими входами-выходами блока св зи, входы-выходы синхронизации и обмена информацией с внешними устройствами блока св зи  вл ютс  соответствующими входами-вь одами устройства, информационные выходы, информационные входы и входы-выходы синхронизации операционного вычислительного блока соединены соответственно с информационными входами, выходами и входами- выходами синхронизации блока управлени .

   ф

   2ff

   за

   Фиг.2

   .З

   -

   €

   ; J)

   MX

   74

   t

   7J

   RG

   75

   RG 71

   С

   DC

   70

   -@b

   CT2

   I

   27

   55

   т

   69

   /f03. a,,

   Фиг. S

   77

   18

   n

   Гб