DE3688350T2

DE3688350T2 - Auf Rechner basierendes Instrumentsystem.

Info

Publication number: DE3688350T2
Application number: DE86306678T
Authority: DE
Inventors: Arnold M Frisch; Allen L Hollister; Larry L Hutchinson
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1985-09-17
Filing date: 1986-08-29
Publication date: 1993-12-16
Anticipated expiration: 2006-08-30
Also published as: EP0216533A3; EP0216533A2; DE3688350D1; EP0216533B1; JPS62111301A; US4707834A

Description

Diese Erfindung betrifft im allgemeinen rechnergestützte elektronische Instrumente und insbesondere ein Verfahren und eine Vorrichtung zum Steuern und Koordinieren des Betriebes mehrerer derartiger Instrumente.
In den letzten Jahren wurden elektronische Geräte auf Mikrocomputer-Basis zur Durchführung verschiedener Prüf-, Steuer-, Rechen- und anderer Funktionen gemäß gespeicherten Sätzen von Anweisungen entwickelt. Die Verwendung von Mikroprozessoren zum Beispiel bei Prüfinstrumenten ermöglicht eine Änderung von Instrumenteneinstellungen während Prüfungen ohne menschlichen Eingriff, wodurch Prüfverfahren beschleunigt werden, in welchen Instrumenteneinstellungen vielfach geändert werden müssen. Prüfinstrumente auf Mikrocomputer-Basis sehen im typischen Fall auch ein Speichern von erfaßten Prüfdaten in Speichern mit wahlfreiem Zugriff (RAMs) vor zur Manipulation und Anzeige nach Vollendung einer Prüfung, wodurch Bedienungspersonen von der Aufgabe der Überwachung von Datenanzeigen während der Prüfung und des Niederschreibens von Prüfungsergebnissen entbunden sind.
Viele Prüfungen, Berechnungen, Steuerfunktionen oder dergleichen von elektronischen Geräten erfordern die Verwendung von mehr als einem Instrument und es entstehen häufig Schwierigkeiten beim Koordinieren ihres Betriebes. Zum Beispiel wird häufig ein Digital/Analog-Wandler (DAC) geprüft, indem eine bekannte digitale Menge als Eingang an den DAC angelegt, der DAC-Ausgang abgetastet und digitalisiert und dann der digitalisierte Ausgang mit dem Eingang verglichen wird. Das Verfahren wird typischerweise für viele unterschiedliche Eingangsmengen wiederholt, um den DAC über seinen vollen Eingangsbereich zu prüfen. Die Verwendung eines Mustergenerators auf Mikrocomputer-Basis zum Erzeugen von Sequenzen von Eingängen und eines Digitalisiergerätes zum Abtasten und Speichern der resultierenden Sequenz von Ausgängen kann das Prüfverfahren beschleunigen, da die Bedienungsperson den Ausgang des Mustergenerators nicht verändern oder den Ausgang des Digitalisiergerätes nicht nach jeder Prüfung aufschreiben muß. Um jedoch die Geschwindigkeit des DAC zu prüfen, muß das Digitalisiergerät den Ausgang des Wandlers zu einer gewählten Zeit abtasten, nachdem sich der Eingang des Wandlers verändert hat. Daher muß der Betrieb des Mustergenerators und des Digitalisiergerätes synchronisiert sein. In der Vergangenheit war der Mustergenerator dazu ausgelegt, ein Triggersignal zu erzeugen, wenn er sein Ausgangsmuster verändert hatte, und dieses Triggersignal wurde durch eine geeignet eingestellte Zeitverzögerungsvorrichtung an das Digitalisiergerät angelegt, um eine Abtastung auszulösen. Das Digitalisiergerät ist dazu ausgelegt, ein weiteres Triggersignal zu erzeugen, wenn es das Abtasten und Digitalisieren des Wandlerausganges abgeschlossen hat. Dieses Triggersignal wird an den Mustergenerator angelegt, um die Erzeugung des nächsten Ausgangsmusters auszulösen.
Dieser traditionelle Ansatz zur Koordination des Betriebs von Prüfinstrumenten erfordert, daß die Instrumente durch vorübergehende Verdrahtung miteinander verbunden werden, unter Verwendung von Zeitgebern, Zählern und anderen logischen Vorrichtungen auf eine Weise, die von den Anforderungen der jeweiligen durchzuführenden Prüfung bestimmt werden. Eine solche vorübergehende Schnittstellenverbindung von Geräten ist häufig schwierig und nur unter hohem Zeitaufwand einzurichten, unansehnlich und unzuverlässig. Was daher erforderlich ist, ist eine Vorrichtung, welche eine präzise zeitliche Koordination des Betriebes vieler verschiedener rechnergestützten Prüfinstrumente oder anderer Geräte bei der Durchführung einer großen Vielzahl von Prüf-, Steuer-, Rechen- oder anderen Funktionen ohne das Erfordernis der Installation von maßgefertigt verbundenen Geräten und Verdrahtung ermöglicht, um den Instrumentenbetrieb zu koordinieren.
Bei einigen Verfahren, für die mehr als ein Instrument erforderlich ist, findet der Datentransfer zwischen den Instrumenten statt. Beispielsweise kann ein rechnergestütztes Prüfinstrument wiederholt Prüfdaten erfassen und an ein anderes Instrument übertragen, welches die Daten auf eine gewisse Art zur Steuerung einer Echtzeitfunktion verwendet, die mit dem Betrieb des ersten Instrumentes synchronisiert sein muß. Damit das auf diese Weise durchgeführt werden kann, ist es nicht nur erforderlich, daß der Betrieb der einzelnen Instrumente synchronisiert ist, sondern auch, daß die Daten schnell übertragen werden, um den Echtzeitbetrieb der Instrumente nicht zu behindern. Es wäre sinnvoll, eine Vorrichtung zu haben, welche nicht nur den Betrieb einzelner Instrumente synchronisiert, sondern auch einen Hochgeschwindigkeitsdatentransfer zwischen solchen Instrumenten durchführt.
Eines der bekannten Systeme ist unter anderem in der EP-A-0 067 496 (Lloyd) beschrieben, die ein automatisches Prüfsystem mit Prüfinstrumenten offenbart, welche durch Instrumentenprozessoren an einen Steuerprozessor gekoppelt sind. Der Prozessor segmentiert ein Prüfprogramm, fragt die Instrumente ab, um festzustellen, welches das Segment durchführen kann, und überträgt dann das Segment zur Durchführung an das Prüfinstrument. Der Steuerprozessor überträgt auch Schaltbefehle, so daß die Instrumente sich mit dem in Prüfung befindlichen Gerät unter Steuerung des Instrumentenprozessors anschließen können. Es ist jedoch keine Steuervorrichtung vorgesehen, um eine Synchronisierung und Interkommunikation zwischen den Instrumenten zu bewirken.
Ebenfalls bekannt ist das unter dem Titel "High speed instrumentation sequencing/triggering system" im IBM Technical Disclosure Bulletin, Band 28 Nr. 1, Juni 1985, Seiten 75-80, New York, Vereinigte Staaten von Amerika offenbarte System. Hierbei handelt es sich um ein Hochgeschwindigkeits-Instrumenten- Sequenzierungs-/-triggerungs-System (high speed instrumentation sequencing/triggering; HSIST) zur Steuerung der Verknüpfung von Instrumenten mit hoher Geschwindigkeit, um eine sequentielle Messung oder Prüfung durchzuführen. Die Instrumente werden von einem Rechner über eine Schnittstelle mit niedriger Geschwindigkeit (IEEE 488 oder RS 232) gesteuert und kommunizieren über einen HSIST-Bus, um einen sequentiellen Betrieb zu ermöglichen. Der Rechner lädt in jedes Instrument dessen Sequenzadresse und die Adresse für das nächste Instrument in der Sequenz. Im Betrieb ist jedes Instrument der Sequenz in Bereitschaft, bestätigt seine Adresse von dem HSIST-Bus, führt seine Task durch und überträgt die Adresse für das nächste Instrument der Sequenz auf den HSIST-Bus. Das letzte Instrument signalisiert dem Rechner, wenn die Sequenz vollständig ist. Leider hat dieses System kein zentrales Taktungssignal, keinen Takt, der die logische Sequenzierung steuert, keinen gleichzeitigen Rast-Schritt-Betrieb zwischen den Instrumenten oder eine Datenübertragung zwischen den Instrumenten.
Gemäß der vorliegenden Erfindung, wie sie in Anspruch 1 im Anschluß hieran ausgeführt ist, wird eine Vorrichtung zur Steuerung und Koordination der Operationen einer Vielzahl von Instrumenten bei der Durchführung eines ausgewählten Verfahrens zur Verfügung gestellt, wobei jedes Instrument so konfiguriert ist, daß es einen Teil des Verfahrens durch einen zugeordneten Rechner gemäß eines Satzes von Rechneranweisungen von einer Master-Steuerung durchführt, wobei die zugeordneten Rechner über einen ersten Bus, der Konfigurationsanweisungen von der Master-Steuerung an jeden Instrumentenrechner führt, und über einen zweiten Bus, der mit jedem Instrument parallel geschaltet ist, um Steuersignale zur Koordinierung des Betriebs der Instrumente zu führen, mit der Master-Steuerung verbunden sind, wobei die Vorrichtung durch eine Steuervorrichtung gekennzeichnet ist, welche mit den ersten und zweiten Bussen gekoppelt ist, um die Steuersignale zur Synchronisierung des Betriebes der Instrumente zu erzeugen.
Andere Aspekte und bevorzugte Merkmale der Erfindung sind in den abhängigen Ansprüchen ausgeführt.
Dementsprechend ist es eine Aufgabe der Erfindung, ein neues und verbessertes System zur Programmierung und Koordinierung des Betriebes von rechnergestützten Prüf-, Steuer- oder Rechengeräten und damit verbundenen Geräten bereitzustellen.
Der Gegenstand der vorliegenden Erfindung ist insbesondere in dem abschließenden Teil dieser Schrift hervorgehoben und im einzelnen beansprucht. Sowohl die Organisation als auch das Betriebsverfahren, zusammen mit ihren Vorteilen und Aufgaben, sind jedoch am besten anhand der nachfolgenden Beschreibung, in Verbindung mit den beigefügten Zeichnungen, verständlich, in denen gleiche Bezugszahlen gleiche Elemente kennzeichnen.

Beschreibung der Zeichnungen

Fig. 1 ist ein Blockschaltbild eines rechnergestützten Instrumentensystems gemäß der vorliegenden Erfindung;
Fig. 2 ist ein Schaltbild des physischen Layouts der Rückwand bzw. hinteren Ebene des Gehäuses des Instrumentensystems gemäß Fig. 1;
Fig. 3 ist ein Blockschaltbild eines typischen rechnergestützten Instrumentes gemäß Fig. 1;
Fig. 4 ist ein detaillierteres Blockschaltbild des Mikrocomputers und des Rechnerbus-Schnittstellenabschnittes des Instrumentes gemäß Fig. 3;
Fig. 5 ist ein schematisches Schaltbild des Protokollsignal- Schnittstellenabschnittes des Schaltbildes gemäß Fig. 3;
Fig. 6 ist ein schematisches Schaltbild des Schnittstellenabschnittes des Strobesignals der Schaltung gemäß Fig. 3;
Fig. 7 ist ein schematisches Schaltbild des Hochgeschwindigkeits-Datenbus-Schnittstellenabschnittes der Schaltung gemäß Fig. 3;
Fig. 8 ist ein Blockschaltbild der Trigger-, Taktungs- und Steuereinheit des Systems gemäß Fig. 1;
Fig. 9 ist ein kombiniertes Block- und schematisches Schaltbild des Protokollgenerators der Einheit gemäß Fig. 8;
Fig. 10 ist ein schematisches Schaltbild der Strobe-Operationen-Einheit der Schaltung gemäß Fig. 8;
Fig. 11 ist ein Blockschaltbild des rechnergestützten Instrumentensystems der vorliegenden Erfindung, welches zur Durchführung eines Beispiel-Prüfverfahrens ausgelegt ist;
Fig. 12 ist ein Flußdiagramm eines Programmes zur Steuerung des Betriebs der Master-Steuerung des Systems gemäß Fig. 11; und
Fig. 13 ist ein Flußdiagramm eines Programmes zur Steuerung des Betriebes von Mikrocomputern in den Instrumenten des Systems gemäß Fig. 11.

Detaillierte Beschreibung

In Fig. 1 ist in Blockschaltbildart eine Ausführungsform eines rechnergestützten Instrumentensystems 10 gemäß der vorliegenden Erfindung dargestellt, welches dazu ausgelegt ist, den Betrieb einer Vielzahl von rechnergestützten Instrumenten 12 zur Durchführung von Prüf-, Rechen- oder Steuerfunktionen zu koordinieren. In der bestimmten, gezeigten Ausführungsform ist das System 10 dazu ausgelegt, ausgewählte Instrumente 12 bei der Prüfung eines elektronischen Gerätes 14 zu koordinieren. Es versteht sich jedoch, daß in anderen Ausführungsformen der Erfindung eines oder alle der Instrumente 12 Steuerungen, Rechner, Array-Prozessoren oder andere rechnergestützte Geräte zur Durchführung anderer Funktionen als Prüffunktionen aufweisen können.
In der bestimmten Ausführungsform der Erfindung, wie sie in Fig. 1 gezeigt ist, werden Signale, die zwischen den Prüfinstrumenten 12 und dem in Prüfung befindlichen Gerät 14 übertragen werden, durch herkömmliche Signalaufbereitungsschaltungen 15 auf eine für die Anforderungen eines jeden Instrumentes geeignete Weise aufbereitet. Die Instrumente 12 können zum Beispiel Wellenformgeneratoren, Digitalisierer, logische Analysierer und dergleichen umfassen, welche zur Durchführung ausgewählter Prüffunktionen fähig sind, worin die Einstellung der Instrumenteneinstellungen, das Starten und Stoppen ausgewählter Prüfoperationen, die Speicherung und Manipulation erfaßter Daten etc. durch einen internen Mikrocomputer gemäß einem Satz von gespeicherten Anweisungen gesteuert werden.
Gemäß der vorliegenden Erfindung werden die Anweisungen für jedes solche Instrument 12 zunächst in einer Master-Steuerung 16 gespeichert, welche geeigneterweise ein Mikrocomputersystem der 68000-Reihe von Motorola umfaßt, welches den Rechnerbusaufbau nach VME-Standard verwendet, einschließlich eines Prozessors 18, eines Speichers mit wahlfreiem Zugriff (RAM) 20, einer Disk-Steuerung 22, einer Disk- oder anderen Massen- Speicher-Vorrichtung 24 und eines Terminals 25 zum Benutzerzugriff. Der Prozessor 18, RAM 20, die Disk-Steuerung 22 und das Terminal 25 sind alle über einen herkömmlichen Rechnerbus 23 miteinander verbunden, welcher Daten-, Adressen- und Steuerleitungen hat.
Die Instrumente 12 sind jeweils auf gedruckten Leiterplatten implementiert, welche zur Anordnung in parallelen Slots eines Gehäuses 27 mit einer Verdrahtung 29 auf der Rückwand, die die Slots miteinander verbindet, ausgelegt sind. Ein Teil der Verdrahtung 29 auf der Rückwand des Gehäuses weist eine Verlängerung 26 des Rechnerbusses 23 auf, der mit diesem über einen Busverlängerungspuffer 28 verbunden ist. Jedes Instrument 12 ist über Steckleisten auf der Instrumentenschaltungsplatte parallel mit dem Rechnerbus 26 verbunden, wenn das Instrument in einen Slot des Gehäuses eingesteckt ist, wodurch ein Kommunikationsweg zwischen dem internen Mikrocomputer eines jeden Instrumentes und der Master-Steuerung 16 erstellt wird.
Das System 10 weist weiterhin eine Trigger-, Taktungs- und Steuer-(TTC)-Einheit 32 auf, welche ebenfalls auf einer Schaltungsplatte implementiert ist, die in einem Slot des Gehäuses 27 angeordnet ist und von dem Rechnerbus 26 erreicht wird. Die Verdrahtung 29 auf der Rückwand des Gehäuses weist zusätzlich einen parallelen Steuerbus 36 auf, dessen Leitungen die TTC- Einheit 32 parallel mit jedem Instrument 12 schalten, und einen Kontroll-Verteiler-Bus (distributed control star bus) 38, dessen Leitungen die TTC-Einheit separat mit jedem Instrument 12 verbinden.
Der parallele Steuerbus 36 überträgt die folgenden Signale:
SYSCLOCK: Dies ist ein kontinuierliches Taktsignal mit 100 MHz, welches von der TTC-Einheit 32 erzeugt und an die Instrumente 12 übertragen wird, um den Betrieb eines jeden Instrumentes zu synchronisieren.
STOP/RECONFIG: Dieses Signal wird von der TTC-Einheit 32 gesetzt und an jedes Instrument 12 übertragen und gibt an, daß jedes Instrument das Instrument zur Durchführung einer weiteren Prüfsequenz vorbereiten kann, zum Beispiel durch Erfassung neuer Anweisungen von der Master-Steuerung 16 oder durch Verzweigung auf einen neuen Satz von Anweisungen, welche vorher von der Master-Steuerung erhalten wurden.
NOT READY: Jedes Instrument 12 setzt dieses Signal im Anschluß an den Empfang des STOP/RECONFIG-Signals und nimmt es dann wieder zurück, wenn das Instrument neu konfiguriert und zur Durchführung eines nächsten Prüfverfahrens gemäß seinen gespeicherten Anweisungen bereit ist.
START: Die TTC-Einheit überträgt dieses Signal an jedes Prüfinstrument 12, um ein Prüfverfahren auszulösen, nachdem sie festgestellt hatte, daß alle Instrumente das NOT READY-Signal zurückgenommen haben. Im Anschluß an den Empfang des START- Signals löst jedes Instrument 12 seinen zugewiesenen Teil des Prüfverfahrens auf der nächsten abfallenden Flanke des SYS- CLOCK-Signals aus. Dies gibt alle Instrumente zum Beginnen der Prüfverfahren zum gleichen Zeitpunkt frei.
BUSY: Jedes Instrument 12 setzt dieses Signal nach Empfang des START-Signals und setzt weiterhin das BUSY-Signal, bis es seinen Teil des Prüfverfahrens gemäß seinen gespeicherten Prüfanweisungen vollendet hat. Ist das BUSY-Signal von keinem Instrument mehr gesetzt, dann löst die TTC-Einheit 32 das STOP/RECONFIG-Signal aus.
ERROR: Dieses Signal kann von jedem Instrument 12 im Anschluß an das Feststellen eines Fehlers gesetzt werden, zum Beispiel in den von der Master-Steuerung erfaßten Daten oder im Verlauf der Durchführung eines Prüfverfahrens. Das Instrument nimmt später das ERROR-Signal im Anschluß an den Empfang des STOP/RECONFIG-Signals von der TTC-Einheit 32 zurück. Die TTC- Einheit 32 und jedes Instrument 12 können darauf programmiert sein, auf Fehlerbehandlungs-Unterprogramme abzuzweigen, wenn das STOP/RECONFIG-Signal gesetzt ist, während das ERROR-Signal gesetzt ist.
TRIG OUT: Jedes Instrument 12 kann dieses Signal an die TTC- Einheit 32 übertragen, wenn das Instrument ein ausgewähltes Triggerereignis im Verlauf der Durchführung einer Testfunktion entdeckt hat.
TRIG IN: Die TTC-Einheit 32 überträgt dieses Signal gemeinsam an alle Instrumente 12, um ein vorprogrammiertes Ansprechen in einem oder mehreren der Instrumente 12 im Verlauf der Durchführung eines Testverfahrens zu initiieren.
GATE1, GATE2: Diese Signale werden von der TTC-Einheit 32 an alle Instrumente 12 gemeinsam übertragen und können von jedem Instrument dazu verwendet werden, das TRIG OUT-Signal durchzulassen ("gating") oder das TRIG IN-Signal zu qualifizieren oder zu jedem anderen ausgewählten Zweck.
Der Sternbus 38 umfaßt Leitungen, die die folgenden Signale führen:
SAxx: Ein Instrument 12 kann so konfiguriert sein, daß es dieses Signal an die TTC-Einheit 32 überträgt, wenn es ein ausgewähltes Triggerereignis im Verlauf der Durchführung eines Testverfahrens entdeckt hat. (Die "xx" in der Signalbezeichnung stellen eine eindeutige zweistellige Zahl dar, die den Gehäuse-Slot des Instrumentes bezeichnet).
SBxx: Die TTC-Einheit 32 kann darauf programmiert werden, dieses Signal an das entsprechende Instrument 12 zu übertragen, um im Verlauf der Durchführung einer Testfunktion ein programmiertes Ansprechen in dem Instrument zu triggern.
Die Verdrahtung auf der Rückwand des Gehäuses 27 weist auch einen Hochgeschwindigkeits-Datenbus 40 auf, welcher alle Instrumenten-Slots miteinander verbindet, um einen Hochgeschwindigkeits-Datentransfer zwischen ausgewählten Instrumenten 12 zu ermöglichen. In der bevorzugten Ausführungsform der Erfindung ist der Hochgeschwindigkeits-Datenbus ein 32 Bit breiter, Emitter-gekoppelter logischer Bus und wird zum Transfer großer Speicheranordnungen oder zur Herstellung einer virtuellen Hardware-Verbindung zwischen Instrumenten verwendet, wodurch eine Echtzeit-Koordination der Instrumente ermöglicht wird, wenn ein Datentransfer zwischen den Instrumenten erforderlich ist. Die folgenden fünf zusätzlichen Signale werden von dem parallelen Bus 36 geführt, um die Taktung von Datenübertragungen auf dem Hochgeschwindigkeitsbus 40 zu steuern:
CKB, CKC, CKD: Ausgewählte Instrumente 12 können darauf programmiert sein, Daten auf dem Hochgeschwindigkeitsbus 40 während eines beliebigen von acht Zeitschlitzen zu übertragen oder zu empfangen. Die CKB-, CKC- und CKD-Signale, die von der TTC-Einheit 32 erzeugt werden, umfassen eine Drei-Bit-Zählung, die auf den Systemtakt synchronisiert ist, der den aktuellen Zeitschlitz des Hochgeschwindigkeitsdatenbusses angibt.
CKA: Dies ist ein Rechteckwellentaktsignal mit 50 MHz, das von der TTC-Einheit 32 bei Setzen des START-Signals erzeugt wird und bestehenbleibt, bis das STOP-Signal gesetzt wird. Jedes übertragende Instrument 12 überwacht das CKA-Taktsignal und wenn der CKA-Impuls hoch ist, überträgt es ein Datenwort auf den Hochgeschwindigkeitsbus 40 in seinem zugewiesenen Zeitschlitz im Anschluß an die nächste Hinterflanke des SYSCLK- Signals.
WRITE: Jedes übertragende Instrument 12 setzt dieses Signal, um einem empfangenden Instrument anzuzeigen, daß es gegenwärtig Daten auf dem Hochgeschwindigkeitsbus 40 überträgt.
Wie in Fig. 2 zu sehen ist, ist die Leiterplatte eines jeden Instrumentes 12 durch drei Verbinder P1, P3 und P4 mit der Verdrahtung auf der Rückwand des Gehäuses 27 verbunden. Verbinder P1 verbindet das Instrument 12 mit dem Rechnerbus 26, Verbinder P3 verbindet das Instrument mit dem Hochgeschwindigkeitsdatenbus 40 und Verbinder P4 verbindet das Instrument mit dem parallelen Steuerbus 36 und mit dem Sternbus 38. Die Rückwand hat Verbindungs-Slots, die von LS0 bis S11 durchnumeriert sind und Instrumentenplatinen können in jeden Slot außer Slot S0 eingesetzt werden. Slot S0 ist für die TTC- Einheit 32 reserviert. Die TTC-Einheit 32 hat auch drei Verbinder P1, P3 und P4, aber während P1 die TTC-Einheit mit dem Rechnerbus 26 und P4 die Einheit mit dem parallelen Steuerbus 36 verbindet, verbindet Verbinder P3 die TTC-Einheit mit den Leitungen des Sternbusses 38 von jedem der P4-Verbinder der Instrumenten-Slots S4-S11. Außerdem sind die Sternbusleitungen von den Verbindern P4 der Slots S1-S3 durch Reservestifte ("spare pins") auf Verbinder P4 der TTC-Einheit mit der TTC-Einheit verbunden. Die TTC-Einheit 32 greift nicht auf den Hochgeschwindigkeitsdatenbus 40 zu.
In den folgenden Tabellen sind die Stiftanordnungen für die Rückwand-Verbinder P1, P3 und P4 für die Instrumentenplatinen und die Platine der TTC-Einheit aufgeführt. Die VME-Bus- Signale, die auf dem P1-Verbinder geführt werden, sind im Stand der Technik wohlbekannt und daher hierin nicht weiter detailliert ausgeführt. Die auf den Verbindern P3 und P4 geführten Signale werden nachstehend beschrieben. TABELLE I P1-VERBINDER-PINOUT PIN/STIFT REIHE A REIHE B REICHE C TABELLE II P3 VERBINDER PINOUT FÜR DIE TTC-EINHEIT PIN REHE A REIHE B REIHE C TABELLE III P4 VERBINDER PINOUT FÜR DIE TTC-EINHEIT PIN REHE A REIHE B REIHE C TABELLE IV P3 VERBINDER PINOUT FÜR DIE INSTRUUMENTE PIN REHE A REIHE B REIHE C TABELLE V P4 VERBINDER PINOUT FÜR DIE INSTRUMENTE PIN REHE A REIHE B REIHE C
Wie in Fig. 3 gezeigt, weist ein typisches Instrument 12 aus Fig. 1, das in Blockschaltbildform dargestellt ist, einen Instrumentenabschnitt 45 auf zum Durchführen der Testfunktion des Instrumentes und einen Mikrocomputer 48 einschließlich eines Mikroprozessors, Speichers, I/O-Ports (Eingang/Ausgang- Ports) und zugehöriger Hardware zur Steuerung des Betriebes des Instrumentenabschnittes 45 gemäß gespeicherten Anweisungen. Der Mikrocomputer 48 kommuniziert mit dem Instrumentenabschnitt 45 über einen Mikrocomputerbus 47. Der Instrumentenabschnitt 45 weist auch Anschlüsse 51 zum Verbinden von Prüfleitungen mit dem in Prüfung befindlichen Gerät 14 über die Signalaufbereitungsschaltungen 15 aus Fig. 1, Anschlüsse 53 zum Verbinden der Eingangs- und Ausgangstrigger-, Gate-, Start- und Stop-Signalleitungen und Anschlüsse 55 auf zum Ein- oder Ausgeben von Testdaten an einen Hochgeschwindigkeits- Datenbus. Viele rechnergestützte Instrumente mit Instrumentenabschnitten 45 und Mikrocomputern 49 wie in Fig. 3 sind im Stand der Technik bekannt, gemäß der vorliegenden Erfindung jedoch sind solche Instrumente aus dem Stand der Technik auf einer Schaltungsplatine zur Befestigung in den Slots im Gehäuse des Systems, wie oben beschrieben, implementiert und sind mit einer Systemschnittstelleneinheit 30 versehen, um das Instrument zur Verwendung innerhalb des rechnergestützten Instrumentensystems gemäß der vorliegenden Erfindung anzupassen.
Die Schnittstelleneinheit 30 weist einen Abschnitt 50 zur Bereitstellung einer Schnittstelle zwischen dem Mikrocomputerbus 47 und dem Rechnerbus 26 auf. Die Einheit 30 umfaßt auch eine Protokollschnittstelle, einen Abschnitt 52 zur Bereitstellung einer Schnittstelle zwischen dem Instrument und den Leitungen des parallelen Steuerbusses 36, der die STOP/RECONFIG-, START-, ERROR-, BUSY- und NOT READY-Systemprotokollsignale trägt. Der Protokollsignal-Schnittstellenabschnitt 52 hat auch Vorkehrungen, um das SYSCLOCK-Signal zu puffern und von der TTC an den Instrumentenabschnitt 45 weiterzuleiten und einen fakultativen STOP-Signaleingang von dem Instrumentenabschnitt 45 zu überwachen, der angibt, wann der Prüfbetrieb vollendet ist.
Die Schnittstelleneinheit 30 weist auch einen Strobe-Signal- Schnittstellenabschnitt 54 auf, um ein oder mehrere Triggersignale von dem Instrumentenabschnitt 45 zu erfassen und ausgewählte Triggersignale auf entweder der STAR 1 (SAXX)- oder TRIG OUT-Signalleitung an die TTC-Einheit über den Sternbus 38 oder den parallelen Bus 36 weiterzuleiten. Der Strobe-Signal- Schnittstellenabschnitt 54 empfängt auch die GATE 1- und GATE 2-Signale von dem Steuerbus 36 und leitet sie an den Instrumentenabschnitt 45 weiter. Der Strobe-Signal-Schnittstellenabschnitt 54 ist weiterhin dazu ausgelegt, die TRIG IN- und STAR 2 (SBXX)-Signale von der TTC-Einheit 32 zu puffern und auf Triggereingänge des Instrumentenabschnittes 45 zu multiplexen.
Die Schnittstelleneinheit 30 weist weiterhin einen Hochgeschwindigkeitsbus-Schnittstellenabschnitt 56 zum Empfang der CKA-, CKB-, CKC- und CKD-Signale von der TTC-Einheit 32 zum Übertragen des WRITE-Signals an die TTC-Einheit über den Steuerbus 36 und zur Schnittstellenschaltung der Daten-I/O-Anschlüsse 55 des Instrumentenabschnittes auf den Hochgeschwindigkeitsdatenbus 40 über Verbinder P3 auf. Der Mikrocomputer 48 kommuniziert mit der Protokollsignal-Schnittstelleneinheit 52, der Strobe-Signal-Schnittstelleneinheit 54 und der Hochgeschwindigkeitsbus-Schnittstelleneinheit 56 über den parallelen Mikrocomputerport 49.
Die Mastersteuerung 16 aus Fig. 1 kommuniziert mit dem Mikrocomputer 48 eines jeden Instrumentes über den Rechnerbus 26 unter Verwendung von Datentransfers und Unterbrechungen im Speicherdirektzugriff ("Direct Memory Access", DMA). Wie in Fig. 4 zu sehen ist, sind der Mikrocomputer 48 und der Steuerbus-Schnittstellenabschnitt 50 aus Fig. 3 im detaillierterer Blockschaltbildform dargestellt. Der Steuerbus-Schnittstellenabschnitt 50, einschließlich eines Buspuffers, eines Adressenerkenners, Unterbrechers und einer Arbitrationsschaltung, ist dazu ausgelegt, eine geeignete Schnittstellenverbindung für DMA-Datentransfers zwischen dem Mikrocomputer 48 und der Mastersteuerung bereitzustellen. Eine solche Schnittstellenschaltung hängt von den Erfordernissen des bestimmten Rechnerbusses 26 ab. Für den VME-Bus ist die Schnittstellenschaltung 50 wohlbekannt und hierin nicht weiter ausgeführt. Der Mikrocomputer 48 weist einen Mikroprozessor 60, geeigneterweise ein Motorola-Modell 68010, einen ROM 62, einen RAM 64 und einen parallelen Port 49 auf. Der Mikroprozessor 60, ROM 62, RAM 64, Port 49 und Rechner-Schnittstellenabschnitt 50 sind alle über den Bus 47 über Daten-, Adressen- und Steuerleitungen miteinander verbunden. Der Bus 47 wird auch an den Instrumentenabschnitt 45 geführt.
Wie in Fig. 5 gezeigt ist, enthält der Protokoll-Signal- Schnittstellenabschnitt 52 aus Fig. 3, der in schematischer Diagrammform dargestellt ist, Puffer 70, 72 und 74 zum Empfang jeweils der SYSCLK-, STOP/RECONFIG- und START-Signale von der TTC-Einheit 32 zusammen mit den UND-Gattern 76, 78 und 80 zur Ausgabe jeweils der ERROR-, BUSY- und NOT READY-Signale an die TTC-Einheit über den parallelen Steuerbus. Der STOP/RECONFIG- Signalausgang von Puffer 72 wird an die Takteingänge von zwei Flipflops 82 und 84 des D-Typs angelegt. Ein logischer Pegel "1" (hoch) wird an den D-Eingang von Flipflop 84 angelegt, während der Q-Ausgang an den Mikrocomputer 48 aus Fig. 3 geführt und der -Q-Ausgang an einen invertierenden Eingang des UND-Gatters 80 angelegt wird. Ein Signal vom Mikrocomputer 48 wird auch an einen weiteren invertierenden Eingang des UND- Gatters 80 angelegt. Wenn die TTC-Einheit 32 den STOP/RE- CONFIG-Befehl auslöst, dann wird das Flipflop 84 gesetzt und sein -Q-Ausgang setzt den Ausgang des UND-Gatters 80 hoch, um das NOT READY-Signal zu setzen. Wenn der Mikroprozessor 48 den hohen Q-Ausgang des Flipflops 84 erfaßt, dann bereitet er das Instrument 12 darauf vor, ein weiteres Prüfverfahren gemäß Anweisungen von der Mastersteuerung 16 durchzuführen. Nachdem das Instrument für das neue Test- bzw. Prüfverfahren rekonfiguriert ist, überträgt der Mikrocomputer 48 einen Impuls an den Löscheingang des Flipflops 84, der das Flipflop zurückstellt. Ist das Instrument nicht an einem bestimmten Test beteiligt, dann kann der Mikroprozessor das NOT READY-Signal abschalten, indem er seinen Eingang an das UND-Gatter 80 anlegt.
Das UND-Gatter 76 treibt die ERROR-Steuerleitung von Bus 36 und wird wiederum von einem fehleranzeigenden Signal von Mikrocomputer 48 angesteuert. Der Mikrocomputer 48 kann darauf programmiert sein, ein fehleranzeigendes Signal im Anschluß an die Erfassung eines Fehlers in den Anweisungen von der Mastersteuerung oder eines Fehlers, der im Verlauf der Durchführung eines Testverfahrens auftritt, zu erzeugen. Das ERROR-Signal wird auf dem Steuerbus an alle Instrumente geführt und wird an den D-Eingang des Flipflops 82 angelegt. Der Q-Ausgang des Flipflops 82 wird an den Mikroprozessor 48 übertragen. Wenn die TTC-Einheit das STOP-RECONFIG-Signal auslöst, während das ERROR-Signal auf dem Steuerbus hoch ist, dann wird das Flipflop 82 gesetzt und sein Q-Ausgang zeigt dem Mikrocomputer 48 an, daß er gemäß vorher gespeicherten Anweisungen eine geeignete Maßnahme zum Umgang mit dem Fehler treffen soll. Dieses Merkmal ermöglicht, daß das Instrument selektiv darauf programmiert werden kann, einen alternativen Aktionsablauf durchzuführen, wenn bei der Durchführung der vorherigen Testsequenz ein Fehler von einem oder mehreren Instrumenten entdeckt wird. Zum Beispiel kann das Instrument 12 darauf programmiert sein, die vorherige Testsequenz zu wiederholen, anstatt ein neues Testverfahren durchzuführen. Das Flipflop 82 wird ebenfalls von dem Löschsignal für den Mikrocomputer zurückgesetzt.
Das STOP/RECONFIG-Signal und ein internes STOP-Signal von dem Instrumentenabschnitt 45 werden als Eingänge an ein NOR-Gatter 86 angelegt und der Ausgang des NOR-Gatters wird an einen invertierenden K-Eingang eines JK-Flipflops 88 angelegt. Das START-Signal von der TTC, das vom Puffer 74 invertiert wird, wird an einen invertierenden J-Eingang des Flipflops 88 angelegt. Der Q-Ausgang des Flipflops 88 wird als Eingang an den Mikrocomputer 48 und an das Instrument 12 angelegt, während der -Q-Ausgang des Flipflops 88 einen invertierten Eingang des UND-Gatters 78 treibt, um das BUSY-Signal zu erzeugen. Das Flipflop 88 wird von dem SYSCLK-Signalausgang des Puffers 70 getaktet und von dem Löschsignal des Mikroprozessors zurückgesetzt. Wenn die TTC-Einheit das START-Signal setzt, dann wird das Flipflop 88 auf der abfallenden Flanke des nächsten SYSCLK-Impulses gesetzt und der -Q-Ausgang davon setzt das UND-Gatter 78 hoch, um seinen BUSY-Signalausgang einzuschalten. Der Q-Ausgang des Flipflops 88 löst den Betrieb des Instrumentes aus und gibt dem Mikrocomputer 48 an, daß die Testsequenz gerade abläuft. Wenn entweder das STOP/RECONFIG- Signal oder das interne STOP-Signal von dem Instrument gesetzt sind, dann wird das Flipflop 88 auf der Hinterflanke des nächsten SYSCLK-Impulses durch das erhaltene Signal des NOR-Gatters 86 zurückgesetzt, wodurch der BUSY-Signalausgang des UND- Gatters 78 niedrig wird. Ein Signal von dem Mikrocomputer 48 treibt einen zweiten invertierten Eingang des UND-Gatters 78, um das BUSY-Signal abzuschalten, wenn das Instrument sich nicht in Gebrauch befindet.
Der START-Signalausgang des Puffers 74 wird auch als ein Takteingang an ein weiteres Flipflop 90 des D-Typs angelegt und eine logische "1" wird an den D-Eingang des Flipflops geführt. Der Q-Ausgang des Flipflops 90 wird als Eingang an den parallelen Port des Mikrocomputers 48 angelegt. Wenn der Q-Ausgang des Flipflops 90 hoch wird, was anzeigt, daß das START-Signal ausgegeben wurde, beginnt der Mikrocomputer mit der Ausführung von Testanweisungen.
Die Strobe-Signal-Schnittstelleneinheit 54 aus Fig. 3 ist dazu ausgelegt, die Triggersignalein- und -ausgangsanforderungen für eine große Vielzahl von Instrumenten 12 bei der Durchführung vieler verschiedener Testverfahren anzupassen. Fig. 6 ist ein schematisches Diagramm einer typischen derartigen Schnittstelleneinheit 54.
Triggerleitungen von mehreren Triggerquellen in dem Instrumentenabschnitt 45 aus Fig. 3 werden gemeinsam als Eingänge an ein Paar von N bis 1 Multiplexer 92 und 94 angelegt, deren Schaltzustände durch Signale des Mikrocomputers 48 aus Fig. 3 gesteuert werden. Der Ausgang des Multiplexers 92 wird als Eingang an ein ODER-Gatter 96 angelegt, das das differentielle SAXX-Signal erzeugt, welches auf dem Sternbus zur TTC-Einheit geleitet wird. Der Ausgang des Multiplexers 94 wird an ein ODER-Gatter 98 angelegt, das einen differentiellen Ausgang erzeugt, dessen eine Leitung einen invertierten Eingang eines UND-Gatters 99 treibt und dessen andere Leitung einen invertierten Eingang eines weiteren UND-Gatters 100 treibt. Die Ausgänge der UND-Gatter 99 und 100 umfassen das differentielle TRIG OUT-Signal an die TTC-Einheit. Die Ausgänge der UND-Gatter 99 und 100 können durch ein Signal abgeschaltet werden, das von dem Mikrocomputer 48 aus Fig. 3 an andere invertierende Eingänge der Gatter angelegt wird, wenn das Instrument sich nicht in Gebrauch befindet.
Das GATE 1-Signal wird als Eingang an einen differentiellen Puffer 102 angelegt, der das Signal an den Instrumentenabschnitt 45 des Instrumentes weiterleitet. Ähnlich werden das SBxx-Signal von der TTC-Einheit, das auf dem Sternbus geführt wird und das TRIG IN-Signal von der TTC-Einheit, das auf dem parallelen Steuerbus geführt wird, von anderen Puffern 105 und 107 gepuffert und an den Instrumentenabschnitt 45 als Triggereingänge an diesen übertragen.
Wie in Fig. 7 zu sehen ist, enthält der Hochgeschwindigkeits- Datenbus-Schnittstellenabschnitt 56, der in schematischer Diagrammform dargestellt ist, einen Dreizustands-Puffer 110 zum Übertragen von Daten von dem Instrumentenabschnitt 45 aus Fig. 3 an den Hochgeschwindigkeits-Datenbus 40 und einen weiteren Dreizustands-Puffer 118 zum Übertragen von Daten von dem Hochgeschwindigkeits-Datenbus an den Instrumentenabschnitt über einen Latch 120. Die CKB-, CKC- CKD-Taktsignale von der TTC-Einheit werden an einen A-Eingang eines A=B-Komparators 103 angelegt, während Referenzdaten, die von dem Mikroprozessor 48 aus Fig. 3 bereitgestellt werden, von einem Latch 104 an einen B-Eingang des Komparators angelegt werden. Der invertierte Ausgang des Komparators (der hoch ist, wenn der A- Eingang nicht gleich dem B-Eingang ist) wird an den D-Eingang eines Flipflops 106 des D-Typs angelegt, dessen Q-Ausgang an einen invertierenden Eingang eines ODER-Gatters 108 angelegt wird. Der Ausgang des ODER-Gatters 108 umfaßt das WRITE-Signal, das auf dem Steuerbus an die anderen Instrumente in dem System übertragen wird. Das CKA-Signal der TTC-Einheit taktet den Betrieb des Flipflops 106. Der Betrieb des Komparators 103 wird von einem Signal des Q-Ausgangs eines Flipflops 112 des D-Typs freigegeben, dessen D-Eingang durch ein Signal des Mikrocomputers 48 getrieben wird. Das Flipflop 112 wird von einem DATA READY-Signal von dem Instrumentenabschnitt 45 aus Fig. 3 getaktet, wenn es zum Übertragen von Daten bereit ist. Wenn der D-Eingang an das Flipflop 112 von dem Mikrocomputer hoch gehalten wird, dann setzt das Flipflop 112, wodurch es den Komparator 103 freigibt. Wenn die CKB-CKD-Signale dem im Latch 104 gespeicherten Referenzsignal entsprechen, dann wird der D-eingang an Flipflop 106 niedrig gesetzt, was das Flipflop 106 bei Auftreten des nächsten CKA-Impulses zurücksetzt, wodurch der WRITE-Signalausang des ODER-Gatters 108 hoch gesetzt wird. Der -Q-Ausgang des Flipflops 106 treibt den Steuereingang des Puffers 110, was bewirkt, daß die Daten auf den Hochgeschwindigkeits-Datenbus gesetzt werden. Wenn die CKB-CKD-Signale am Ende des aktuellen SYSCLK-Zyklus inkrementieren, dann wird der Ausgang von Komparator 103 hoch gesetzt und er setzt das Flipflop 106 und schaltet das WRITE-Signal und den Puffer 110 ab.
Die CKB-CKD-Signale werden auch an den A-Eingang eines weiteren A=B-Komparators 114 angelegt, während die SLOT-Referenzdaten des Mikroprozessors 48 aus Fig. 3 in einem weiteren Latch 116 gespeichert und als B-Eingang an den Komparator 114 angelegt werden. Der Komparator 114 wird von dem WRITE-Signal freigegeben. Der Ausgang des Komparators 114 treibt den Steuereingang des Puffers 118 zur Übertragung von Daten, die auf dem Hochgeschwindigkeitsbus 40 von einem anderen Instrument an den Latch 120 geführt werden. Der Ausgang von Komparator 114 umfaßt auch einen Eingang eines UND-Gatters 119, während das CKA-Signal einen weiteren Eingang umfaßt. Der Ausgang von UND-Gatter 119 taktet den Eingang von Latch 120. Wenn der Slot des aktuellen Hochgeschwindigkeitsbusses den Referenzdaten im Latch 116 entspricht, dann schaltet der Komparator 114 den Puffer 118 ein, um die gegenwärtig auf dem Bus 118 befindlichen Daten an den Latch 120 zu legen. Beim nächsten CKA-Impuls wird der Latch 120 zur Eingabe freigegeben, so daß die Daten darin gespeichert und an den Instrumentenabschnitt 45 des Instrumentes übertragen werden. Der Ausgang von Gatter 119 wird auch an den Instrumentenabschnitt übertragen, um anzuzeigen, daß gültige Daten gerade an diesen übertragen werden.
Wie in Fig. 8 gezeigt, umfaßt die TTC-Einheit 32 aus Fig. 1, die in Blockdiagrammform dargestellt ist, einen Verbinder P1 zum Verbinden der TTC-Einheit mit dem Rechnerbus 26, einen Verbinder P3 zum Verbinden der TTC-Einheit mit Abschnitten des Sternbusses 38 und einen Verbinder P4 zum Verbinden der TTC- Einheit mit dem parallelen Steuerbus 36 und mit den verbleibenden Abschnitten des Sternbusses. Ein Buspuffer 120, ähnlich dem Puffer 28 der Mastersteuerung 16, leitet den Rechnerbus über die Rückwand des Gehäuses an die Instrumente 12 weiter und auch an einen Rechnerbus-Schnittstellenabschnitt 122 der TTC-Einheit, die für einen Datenfluß zwischen der Mastersteuerung 16 und einem Strobeoperationen-Abschnitt 124 und einem Protokollgenerator 126 der TTC-Einheit 32 sorgt. Die TTC-Einheit weist auch einen Generator zum Erzeugen des 50 MHz SYSCLK-Signals auf, das über den Verbinder P4 an die Instrumente und auch an den Protokollgenerator übertragen wird.
Der Protokollgenerator 126 empfängt die BUSY-, NOT READY- und ERROR-Signale von den Instrumenten und überträgt die START-, STOP/RECONFIG-, CKA-, CKB-, CKC- und CKD-Signale über den Verbinder 4 und den Steuerbus 36 an die Instrumente. Der Strobeoperationen-Abschnitt 124 empfängt die SAxx- und TRIG OUT-Signale von den Instrumenten über den Sternbus 38 und den parallelen Steuerbus 36 und überträgt die SBxx- und TRIG IN- Signale über dieselben Busse an die Instrumente.
Wie in Fig. 9 zu sehen ist, enthält der Protokollgenerator 126 aus Fig. 8, der in kombinierter Block- und schematischer Diagrammform dargestellt ist, einen programmierbaren Zähler 132 mit einem Vier-Bit-Ausgang, wobei jedes Bit als ein Eingang an einen separaten der Puffer 134, 136, 138 und 140 angelegt wird, deren Ausgänge jeweils die CKA-, CKB-, CKC- und CKD- Signale aufweisen. Der Zähler zählt die von dem Taktgenerator 130 aus Fig. 8 erzeugten SYSCLK-Impulse, wenn er von einem Signal von der Mastersteuerung 16 (MC) 120 aus Fig. 1 freigegeben ist. Beim ersten SYSCLK-Impuls nach der Freigabe setzt ein anderer Ausgang des Zählers den START-Signalausgang eines anderen Puffers 142 für einen Taktzyklus hoch. Beim ersten SYSCLK-Impuls, nachdem die Mastersteuerung das Freigabesignal an den Zähler 132 beendet hat, treibt der verbleibende Ausgang das STOP/RECONFIG-Ausgangssignal eines weiteren differentiellen Puffers 144 für einen Taktzyklus hoch. Vor Beginn einer Testsequenz kann die Mastersteuerung die Zählgrenze des Zähler von 000 bis zu 111 (binär) setzen, indem geeignete Zählgrenzendaten in ein Register in dem Zähler gesetzt werden. Wenn es zum Beispiel während der nächsten Testsequenz zwei konkurrierende Verwendungen für den Hochgeschwindigkeitsbus gibt, dann kann die Zählgrenze auf 001 gesetzt werden, so daß die CKB- CKD-Datenleitungen zwischen einem 000- und einem 001-Muster alternieren, wodurch sie zwei separate Zeitschlitze für den Datenfluß auf dem Hochgeschwindigkeitsbus angeben. Eine Gesamtzahl von acht verschiedenen Hochgeschwindigkeitsdatenübertragungen zwischen ausgewählten Instrumenten in dem System können festgesetzt werden, indem die Zählgrenze im Zähler 132 auf 111 gesetzt wird. Die bei jeder Hochgeschwindigkeitsdatenübertragung beteiligten Instrumente werden so programmiert, daß sie Daten nur während eines zugewiesenen Zeitschlitzes, wie er von dem Zustand der CKB-CKD-Signale angezeigt wird, übertragen oder empfangen.
Der Protokollgenerator 126 umfaßt auch einen Satz von drei Puffern 143, 145 und 146 zum Empfangen jeweils der differentiellen BUSY-, NOT-READY- und ERROR-Signale und zum Ausgeben eines logisch äquivalenten nicht-differentiellen Signals. Der BUSY-Signalausgang des Puffers 143 wird an einen Takteingang eines Flipflops 148 des D-Typs angelegt, während das NOT- READY-Ausgangssignal des Flipflops 145 an einen Takteingang eines anderen Flipflops 150 des D-Typs angelegt wird. Eine Quelle einer logischen "1" treibt den D-Eingang beider Flipflops, so daß die Flipflops setzen, wenn die BUSY- oder NOT- READY-Signaleingänge momentan hoch sind. Die Q-Ausgänge der Flipflops 148 und 150 und die BUSY-, NOT-READY- und ERROR- Signalausgänge der Puffer 143, 145 und 146 sind alle über eine Pufferschaltung 152 mit der Mastersteuerung verbunden. Die Q- Ausgänge der Flipflops 148 und 150 sind auch mit den Eingängen eines ODER-Gatters 154 verbunden, dessen Ausgang einen Busunterbrechungseingang an die Mastersteuerung anlegt. Wenn das BUSY-Signal niedrig ist, was anzeigt, daß alle Instrumente ihre Aufgaben während der aktuellen Testsequenz vollendet haben, oder wenn das NOT-READY-Signal niedrig ist, was anzeigt, daß alle Instrumente zur Durchführung der nächsten Testsequenz bereit sind, dann wird der Interrupt-Signalausgang des ODER-Gatters 154 hoch gesetzt. Danach liest die Mastersteuerung den Datenausgang des Puffers 152, um die Ursache des Interrupts und den aktuellen Zustand der BUSY-, NOT-READY- und ERROR-Signale zu bestimmen und setzt dann die Flipflops 148 und 150 über eine mit deren Rücksetzeingängen verbundene Steuerleitung zurück.
In Fig. 10 ist gezeigt, daß der Strobeoperationen-Abschnitt 124 aus Fig. 8, dargestellt in schematischer Diagrammform, einen Satz von fünfzehn Puffern 158 aufweist, die so geschaltet sind, daß sie die elf SAxx-Ausgangssignale, die den elf Instrumentenslots auf der Rückwand des Systems zugeordnet sind, das einzelne TRIG-OUT-Signal von der Rückwand, zwei externe Triggersignaleingänge EXTERN 1 UND EXTERN 2 und ein intern generiertes DELAY DONE-Signal (nachstehend beschrieben) empfangen. Die Ausgangssignale der Puffer 158 treiben separate Eingänge eines jeden von dreizehn 16·1 Multiplexern 160. Der Ausgang eines jeden Multiplexers 160 ist mit dem Eingang eines separaten von dreizehn differentiellen Puffern 162 verbunden und der Ausgang eines jeden Puffers 162 treibt ein separates der elf SBxx-Signale des Sternbusses oder treibt eines der GATE 1- oder GATE 2-Signale des Steuerbusses. Der Schaltzustand eines jeden Multiplexers 160 wird durch Signale von der Mastersteuerung gesteuert. Somit ermöglicht der Strobeoperationen-Abschnitt 124 der TTC-Einheit 32, daß jedes beliebige ausgewählte der SBxx- oder GATE 1- oder -2-Signale an die Instrumente 12 von jedem beliebigen ausgewählten der SAxx- oder der TRIG-OUT-Signale von den Instrumenten, von einem der zwei externen Triggersignaleingänge oder von dem DELAY-DONE- Signal getrieben werden kann.
Die Ausgänge der Puffer 158 werden auch als Eingänge an einen Satz von vier anderen 16·1 Multiplexern 164, 166, 168 und 170 angelegt, deren Schaltzustände ebenfalls von der Mastersteuerung gesteuert werden. Das SYSCLK-Signal erstellt einen weiteren Eingang an den Multiplexer 168, während ein TRIG MON- Signal, welches das von einem Puffer 172 gepufferte TRIG-IN- Signal umfaßt, einen weiteren Eingang an den Multiplexer 164 erstellt. Der Ausgang des Multiplexers 164 umfaßt einen externen Ausgang des Testsystems, der zur Überwachung des Zustandes eines der STAR 1-, TRIG-IN-, TRIG-OUT-, DELAY-DONE-Signale oder externer Triggerquellen verwendbar ist. Der Ausgang von Multiplexer 166 wird zusammen mit einem Steuersignal der Mastersteuerung als ein Eingang an ein Exklusives-ODER-Gatter 174 angelegt. Der Ausgang des Exklusives-ODER-Gatter 174 treibt den Takteingang eines Flipflops 176 des D-Typs, der von Signalen von der Mastersteuerung gesetzt oder gelöscht werden kann. Eine logische "1" wird an den D-Eingang von Flipflop 176 angelegt. Der Q-Ausgang von Flipflop 176 treibt einen freigebenden Eingang eines programmierbaren Verzögerungs-/Teiledurch-N-Zählers 178, wobei N eine ganze Zahl ist, die durch Signale von der Mastersteuerung bestimmt wird. Der Zähler 178 zählt Ausgangsimpulse von dem Multiplexer 168. Der Ausgang von Zähler 178 umfaßt das DELAY-DONE-Signal, das als ein Eingang an die Multiplexer 162 angelegt wird und auch als ein Eingang an einen 2·1 Multiplexer 180 sowie an den D-Eingang eines weiteren Flipflops 182 des D-Typs angelegt wird. Der Q-Ausgang von Flipflop 182 ist mit einem anderen Eingang von Multiplexer 180 verbunden.
Der Ausgang von Multiplexer 170 treibt einen Eingang eines anderen Exklusives-ODER-Gatters 184, während ein Signal von der Mastersteuerung einen weiteren Eingang des Exklusives- ODER-Gatters treibt. Der Ausgang des Exklusives-ODER-Gatters wird an den Takteingang von Flipflop 182 angelegt. Der Schaltzustand des Multiplexers 180 wird durch ein Signal der Mastersteuerung gesteuert. Die jeweiligen Ausgänge des Multiplexers 180 und Multiplexers 170 werden an die Eingänge eines UND- Gatters 186 gelegt, welches das TRIG-IN-Signal erzeugt.
Die Schaltung aus Fig. 10 ermöglicht, daß das TRIG-IN-Signal auf eine variable Art und Weise gesetzt werden kann. Das TRIG- IN-Signal wird gesetzt, wenn beide Eingänge des UND-Gatters 186 (die Ausgänge der Multiplexer 170 und 180) hoch sind. Da der Ausgang von Multiplexer 170 ein beliebiger ausgewählter der Eingangstriggersignale der Puffer 158 ist, wird das TRIG- IN-Signal bei Auftreten eines ausgewählten dieser Eingangstriggersignale gesetzt, vorausgesetzt, das UND-Gatter 186 ist von dem Ausgang des Multiplexers 180 freigegeben. Der Ausgang des Multiplexers 180 kann in einer Vielzahl von Umständen hoch gesetzt werden. In einem Schaltzustand wird der Ausgang des Multiplexers 180 direkt von dem Ausgang des Zählers 178 gesteuert. Der Zähler 178 zählt das Auftreten eines ausgewählten der Trigger- oder SYSCLK-Eingänge an den Multiplexer 168. Daher kann das TRIG-IN-Signal beim ersten Auftreten eines ausgewählten Triggereingangssignals nach N-fachem Auftreten eines zweiten (oder desselben) ausgewählten Eingangssignals gesetzt werden. Das Gatter 174 und das Flipflop 176 steuern die Zählfreigabe von Zähler 178. Somit kann das Zählen des zweiten Triggersignals so programmiert werden, daß es erst nach Setzen des ausgewählten Triggersignals des Multiplexers 166 beginnt. Der Zustand des Mastersteuerungseinganges an das Exklusives-ODER-Gatter 174 bestimmt, ob die ansteigende oder abfallende Flanke des Triggersignals das Flipflop 176 taktet. Der Zähler 178 kann auch dazu verwendet werden, dem DELAY- DONE-Triggersignal eine ausgewählte Anzahl von SYSCLK-Impulsen zuzuweisen, nachdem der Zähler von einem Triggersignal über den Multiplexer 166 freigegeben worden ist. Das DELAY-DONE- Signal kann dann ein ausgewähltes TRIG-IN-, STAR 1- oder GATE- Signal auslösen, indem es die Multiplexer 160 oder 170 geeignet schaltet.
Der TRIG-IN-Ausgang des UND-Gatters 186 kann auch von dem Q- Ausgang des Flipflops 182 über den Multiplexer 180 gemäß dem ausgewählten Schaltzustand des Multiplexers 180 freigegeben werden. Das Flipflop 182 kann gesetzt werden, wenn es von dem Ausgang des Exklusives-ODER-Gatters 184 getaktet wird, vorausgesetzt, der Ausgang des Zählers 178 ist hoch. Der Ausgang des Exklusives-ODER-Gatters geht in Abhängigkeit von dem Zustand des Steuersignals der Mastersteuerung, das an das Exklusives- ODER-Gatter 184 angelegt ist, auf der ansteigenden oder der abfallenden Flanke des Ausgangssignals vom Multiplexer 170 hoch und wird durch den Ausgang des Zählers 178 weiter qualifiziert.
Somit ermöglicht der Strobeoperationen-Abschnitt 124 aus Fig. 10, daß die TRIG-IN-, SBxx- und GATE-Signale auf flexible Art und Weise gemäß ausgewählten Kombinationen von Eingangs-TRIG- OUT-, SAxx-, externen Trigger- und SYSCLK-Signalereignissen gesetzt werden können, wobei solche Kombinationen von Software durch Daten aus der Mastersteuerung der TTC-Einheit 32 auswählbar sind. Die Flexibilität der Triggersignallogik und -routing, wie sie von dem Strobeoperationen-Abschnitt bereitgestellt wird, und die Verwendung der Stern- und der parallelen Triggerbusse, die die Instrumente 12 mit der TTC-Einheit 32 verbinden, ermöglicht es, daß ausgewählte Instrumente eine breite Vielzahl von Tests durchführen, ohne daß für jeden Test extra angepaßte Triggersignalzwischenverbindungen erforderlich sind.
Wie in Fig. 11 zu sehen ist, wird der Betrieb des rechnergestützten Instrumentensystems gemäß der vorliegenden Erfindung durch ein Beispiel eines Testverfahrens veranschaulicht, worin eine Mustergenerator-/Worterkennungsvorrichtung (PG/WR) 200 und eine Digitalisiervorrichtung 202 konzertiert betrieben werden, um das Leistungsverhalten eines im Test befindlichen Gerätes 14 zu testen, in diesem Fall eines Digital/Analog- Wandlers (DAC) 204. Die PG/WR-Vorrichtung, die Digitalisiervorrichtung und die TTC-Einheit 32 sind durch die hintere Ebene bzw. Rückwand 29 des Systems miteinander verbunden, welche den parallelen Steuerbus 36, den Sternbus 38, den Rechnerbus 26 und den Hochgeschwindigkeitsdatenbus 40 wie oben beschrieben aufweist. Der Rechnerbus 26 ist auch mit der Systemsteuerung 16 verbunden. Der Test umfaßt das Anlegen einer Sequenz von Datenmustern an den Eingang des DAC 204 und dann, nach einer ausgewählten Ansprechzeit im Anschluß an das Anlegen eines Datenmusters an den DAC, das Vergleichen des digitalisierten Ausgangs des DAC mit dem erwarteten Ausgang, um die Genauigkeit des DAC-Betriebs innerhalb einer vorgesehenen Ansprechzeit zu bestimmen.
Fig. 12 ist ein Flußdiagramm eines Programmes zum Betreiben der Mastersteuerung 16 aus Fig. 11 zur Durchführung des beispielhaften Testverfahrens. Beginnend in Block 300 verläuft der Programmfluß zu Block 302, wo die TTC-Einheit einen Befehl zur Ausgabe des STOP/RECONFIG-Signals an die Instrumente erhält, was die Instrumente dazu veranlaßt, das NOT-READY- Signal zu setzen und sich zur Annahme von Anweisungen für den nächsten Test bereit zu machen. Dann werden in Block 304 Testanweisungen über den Rechnerbus an jedes Instrument übertragen, wobei die Weiterleitung des geeigneten Triggersignals in der TTC-Einheit gesetzt und der Betrieb des Hochgeschwindigkeits-Datentaktes für die geeignete Anzahl von Zeitschlitzen eingestellt wird. Als nächstes wartet in Block 306 die Mastersteuerung, bis die TTC-Einheit feststellt, daß die Instrumente das NOT-READY-Signal zurückgenommen haben, was anzeigt, daß sie sich nach den Anweisungen von der Mastersteuerung rekonfiguriert haben und zur Durchführung des Tests bereit sind.
In Block 308 überprüft dann die Mastersteuerung, um festzustellen, ob die TTC-Einheit ein Fehlersignal von einem der Instrumente erfaßt hat, das vielleicht einen Fehler in den Set-Up-Anweisungen angibt. Wenn ein Fehlersignal erfaßt wurde, dann geht das Programm weiter zu Block 310, wo eine geeignete Maßnahme ergriffen wird, zum Beispiel das Anzeigen einer Fehlerhinweisnachricht. Das Programm kehrt dann zu Block 302 zurück, wo die TTC-Einheit wieder einen Befehl zur Wiederholung des STOP/RECONFIG-Signals erhält. In der Zwischenzeit haben die Instrumente das Fehlersignal gelöscht und bereiten sich darauf vor, neue Anweisungen zu empfangen. Wenn das ERROR-Signal nicht von einem Instrument gesetzt ist, dann geht der Programmfluß von Block 308 zu Block 311, wo die Mastersteuerung den Zähler 132 von Fig. 9 freigibt, der den START an die Instrumente überträgt, was die Instrumente dazu veranlaßt, das Testverfahren zu beginnen und das BUSY-Signal zu setzen.
Als nächstes wartet in Block 312 die Mastersteuerung, bis die TTC-Einheit das Ende des BUSY-Signals erfaßt, was anzeigt, daß die Instrumente das Testverfahren abgeschlossen haben. Es wird dann auf Block 302 zurückgegangen, wo der Zählausgang von Zähler 132 der TTC-Einheit abgeschaltet wird, zu welchem Zeitpunkt der Zähler dann das STOP/RECONFIG-Signal setzt, was bewirkt, daß die Instrumente sich auf einen weiteren Test vorbereiten.
Der Betrieb des Mikrocomputers 48 in jedem Instrument kann gemäß dem Flußdiagramm von Fig. 13 programmiert werden. Beginnend in Block 316 wird das Programm auf Block 318 gerichtet, wo das Instrument auf das STOP/RECONFIG-Signal von der TTC- Einheit wartet. Bei Empfang des STOP/RECONFIG-Signals setzt die Schnittstellen-Hardware in jedem Instrument das NOT-READY- Signal, welches von dem Mikrocomputer in jedem Instrument erfaßt wird. Das Verfahren geht dann zu Block 322, wo der Mikrocomputer auf Anweisungen von der Mastersteuerung wartet. Dann setzt in Block 324 der Mikrocomputer in jedem Instrument die Betriebsparameter des Instrumentes gemäß den empfangenen Anweisungen. Als nächstes wird in Block 326, wenn die Anweisungen einen Fehler enthalten, der Programmfluß auf Block 328 gerichtet, wo das ERROR-Signal gesetzt wird. Das Programm geht dann weiter zu Block 330. Wenn kein Fehler entdeckt wird, geht der Programmfluß direkt von Block 326 zu Block 330.
In Block 330 wird das NOT-READY-Signal zurückgenommen und dann wartet in Block 332 der Mikroprozessor, bis er ein STOP/RECON- FIG- oder ein START-Signal empfängt. Das STOP/RECONFIG-Signal wird geschickt, wenn eines der Instrumente das ERROR-Signal in Block 328 ausgelöst hat. In diesem Fall kehrt das Programm von Block 334 zurück zu Block 322 und der Mikrocomputer wartet auf weitere Anweisungen von der Mastersteuerung. Wenn kein ERROR- Signal auftrat, dann veranlaßt die Mastersteuerung die TTC- Einheit dazu, das START-Signal zu setzen, was bewirkt, daß das Instrument den Test bei Auftreten des nächsten SYSCLK-Signals beginnt. In einem solchen Fall setzt die Instrumentschnittstellenhardware das BUSY-Signal und das Programm verläuft von Block 334 zu Block 336, wo der Mikroprozessor diejenigen Funktionen durchführt, welche während der Prüfung erforderlich sein können. Wenn der Mikroprozessor feststellt, daß das Testverfahren abgeschlossen ist, nimmt er das BUSY-Signal in Block 340 zurück. Als nächstes wartet in Block 342 der Mikroprozessor, bis die TTC-Einheit das STOP/RECONFIG-Signal setzt.
Wenn der Mikroprozessor während der Durchführung des Tests ein ERROR-Signal entdeckt hat, dann wird der Programmfluß von Block 346 auf Block 348 gerichtet, wo das ERROR-Signal gesetzt wird, und dann auf Block 350, wo der Mikroprozessor das NOT- READY-Signal setzt und auf Fehleranweisungen von der Mastersteuerung wartet. Bei Empfang der Fehleranweisungen geht das Programm weiter zu Block 352, wo das NOT-READY-Signal zurückgenommen wird. Wenn jedoch kein Fehler entdeckt worden ist, geht die Prozedur direkt von Block 346 zu Block 354. In Block 354 wartet der Mikrocomputer auf ein START-Signal oder ein STOP/RECONFIG-Signal. Bei Empfang eines START-Signals wird in Block 356 der Fluß auf Block 360 gerichtet, wo die Schnittstellenhardware das BUSY-Signal setzt und der Mikroprozessor die ERROR-Handhabungsroutine durchführt, die von der Mastersteuerung in Block 350 geschickt wurde. Wenn die Routine abgearbeitet ist, dann wird in Block 362 das BUSY-Signal zurückgenommen und der Programmfluß kehrt zu Block 318 zurück. Wenn kein Fehler in Block 346 entdeckt worden ist, wird die Mastersteuerung ein STOP/RECONFIG-Signal in Block 354 auslösen und Block 356 wird das Programm zurück auf Block 322 richten, wo der Prozessor auf weitere Anweisungen von der Mastersteuerung zur Durchführungen einer nächsten Testsequenz wartet.
Das rechnergestützte Instrumentensystem gemäß der vorliegenden Erfindungen stellt somit eine permanente Verbindung einer Vielzahl von Instrumenten miteinander über gemeinsame Verdrahtung auf der (Gehäuse)rückwand, um einen Programmzugriff auf jedes Instrument zu haben, sowie flexible Trigger-, Taktungs-, Steuer- und Hochgeschwindigkeits-Datenbus-Verbindungen zwischen den Instrumenten zur Verfügung. Diese Verdrahtung auf der Rückwand ermöglicht, daß die Instrumente zur Durchführung verschiedener Aspekte eines ausgewählten Verfahrens von einem gemeinsamen Eingangsanschluß programmiert werden können, ermöglicht weiter eine enge Synchronisation des Betriebs der einzelnen Instrumente bei der Durchführung des Verfahrens und einen Hochgeschwindigkeits-Datentransfer zwischen den Instrumenten im Verlauf eines solchen Verfahrens.

Claims

1. Eine Vorrichtung (10) zum Steuern und Koordinieren der Operationen einer Vielzahl von Instrumenten (12) bei der Durchführung eines ausgewählten Verfahrens, wobei jedes Instrument so konfiguriert ist, daß es einen Teil des Verfahrens durch einen zugehörigen Rechner (48) gemäß einem Satz von Rechneranweisungen von einer Führungs- (Master)-steuerung (16) durchführt, wobei die zugehörigen Rechner über einen ersten Bus (26) mit der Führungssteuerung und miteinander verbunden sind, wobei dieser Bus (26) Konfigurationsanweisungen von der Führungssteuerung an jeden Instrumentenrechner anlegt, und über einen zweiten Bus (36) miteinander verbunden sind, der mit jedem Instrument parallel geschaltet ist, um Steuersignale zur Koordination des Betriebes der Instrumente anzulegen, wobei die Vorrichtung gekennzeichnet ist durch eine Steuervorrichtung (32), die mit den ersten und zweiten Bussen gekoppelt ist, um die Steuersignale zur Synchronisierung des Betriebes der Instrumente zu erzeugen.

2. Vorrichtung gemäß Anspruch 1, worin die Steuersignale ein Stop/Rekonfigurier-Signal enthalten, das angibt, wann der zugehörige Rechner das Instrument zur Durchführung seines Teiles des Verfahrens gemäß den Anweisungen rekonfigurieren soll.

3. Vorrichtung gemäß Anspruch 2, worin die Steuersignale ein Signal enthalten, welches im Anschluß an den Empfang des Stop/Rekonfigurier-Signals von jedem Instrument kontinuierlich gesetzt wird, bis das Instrument gemäß den Anweisungen konfiguriert ist.

4. Vorrichtung gemäß Anspruch 1, worin die Steuersignale ein Signal zum Takten der Durchführung des Verfahrens durch jedes Instrument enthalten.

5. Vorrichtung gemäß Anspruch 1, worin die Steuersignale ein Signal zum Starten der Durchführung des Verfahrens durch jedes Instrument enthalten.

6. Vorrichtung gemäß Anspruch 1, worin die Steuersignale ein Besetzt-Signal enthalten, das von jedem Instrument gesetzt wird, wenn das Instrument gerade seinen Teil des Verfahrens durchführt.

7. Vorrichtung gemäß Anspruch 1, weiterhin umfassend einen dritten Bus (40), der parallel mit jedem Instrument geschaltet ist, um eine Hochgeschwindigkeits-Datenkommunikation zwischen den Instrumenten bereitzustellen.

8. Vorrichtung gemäß Anspruch 7, worin die Steuersignale Signale zur Entscheidung über einen Abgleich von Daten auf dem dritten Bus durch die Instrumente umfassen.

9. Vorrichtung gemäß Anspruch 1, worin die Steuersignale umfassen:

ein Stop/Rekonfigurier-Signal, das angibt, wann der zugehörige Rechner das Instrument zur Durchführung seines Teiles des Verfahrens gemäß den Anweisungen konfigurieren soll;

ein Nicht-Bereit-Signal, das kontinuierlich von jedem Instrument im Anschluß an den Empfang des Stop/Rekonfigurier-Signales gesetzt wird, bis das Instrument gemäß den Anweisungen konfiguriert ist;

ein Signal zum Takten des Betriebes eines jeden Instrumentes;

ein Signal zum Beginnen der Durchführung des Verfahrens durch jedes Instrument; und

ein Besetzt-Signal, das von jedem Instrument gesetzt wird, wenn das Instrument gerade seinen Teil des Verfahrens durchführt.

10. Vorrichtung gemäß Anspruch 1, umfassend einen dritten Bus (38), der separat zwischen jedem Instrument und der Steuervorrichtung geschaltet ist, um Triggersignale zu den Instrumenten hin und von diesen weg zu leiten.

11. Vorrichtung gemäß Anspruch 10, worin die Steuervorrichtung von einem gewählten der Instrumente ein erstes Triggersignal auf dem dritten Bus empfängt und als Antwort auf das erste Triggersignalein zweites Triggersignal auf dem dritten Bus an die Instrumente überträgt.

12. Vorrichtung gemäß Anspruch 1, weiterhin umfassend ein Chassis (27) mit einer Vorrichtung zur Befestigung eines jeden Instrumentes als Instrumentenschalttafel und mit einem Satz von Rückwandverbindern (29) zum Verbinden der Instrumentenschalttafeln miteinander, wenn diese in dem Chassis angeordnet sind, wobei die Rückwandverbinder die ersten und zweiten Busse einschließen.

13. Vorrichtung gemäß Anspruch 12, worin die Rückwandverbinder weiterhin einen dritten Bus einschließen, dessen Leitungen separat zwischen jedem Instrument und der Steuervorrichtung verbunden sind, wobei eine der Leitungen ein Triggersignal von dem Instrument zu der Steuervorrichtung führt und eine andere der Leitungen ein Triggersignal von der Steuervorrichtung an das Instrument legt.

14. Vorrichtung gemäß Anspruch 13, worin die Steuersignale umfassen:

ein Signal, das kontinuierlich von jedem Instrument im Anschluß an das Stop/Rekonfigurier-Signal gesetzt wird, bis das Instrument gemäß den Anweisungen konfiguriert ist;

ein Signal zum Takten des Betriebes eines jeden Instrumentes;

15. Vorrichtung gemäß Anspruch 14, weiterhin umfassend einen vierten Bus (40), der die Instrumente miteinander verbindet, um zwischen diesen eine Hochgeschwindigkeits- Datenkommunikation bereitzustellen.