DE60125112T2

DE60125112T2 - PCI-Arbiter mit unter Spannung stellbarer Steuerungsunterstützung

Info

Publication number: DE60125112T2
Application number: DE60125112T
Authority: DE
Inventors: Sujith K. San Jose Arramreddy
Original assignee: Broadcom Corp
Current assignee: Broadcom Corp
Priority date: 2000-08-10
Filing date: 2001-08-09
Publication date: 2007-07-12
Anticipated expiration: 2021-08-10
Also published as: EP1187033A2; US7076591B2; EP1187033A3; EP1187033B1; DE60125112D1; US6772263B1; US20040268002A1

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft einen Hot Plug-Controller, und insbesondere einen Hot Plug-Controller, der ohne eine entsprechende Last auf dem PCI-Bus eine Hot Plug-Fähigkeit für einen Erweiterungsschlitz oder Erweiterungssteckplatz auf einem PCI-Bus zur Verfügung stellt.
Beschreibung des einschlägigen Standes der Technik
Ein Peripheral Component Interconnect (PCI)-Bus ist ein Industriestandard-Erweiterungsbus, der viele der Informationen und Signale eines Computersystems überträgt. Angesichts der Miniaturisierung von Computersystemen, die zu Notebooks und Palm-Computern führt, wurden Erweiterungskarten geschaffen, um Speicherplatz und/oder Eingabe/Ausgabe-Vorrichtungen zum Erweitern der Funktionalität der Systeme zur Verfügung zu stellen. Der Ausdruck "PCI Hot Plug" bezieht sich auf den Vorgang des Einsetzens, Entfernens oder Auswechselns der PCI-Erweiterungskarten in einem Computersystem, ohne das System ausschalten zu müssen.
Die zur Implementierung des PCI Hot Plug erforderliche Logik umfasst einen Hot Plug-Controller zusätzlich zu einer Anzahl von diskreten Komponenten. Diese Komponenten umfassen typischerweise Busschalter zum Isolieren der Erweiterungskarten von dem PCI-Bus, einen Leistungs-Controller, und zugeordnete Feldeffekttransistoren (FETs) zum Steuern der Leistungszufuhr zu den Erweiterungskarten, sowie lichtemittierende Dioden (LEDs) zum Anzeigen des Zustands der Erweiterungskarten. Eine der Funktionen des Hot Plug-Controllers ist es, die Aktivität des PCI-Busses während des Einsetzens, Entfernens oder Auswechselns einer Erweiterungskarte zu überwachen und zu steuern.
1 veranschaulicht ein typisches Hot Plug-Bussystem 100 mit einem PCI-Bus 104, zwei Erweiterungskarten 102A und 102B, die mit dem PCI-Bus 104 über die Schlitze 103A bzw. 103B verbunden sind, und einen Hot Plug-Controller 101, der mit den Schlitzen 103 wie auch mit dem PCI-Bus 104 über einen Bus 108 gekoppelt ist.
Der Hot Plug-Controller 101 steuert eine Anzahl von kritischen Operationen im Zusammenhang mit den Schlitzen 103A und 103B über Verbinder 105A bzw. 105B. Konkret gesprochen steuert in jeder Gruppe von Verbindern 105 ein Verbinder die Leistung, und der andere Verbinder steuert PCI-Bussignale. Somit kann der Hot Plug-Controller 101 unter Verwendung der Verbinder 105A beispielsweise die Leistung und die PCI-Bussignale für den Schlitz 103A und die zugeordnete Erweiterungskarte 102A steuern. Die Verbinder 105 enthalten typischerweise Busschalter (d.h. Transfergatter), die durch FETs implementiert sind. Wenn ein FET eingeschaltet ist, arbeitet er ähnlich wie ein 5 Ω-Widerstand. Wenn ein FET abgeschaltet ist, arbeitet er jedoch ähnlich wie ein 1 MΩ-Widerstand.
Auf diese Weise kann der Hot Plug-Controller 101 einen individuellen Schlitz 103 (und somit dessen zugeordnete Erweiterungskarte 102) von dem PCI-Bus 104 isolieren und kann die Energiezufuhr zu jeder Karte 102 während des Einsetzens, Entfernens oder Auswechselns abschalten. Ferner stellt der Hot Plug-Controller 101 die Einschalt- und Ausschaltsequenzen für die Erweiterungskarten 102 zur Verfügung, um die elektrischen Anforderungen des PCI-Busses 104 zu erfüllen. Der Hot Plug-Controller 101 stellt auch zusätzliche Signale für die Erweiterungskarten 102 zur Verfügung. Obgleich nur das Rücksetzsignal PRST gezeigt ist, werden auch andere Signale zur Verfügung gestellt, die dem Fachmann allgemein bekannt sind. Beispielhafte Signale sind im Detail in "PCI Hot-Plug Application & Design" von Alan Goodrum, S. 31–37, herausgegeben von Annabooks 1998, beschrieben, worauf hiermit vollinhaltlich Bezug genommen wird. Schließlich erzeugt der Hot Plug-Controller 101 einen Zustandsindikator 106 (der Schlitz eingeschaltet oder Schlitz ausgeschaltet angibt) sowie einen Aufmerksamkeitsindikator 107 (der ein vorgegebenes Farb- oder Blinklicht zur Verfügung stellt), um die Aufmerksamkeit eines Anwenders auf einen bestimmten Schlitz 103 zu lenken (wobei angezeigt wird, dass eine Karte eingesetzt wurde oder der Schlitz für einen Austausch bereit ist).
Es wird angemerkt, dass der Hot Plug-Controller 101 von Software gesteuert wird (die vorliegend nicht im Detail beschrieben wird, aber dem Fachmann auf diesem Gebiet allgemein bekannt ist). Auf diese Weise kann ein Anwender einer standardmäßigen Peripherievorrichtung eines Computersystems wie etwa einer Tastatur Aufforderungen zur Verfügung stellen, und die entsprechende Aufforderung wird in Software übersetzt, die dann an den Hot Plug-Controller 101 geliefert wird.
Hot Plug-Controller, die zusammen mit einem Arbiter und einem PCI-Bus betrieben werden, sind in der Schrift des Standes der Technik EP 1 011 050 beschrieben.
Die PCI Hot Plug-Spezifikation unterstützt drei verschiedene Typen von Operationen: Hot Add (Einstecken unter Spannung), Hot Remove/Delete (Entfernen/Löschen unter Spannung), und Hot Swap (Austausch unter Spannung). Um in einem typischen Computersystem die eingangs beschriebenen Operationen zur Verfügung zu stellen, überwacht der Hot Plug-Controller 101 den PCI-Bus 104. Ein typischer Hot Plug-Controller 101 überwacht diese Signale direkt über den Bus 108 und stellt dadurch eine elektrische Last auf dem PCI-Bus 104 zur Verfügung.
Die PCI-Bus-Spezifikation definiert zehn (10) elektrische Lasten als Maximalgrenze, wenn der PCI-Bus 104 mit 33 MHz arbeitet, und fünf (5) Lasten bei 66 MHz. Jeder Schlitz 103 wird als zwei Lasten gezählt (eine erste Last für die Erweiterungskarte 102 und eine zweite Last für die Verbinder 105). Ferner ist bei einem typischen PCI-Bus mindestens ein Master (im Nachfolgenden ausführlicher erläutert) mit dem PCI-Bus 104 verbunden. Daher kann das System 100 bei 66 MHz keine Hot Plug-Fähigkeit zur Verfügung stellen, weil die maximale Anzahl von Lasten überschritten würde. Da elektrische Lasten auf einem PCI-Bus wertvoll sind, ergibt sich ein Bedarf nach einem System und einem Verfahren zum Verringern der Lasten auf dem Bus, um dadurch eine Hot Plug-Fähigkeit mit maximaler Geschwindigkeit zu ermöglichen und die Funktionalität des Systems zu erhöhen.
ZUSAMMENFASSUNG DER ERFINDUNG
Gemäß der vorliegenden Erfindung weist ein Hot Plug-System einen PCI-Bus, eine Erweiterungskarte, einen Schlitz oder Steckplatz zum Aufnehmen der Erweiterungskarte, und einen direkt mit der Erweiterungskarte und dem Schlitz, aber nur indirekt mit dem PCI-Bus verbundenen Hot Plug-Controller auf.
Die vorliegende Erfindung verwendet einen verbesserten Arbiter zum Überwachen und Steuern des PCI-Busses an Stelle des Hot Plug-Controllers, so dass es möglich wird, den Hot Plug-Controller von dem PCI-Bus abzukoppeln und eine kritische Last auf den PCI-Bus zu verringern. Da der Hot Plug-Controller keine Überwachungs- und Steuerfunktionen auf dem PCI-Bus mehr erfüllen muss, kann die Logik in dem Hot Plug-Controller beträchtlich vereinfacht werden. Der Hot Plug-Controller der vorliegenden Erfindung behält jedoch immer noch direkte Kontrolle über die Erweiterungsschlitze und die zugeordneten Erweiterungskarten. Bei einer Ausführungsform ist der verbesserte Arbiter mit Hot Plug-Fähigkeit mit einer Bridge auf einem Chipsatz ausgeführt.
KURZBESCHREIBUNG DER ZEICHNUNG
1 veranschaulicht ein Blockdiagramm eines PCI Hot Plug-Bussystems des Standes der Technik.
2 veranschaulicht ein Blockdiagramm eines Computersystems gemäß der vorliegenden Erfindung.
3A veranschaulicht ein Ablaufdiagramm einer Hot Swap-Operation, die in einer PCI Hot Plug-Spezifikation unterstützt wird.
3B veranschaulicht ein Zeitdiagramm einer Aufforderungsbewilligungssequenz gemäß einer Ausführungsform der Erfindung.
4 veranschaulicht ein Blockdiagramm eines anderen Computersystems gemäß der vorliegenden Erfindung.
5 veranschaulicht ein Blockdiagramm von mehreren Hot Plug-Controllern auf einem gemeinsamen Chip in Verbindung mit mehreren PCI-Bussen.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Um eine präzise Übertragung von Informationen in einem Computersystem zu gewährleisten, weist ein Entwurf für einen PCI-Bus einen Buscontroller – auch als Arbiter bezeichnet – zum Steuern von Bustransfers auf. Eine Vorrichtung, welche die Kontrolle über den Bus übernimmt, um ihren eigenen Transfer zu verwalten, wird als "Master" bezeichnet, während eine Vorrichtung, die Daten von dem Master empfängt, als "Zielvorrichtung" ("target") bezeichnet wird. Der Arbiter bestimmt, wel cher Master die Kontrolle über den Bus übernehmen kann, sowie die Zeitdauer dieser Kontrolle.
In einem typischen Computersystem sind ein mit dem Mikroprozessor verbundener Lokalbus und mindestens ein PCI-Bus über eine Bridge mit einander verbunden. Diese Bridge, die auf einer ASIC oder auf einem Chipsatz ausgeführt ist, konvertiert Datenformate und Protokolle nach Bedarf automatisch für einen präzisen Datentransfer. Um die Anzahl von Erweiterngskarten zu erhöhen, die mit dem System verbunden sind, wodurch dessen Funktionalität beträchtlich erhöht wird, können auch mehrere PCI-Busse unter Verwendung von einer oder mehr Bridges unter einander verbunden werden. In der PCI-Architektur können maximal 256 PCI-Busse auf einem einzelnen Computersystem unter einander verbunden sein.
2 veranschaulicht ein Computersystem 200 gemäß der vorliegenden Erfindung. Das System 200 weist eine Schnittstelle 212 auf, die den PCI-Bus 104 überwacht und steuert. Konkret gesprochen weist die Schnittstelle 212 einen verbesserten Arbiter 210 auf, der bei Autorisierung durch einen Mikroprozessor 204 über einen Lokalbus 212 und eine Bridge 213 den PCI-Bus 104 über die Bridge 213 überwacht und steuert. Der verbesserte Arbiter 210 kommuniziert über einen Bus 209 mit einem Hot Plug-Controller 201. Es wird angemerkt, dass der Hot Plug-Controller 201 die Schlitze 103 und die Erweiterungskarten 102 auf eine herkömmliche Weise steuert (siehe 1) und daher vorliegend nicht ausführlich beschrieben wird.
Der Bus 209 weist ein Aufforderungs- und Bewilligungspaar auf, die entweder dediziert oder nicht dediziert sind, wobei andere Master (nicht gezeigt) das Paar verwendet können, falls es nicht dediziert ist. Bei einem PCI-Entwurf der vorliegenden Erfindung umfasst die Arbitration die folgenden Schritte. Der Hot Plug-Controller 201 aktiviert wie ein typischer Master ein Aufforderungssignal (REQ, wenn er die Steuerung des PCI-Busses 104 übernehmen will. Es wird angemerkt, dass diese Aufforderung typischerweise von einem Endanwender ausgelöst wird, der ein Aufforderungssignal über eine Peripherievorrichtung (nicht gezeigt) an das Computersystem 200 liefert, die dann in einen Softwarebefehl übersetzt wird, der an den Hot Plug-Controller 201 geliefert wird.
Typischerweise besitzt jeder mit einem PCI-Bus gekoppelte Master seine eigenen dedizierten REQ (Aufforderungs)- und GNT (Bewilligungs)-Leitungen, die mit einem Arbiter gekoppelt sind. Der Arbiter bestimmt dann, welcher Master das Besitzrecht über den PCI-Bus erhalten soll, und aktiviert die GNT-Leitung, die diesem Master zugeordnet ist.
Die vorliegende Erfindung beseitigt auf vorteilhafte Weise die Notwendigkeit, dass der Hot Plug-Controller 201 wie ein typischer Master den PCI-Bus 104 direkt überwacht und steuert, wodurch eine kritische Last auf den PCI-Bus 104 verringert wird. Angesichts dieser reduzierten Funktionalität braucht der Hot Plug-Controller 201 die Logik zum Durchführen dieser Überwachungs- und Steuerfunktionen nicht mehr zu beinhalten. Stattdessen stellt der verbesserte Arbiter 210 gemäß der vorliegenden Erfindung die Überwachungs- und Steuerfunktionen an Stelle des Hot Plug-Controllers 201 zur Verfügung.
Es wird angemerkt, dass ein Endanwender die PCI-Bus-Schnittstelle an einem standardmäßigen Hot Plug-Controller (1) sperren und diesen Controller mit dem verbesserten Arbiter 210 verwenden könnte, um eine Hot Plug-Fähigkeit zur Verfügung zu stellen. Auf diese Weise können standardmäßige Hot Plug-Controller, bei denen es zwischen Herstellern beträchtliche Unterschiede gibt, gemäß der vorliegenden Erfindung immer noch verwendet werden.
Die Schnittstelle 212, welche die Bridge 213 und den verbesserten Arbiter 210 aufweist, stellt nur eine Last auf den PCI-Bus 104 dar. Auf diese Weise ermöglicht die vorliegende Erfindung eine Hot Plug-Fähigkeit auf dem PCI-Bus mit hohen Geschwindigkeiten wie etwa 66 MHz und stellt immer noch eine erhöhte Systemfunktionalität über die Erweiterungsschlitze 103A/103B und die zugeordneten Erweiterungskarten 102A/102B zur Verfügung.
3A veranschaulicht ein Ablaufdiagramm 300 einer generischen Sequenz von Kommunikationen zwischen einem Hot Plug-Controller und einem verbesserten Arbiter der vorliegenden Erfindung. Um den PCI-Bus zu steuern, aktiviert der Hot Plug-Controller in Schritt 301 eine Aufforderung an den verbesserten Arbiter. Nach dem Abtasten der Aufforderung bestimmt der verbesserte Arbiter in Schritt 302, ob der PCI-Bus für die Hot Plug-Operation bereit ist. Falls der PCI-Bus für die Hot Plug-Operation nicht bereit ist, tritt der Hot Plug-Controller in eine Schleife 302A ein, bis der PCI-Bus bereit ist. Zu diesem Zeitpunkt aktiviert der verbesserte Arbiter in Schritt 303 die Bewilligung für den Hot Plug-Controller und lässt dadurch zu, dass eine Hot Plug-Operation beginnt.
Zusätzlich zum Überwachen von Aufforderungssignalen von dem Hot Plug-Controller und Aktivieren von Bewilligungssignalen an den Hot Plug-Controller treibt der Arbiter der vorliegenden Erfindung in Schritt 304 auch die Signale, welche die Vorrichtung konfigurieren, die hotplugged wird (d.h. die Erweiterungskarten). Beispielhafte Signale, darunter REQ64#, PCIXCAP, M66EN und DEVSEL#, werden zum Konfigurieren der Geschwindigkeit und Breite des PCI-Busses verwendet (im Nachfolgenden ausführlicher beschrieben). Sobald die Bewilligung an den Controller aktiviert wird und die Vorrichtung konfiguriert ist, initiiert der Hot Plug-Controller in Schritt 305 die Hot Plug-Operationen.
Gemäß der vorliegenden Erfindung kann jeglicher Arbitrationsalgorithmus verwendet werden. Veranschaulichende Arbitrationsalgorithmen sind ausführlich in der am 10.08.2000 hinterlegten US-Patentanmeldung [RCC-001] mit der Bezeichnung "Peripheral Component Interconnect Arbiter Implementation With Dynamic Priority Scheme" beschrieben, auf die hiermit vollinhaltlich Bezug genommen wird. Bei einer Ausführungsform behandelt der verbesserte Arbiter 210 (2) das Aufforderungs-/Bewilligungs-Paar als ein Aufforderungs-/Bewilligungs-Paar mit absoluter Priorität. Auf diese Weise kann ein anderer Master (nicht gezeigt) diese Operation nicht unterbrechen, sobald der Hot Plug-Controller 201 mit einer Operation des Einsetzens, Entfernens oder Austauschens einer Erweiterungskarte beginnt. Es wird angemerkt, dass der PCI-Bus 104 während einer jeden dieser Hot Plug-Operationen von dem verbesserten Arbiter 210 in den Ruhezustand versetzt wird. Unabhängig von dem verwendeten Arbitrationsalgorithmus tastet der verbesserte Arbiter 210 Signale auf dem PCI-Bus 104 ab, um zu bestimmen, wann eine angemessene Aktion von Masters oder Slaves ergriffen werden soll. Beispielsweise tastet der verbesserte Arbiter 210 standardmäßige PCI-Steuersignale wie etwa Cycle Frame (FRAME#)-, Initiator Ready (IRDY#)-, Target Ready (TRDY#)- und Stop (STOP#)-Signale ab.
3B veranschaulicht eine beispielhafte Aufforderungs- und Bewilligungssequenz gemäß der vorliegenden Erfindung. An dem Zeitpunkt t1 aktiviert der Hot Plug-Controller ein HPC_REQ#-Signal (aktiv niedrig), um ausschließlichen Zugang zum PCI-Bus zu erhalten. Die Funktionalität dieses Signals ist von jedem anderen PCI-Master-Aufforderungssignal verschieden. Konkret gesprochen aktiviert der Hot Plug- Controller das HPC_REQ#-Signal nur, um den PCI-Bus in den Ruhezustand zu versetzten, und nicht, um darauf folgende PCI-Zyklen auszuführen. Es wird angemerkt, dass diese Aufforderung die gleiche Priorität wie jedes andere PCI-Aufforderungssignal besitzt.
An dem Zeitpunkt t2 aktiviert der Hot Plug-Controller ein FRAME#-Signal, das den Beginn eines Datentransferzyklus identifiziert, und dass der PCI-Bus über eine gültige Adresse verfügt. (Es wird angemerkt, dass die Zeitpunkte t1–t5 nicht unbedingt in aufeinander folgenden Taktzyklen durchgeührt werden. Daher kann eine beliebige Anzahl von Taktzyklen zwischen jeglichen zwei der angegebenen Zeitpunkte enthalten sein.) Das TRDY#-Signal (aktiv hoch), das von einer Zielvorrichtung an dem Zeitpunkt t3 aktiviert wird, zeigt an, dass die Zielvorrichtung (wie etwa eine der Erweiterungskarten 102) bereit ist, während eines Lesezyklus Daten zu liefern oder während eines Schreibzyklus Daten anzunehmen.
Nachdem der Hot Plug-Controller die PCI-Arbitration gewonnen hat und der PCI-Bus im Leerlauf ist, aktiviert der Hot Plug-Controller an dem Zeitpunkt t4 das Bewilligungssignal HPC_GNT# (aktiv niedrig). Der Hot Plug-Controller treibt auch das REQ64#-Signal (aktiv niedrig), welches die Bit-Schlitznummer sowie das PCI-Initialisierungsmuster identifiziert (Teil des DEVSEL#-Signals), an dem Zeitpunkt t5. Der Wert des Initialisierungsmusters wird für die Werte bestimmt, die während der letzten Frequenzänderungsaufforderung (oder Leistungsrücksetzkonfiguration) zwischengespeichert wurden.
Andere veranschaulichende Signale, die von dem verbesserten Arbiter abgetastet werden (in 3B nicht gezeigt), umfassen das M66EN-Signal, das die Frequenz des Busses identifiziert (d.h. 66 MHz), die PCIXCAP1/PCIXCAP2-Signale, welche die maximale und alternierend maximale Abkopplungskapazität des Schlitz-Leistungsschalters identifiziert, das IRDY#-Signal, das anzeigt, dass ein Master (wie etwa der verbesserte Arbiter 210) bereit ist, eine laufende Transaktion abzuschließen, und das STOP#-Signal, das anzeigt, dass die aktuelle Transaktion abgeschlossen ist (typischerweise von einer Zielvorrichtung (wie etwa einer der Erweiterungskarten 102) an einen Master (wie etwa den verbesserten Arbiter 210) gesendet).
Wie vorausgehend erwähnt wurde, unterstützt die PCI Hot Plug-Spezifikation drei verschiedene Typen von Operationen: Hot Add, Hot Remove/Delete, und Hot Swap.
Jede dieser Operationen umfasst standardmäßige Phasensequenzen mit: Power Enable Phase, Clock Enable Phase, Bus Enable Phase, Reset Phase, und Power Disable Phase. "PCI Hot-Plug Application & Design", geschrieben von Alan Goodrum, Herausgeber Annabooks 1998, S. 31–50, beschreibt diese Operationen und die standardmäßigen Phasensequenzen, was daher vorliegend nicht im Detail beschrieben wird.
Bei einer Ausführungsform der vorliegenden Erfindung sind der Mikroprozessor 204, die Schnittstelle 212 (einschließlich der Bridge 213 und des verbesserten Arbiters 210), der Hot Plug-Controller 201, der PCI-Bus 104 und die Schlitze 103 sowie jede Erweiterungskarte 102 auf separaten integrierten Schaltungen ausgeführt (somit sechs Chips bei dieser Ausführungsform). Auf diese Weise kann der Hot Plug-Controller 201 auf vorteilhafte Weise auf einem Chip ausgeführt sein, der mit einer vergleichsweise geringen Geschwindigkeit wie z.B. 8 MHz arbeitet, während der verbesserte Arbiter 210 auf einem anderen Chip ausgeführt sein kann, der mit der Geschwindigkeit des PCI-Busses 104 arbeitet.
Bei einer anderen Ausführungsform der vorliegenden Erfindung, die in 4 veranschaulicht ist, weist ein Computersystem 400 eine Schnittstelle 412 mit einem verbesserten Arbiter 410, einer Bridge 413 und einem Hot Plug-Controller 401 auf dem gleichen Chip auf, wodurch die Anzahl von Chips, die zum Implementieren der Hot Plug-Funktionalität notwendig ist, verringert wird. Es wird jedoch angemerkt, dass der Hot Plug-Controller 401 immer noch den PCI-Bus 104 weder überwacht noch steuert. Konkret gesprochen wird das Überwachen und Steuern des PCI-Busses 104 für den Hot Plug-Controller 401 von dem verbesserten Arbiter 410 durchgeführt.
Bei wieder einer anderen Ausführungsform eines Computersystems 500 gemäß der vorliegenden Erfindung, die in 5 gezeigt ist, sind mehrere Hot Plug-Controller 501A, 501B und 501C auf einem Chip 520 konsolidiert. Die Hot Plug-Controller 501A, 501B und 501C sind Erweiterungskarten zugeordnet, die mit den PCI-Bussen 504A, 504B bzw. 504C verbunden sind. Es wird angemerkt, dass, obgleich die Controller 501 als logische Subjekte innerhalb des Chip 520 gezeigt sind, in der Praxis ein großer Teil der von diesen Controllern benötigten Logik im Teilnehmerbetrieb stattfinden kann, wodurch eine beträchtliche Duplizierung von Logik beseitigt wird. Veranschaulichende Logik, die gemeinsam genutzt werden kann, umfasst die Busschnittstelle, die verwendet wird, um mit dem Mikroprozessor zu kommunizieren, die Zustandsmaschine, die in den Hot Plug-Sequenzen verwendet wird, und die von der Software-Schnittstelle verwendeten Register. Obgleich dies aus Gründen der Übersichtlichkeit in 5 nicht gezeigt ist, sind die PCI-Busses 504 mit der Bridge 213 verbunden.
Die konkreten Ausführungsformen der vorliegenden Erfindung werden nur zu Zwecken der Beschreibung und Veranschaulichung dargeboten. Diese Ausführungsformen sind nicht dazu gedacht, erschöpfend zu sein oder die Erfindung auf irgendeine Weise einzuschränken. Für den Fachmann werden Modifikationen und Variationen der vorliegenden Erfindung ersichtlich sein. Beispielsweise wird die Anzahl von Hot Plug-Controllern, PCI-Bussen, Erweiterungsschlitzen und Erweiterungskarten von einer Ausführungsform zu einer anderen variieren. Obgleich ferner 66 MHz in der oben stehenden Beschreibung als ein "Hoch"geschwindigkeitssystem bezeichnet wird, ist die vorliegende Erfindung ebenso auf Systeme mit anderen Geschwindigkeiten anwendbar, darunter solche, die schneller als 66 MHz sind. Daher ist die vorliegende Erfindung nur durch die beigefügten Ansprüche definiert.

Claims

Computersystem (200, 400, 500) mit einem PCI-Bus (104, 504), mindestens einem Erweiterungsschlitz (103) zum Aufnehmen einer Erweiterungskarte (102), wobei der Erweiterungsschlitz (103) mit dem PCI-Bus (104, 504) verbunden ist, einem Controller (201, 401, 501) zum Steuern der Leistung und von PCI-Bussignalen für die mindestens eine Erweiterungskarte (102) und zum Überwachen von PCI-Bussignalen während eines Einsetzens, Entfernens oder Auswechselns einer Erweiterungskarte (102), und einem Arbiter (210, 410) zum Steuern eines Zugriffs durch Master-Vorrichtungen auf den PCI-Bus (104, 504), wobei der Controller (201, 401, 501) mit sowohl der Erweiterungskarte (102) als auch dem Erweiterungsschlitz (103) verbunden ist und diese überwacht und steuert; und wobei der Arbiter (210, 410) bei Empfang einer Aufforderung von dem Controller (201, 401, 501) zum Überwachen und Steuern des PCI-Busses (104, 504) durch den Arbiter (210, 410) den PCI-Bus (104, 504) an Stelle des Controllers (201, 401, 501) überwacht und steuert, wenn eine Erweiterungskarte (102) in einem Erweiterungsschlitz (103) eingesetzt, entfernt oder ausgewechselt wird, wobei das Computersystem (200, 400, 500) dadurch gekennzeichnet ist, dass der Controller (201, 401, 501) mit einer ersten Geschwindigkeit arbeitet; der PCI-Bus (104, 504) mit einer zweiten Geschwindigkeit arbeitet; und der Arbiter (210, 410) zwischen den Controller (201, 401, 501) und den PCI-Bus (104, 504) gekoppelt ist.
Computersystem (200, 400, 500) nach Anspruch 1, wobei der Arbiter (210, 410) Signale ansteuert, welche die Erweiterungskarte (102) konfigurieren, die eingesetzt, entfernt oder ausgewechselt wird.
Computersystem (200, 400, 500) nach Anspruch 1 oder 2, wobei der Controller (201, 401, 501) und der Arbiter (210, 410) auf einem gleichen Chip (520) ausgeführt sind.
Computersystem (200, 400, 500) nach den Ansprüchen 1, 2, oder 3, wobei eine Mehrzahl von Controllern (201, 401, 501) mit dem Arbiter (210, 410) gekoppelt ist, wobei jeder Controller (201, 401, 501) mit sowohl seiner jeweils min destens einen Erweiterungskarte (102) als auch ihrem jeweils mindestens einen Erweiterungsschlitz (103) verbunden ist und diese überwacht und steuert, wenn eine Erweiterungskarte (102) in einem Erweiterungsschlitz (103) eingesetzt, entfernt oder ausgewechselt wird, wobei der Arbiter (210, 410) bei Empfang einer Aufforderung zum Steuern des PCI-Busses (104, 504) von einem der Mehrzahl von Controllern (201, 401, 501) den PCI-Bus (104, 504) an Stelle eines der Controller (201, 401, 501) überwacht und steuert, wenn eine Erweiterungskarte (102) in einem Erweiterungsschlitz (103) eingesetzt, entfernt oder ausgewechselt wird.
Computersystem (200, 400, 500) nach den Ansprüchen 1, 2, 3 oder 4, wobei der Controller ein Hot Plug Controller (201, 401, 501) für die Unterstützung von PCI Hot Plug-Operationen einschließlich Hot Add, Hot Remove/Delete und Hot Swap ist.
Verfahren in einem Computersystem (200, 400, 500) mit einem PCI-Bus (104, 504), mindestens einem Erweiterungsschlitz (103) zum Aufnehmen einer Erweiterungskarte (102), wobei der Erweiterungsschlitz (103) mit dem PCI-Bus (104, 504) verbunden ist, einem Controller (201, 401, 501) zum Steuern der Leistung und von PCI-Bussignalen für die mindestens eine Erweiterungskarte (102) und zum Überwachen von PCI-Bussignalen während eines Einsetzens, Entfernens oder Auswechselns einer Erweiterungskarte (102), und einem Arbiter (210, 410) zum Steuern eines Zugriffs durch Master-Vorrichtungen auf den PCI-Bus (104, 504), wobei das besagte Verfahren zum Überwachen und Steuern des PCI-Busses (104, 504) während eines Einsetzens, Entfernens oder Auswechselns einer Erweiterungskarte (102) gekennzeichnet ist durch: Koppeln des Arbiters (210, 410) zwischen den Controller (201, 401, 501) und den PCI-Bus (104, 504); Betreiben des Controllers (201, 401, 501) mit einer ersten Geschwindigkeit; Betreiben des PCI-Busses (104, 504) mit einer zweiten Geschwindigkeit; Verbinden des Controllers (201, 401, 501) mit sowohl der Erweiterungskarte (102) als auch dem Erweiterungsschlitz (103), und deren Überwachen und Steuern; und bei Empfang einer Aufforderung von dem Controller (201, 401, 501) zum Überwachen und Steuern des PCI-Busses (104, 504) durch den Arbiter (210, 410) überwacht und steuert der Arbiter (210, 410) den PCI-Bus (104, 504) an Stelle des Controllers (201, 401, 501), wenn eine Erweiterungskarte (102) in einem Erweiterungsschlitz (103) eingesetzt, entfernt oder ausgewechselt wird.
Verfahren nach Anspruch 6, welches ferner dadurch gekennzeichnet ist, dass der Arbiter Signale ansteuert, welche die Erweiterungskarte (102) konfigurieren, die eingesetzt, entfernt oder ausgewechselt wird.
Verfahren nach Anspruch 6 oder 7, welches ferner dadurch gekennzeichnet ist, dass der Controller (201, 401, 501) und der Arbiter (210, 410) auf einem gleichen Chip (520) ausgeführt werden.
Verfahren nach den Ansprüchen 6, 7, oder 8, ferner gekennzeichnet durch Koppeln des Arbiters (210, 410) mit einer Mehrzahl von Controllern (201, 401, 501), wobei jeder Controller (201, 401, 501) mit sowohl seiner jeweils mindestens einen Erweiterungskarte (102) als auch ihrem jeweils mindestens einen Erweiterungsschlitz (103) verbunden ist und diese überwacht und steuert, wenn eine Erweiterungskarte (102) in einem Erweiterungsschlitz (103) eingesetzt, entfernt oder ausgewechselt wird, wobei der Arbiter (210, 410) bei Empfang einer Aufforderung von einem der Mehrzahl von Controllern (201, 401, 501) zum Steuern des PCI-Busses (104, 504) den PCI-Bus (104, 504) an Stelle eines der Controller (201, 401, 501) überwacht und steuert, wenn eine Erweiterungskarte (102) in einem Erweiterungsschlitz (103) eingesetzt, entfernt oder ausgewechselt wird.
Verfahren nach den Ansprüchen 6, 7, 8 oder 9, wobei der Controller ein Hot Plug Controller (201, 401, 501) für die Unterstützung von PCI Hot Plug-Operationen einschließlich Hot Add, Hot Remove/Delete und Hot Swap ist.