SU1543412A1 - Устройство дл управлени обменом данными между ЭВМ и абонентами по общей шине - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть применено дл  организации св зи при групповом управлении манипул торами и монтажно-сборочным оборудованием в системе реального масштаба времени. Целью изобретени   вл етс  сокращение аппаратурных затрат. Устройство содержит операционный блок, блок синхронизации, блок св зи с каналом ЭВМ, два регистра, дешифратор, нижний формирователь, три элемента И, элемент ИЛИ, элемент НЕ. 1 з.п. ф-лы, 6 ил, 1 табл.

Description

Изобретение относитс  к вычислительной технике и может быть применено дл  организации св зи при групповом управлении манипул торами и мон- тажно-сборочным оборудованием в системе реального масштаба времени.

Цель изобретени  - сокращение аппаратурных затрат.

На фиг.1 представлена блок-схема устройства; на фиг.2 - схема блока св зи с каналом ЭВМ; на фиг.З - структурна  схема операционного блока; на фиг,4 - временна  диаграмма канального цикла на фиг.5 - временна  диаграмма канального цикла Вывод ; на фиг.6 - блок-схема алгоритма процедуры обмена информацией между операционным блоком и информационными регистрами блоков сопр жени  с объектами управлени .

Устройство содержит операционный блок 1, группу входов-выходов 2 дл 

подключени  к общей управл ющей шине, блок 3 св зи с каналом 4 ЭВМ, блок 5 синхронизации, шину 6 синхронизации и блоки 7 сопр жени  с объектами управлени , подключенные двунаправленными св з ми 8 к каналу 4 ЭВМ.

Блок 5 состоит из элемента И 9, элемента НЕ 10, счетчика J1, одновиб- ратора 12, регистра усилителей J3 и генератора синхроимпульсов 34.

Устройство содержит также первый 15 и второй 16 регистры, дешифратор 17, шинный формирователь 18, элемент НЕ 19, элемент ИЛИ 20, элементы И 21 - 23 и информационную шину 24.

Блок 3 образуют информационна  шина 25, буферный регистр 26, передающий регистр 27 данных, регистр 28 адреса, приемный регистр 29 данных, информационна  шина 30, шинный фор- мирова гель 31 и дешифратор 32.

i

IB

ел

4ь СО 4ь

N9

Основу структуры операционного блока 1 (фнг.З), в качестве которого используетс  БИС КМ 18 16ВЕ48,, составл ет внутренн   двунаправленна  . шина 33, котора  св зывает все функциональные модули блока I. В модуле

34посто нного запоминающего устройства , управл емого через дешифратор

35от счетчика команд 36 фиксируетс  текст программы управлени  работой устройства. Б модуле 37 оперативного запоминаюшего устройства (ОЗУ), управл емого через дешифратор 38 от регистра адреса 39, размер етс  инфор- наци , измен юща с  в процессе работы устройства. В ОЗУ 37 выполгены зоны регистров общего назначени  RO,

..., R7 и стека, используемого при обработке прерываний. Остальна  часть ОЗУ 37 используетс  в качестве буфе ра информации, передаваемой и принимаемой от объектов управлени . Функциональное назначение регистров RO, ,,., R7 следующее: ПО - указатель ад- реса регистров 27, 28, 29 блока 3; R1 - указатель адреса буфера ОЗУ 37; R2 - счетчик групп пересылаемого сообщени ; R3 - число байт в сообщении; R4 - счетчик числа управл емых объек- тов| R5 - код младшего байта адреса блока 7; Кб - код младшего баЈта адреса пам ти ЭВМ; R7 - код старшего байта адреса пам ти ЗВМ.

Обработка информации осуществл етс  в арифметико-логическом устройстве (ЛЛУ) 40 под управлением модул  дешифратора команд 4. В модуле управлени  42 используютс  следующие выводы: ТО - в режиме выдачи тактирующего сигнала дл  тактировани  блока 5 синхронизации; запрос прерывани  (ЗПР) дл  счета пересылаемш: групп в режиме прерывани ; XI, Х2 - дл 

подключени  резонатора; ЧТ, ЗП и САВП - дл  управлени  обменом информацией между блоком I и регистрами 27 - 29 блока 3, СБРОС - дл  начального пуска блока I; Т1, РВП, ШАГ,, ПРОГ и РВД в работе описываемого устройства не используютс . Порт 43 (РО) используетс  дл  обмена информацией между блоком 3 и регистрами 27 - 29 блока 3 в динамическом режиме,, выводы порта 44 (Р1) используютс  дл  управлени  элементами 15 - 23 (четыре линии в режиме вывода и две линии в режиме ввода)s выводы порта 45 (Р2)

Q

5

д 5

п

5

используют дл  управлени  блоком 5 (две линии в режиме вывода).

Устройство работает следующим образом .

Пересылаема  через блоки 7 последовательными кодом информаци  разделена на группы. Обмен через канал 4 ЭВМ с передающими и приемными регистрами пам ти блоков 7 возможен только в паузах между сеансами пересылки последовательного кода (сеансами св зи ). В течение сеанса св зи устройство через канал 4 ЭВМ производит обмен содержимого буфера ОЗУ 37 и выделенной области пам ти ЭВМ, а именно переносит подготовленную ЭВМ информацию в буфер ОЗУ 37 и пересылает из буфера ОЗУ 37 в пам ть ЭВМ информацию, полученную от объектов управлени . Во врем  паузы устройство через канал 4 ЭВМ производит обмен содержимого буфера ОЗУ 37 с регистрами пам ти блоков 7, а именно пересылает полученную от ЭВМ информацию из буфера ОЗУ 37 в передающие регистры блоков 7 и информацию из приемных регистров блоков 7 в буфер ОЗУ 37. Врем , затрачиваемое на обмен инЛормацией между буфером ОЗУ 37 и регистрами блоков 7, определ ет длительность паузы между сеансами св зи. Описанна  организаци  функционировани  обеспечивает ЭВМ возможность пользоватьс  информацией дл  обмена с объектами управлени , обраща сь непосредственно к пам ти ЭВМ.

При подготовке к сеансу св зи блок 1 загружает в регистр R2 код количества групп в посылке, устанавливает и следующей командой снимает сигнал на втором выходе порта 45 (Р2). Этот сигнал через шину 6 устанавливает в исходное состо ние схемы контрол  в блоках 7. После этого блок 1 устанавливает на первом выходе порта 45 (Р2) уровень О, перевод  генератор 14н - синхроимпульсов и счетчик 11 в режим делени  частоты, поступающей через элемент И 9 с выхода ТО блока 1. Синхроимпульсы с выхода генератора синхроимпульсов 14 через шину 6 и регистр усилителей 13 поступают на сдвиговые регистры (на Лиг.1-3 не показаны) блоков 7 и объектов управлени , осуществл   преобразование информации из параллельного кода в последовательный в передающих регистрах и последовательного кода в параллельный в прием-.

ных регистрах. При этом счетчик 11 осуществл ет счет битов в группе передаваемого сообщени . По -завершении пересылки группы на выходе счетчика И устанавливаетс  сигнал 1, который блокирует прохождение тактовой частоты через элемент И 9, выставл ет требование прерывани  на входе

кумул тора, сопровождаемый стробирую- щим сигналом на выходе ЗП, который пройд  на соответствующий выход де- i шифратора 32 фиксирует информацию в выбранном регистре. При чтении данных из регистра 29 блок 1 также выполн ет машинный цикл обращени  к внешней пам ти данных, при этом подЗПР блока I и возбуждает одновибратор 10 готовки информации в аккумул торе и

12. Импульс с выхода одновибратора 12

с

через шину 6 поступает на схемы контрол  блоков 7, которые блокируют фиксацию прин той информации при обнаружении сбоев в прин той группе. По сигналу требовани  прерывани  блок 1 производит обратный счет содержимого регистра R2 и, если результат не равен нулю, выставл ет и следующей командой снимает уровень 1 на первом выходе порта 45 (Р2), инициализиру  пересылку очередной группы. Если содержимое регистра R2 становитс  равным нулю, блок 1 выставл ет на первом выходе порта 45 (Р2) уровень 1 и приступает к формированию паузы.

Обращение к регистрам блоков 7 и  чейкам пам ти ЭВМ через канал 4 ЭВМ, интерфейс которого реализован согласно ТО 3.852.382 на центрального процессора М2, осуществл етс  в режиме пр мого доступа к пам ти. При подготовке к канальному циклу ВЫВОД в регистре 28 должен быть зафиксирован адрес  чейки ЭВМ, а в регистре 27 - данные, подлежащие передаче. При подготовке к канальному циклу ВВОД в регистре 28 должен быть зафиксирован адрес  чейки ЭВМ, а после завершени  цикла ВВОД в канале 4 прочитаны данные , зафиксированные в регистре 29.

Запись в регистры 27 и 28 осуществл етс  в следующем пор дке.

Блок 1 загружает в аккумул тор АЛУ 40 код, подлежащий передаче, а в регистр RO - адрес соответствующего регистра 27 или 28 поскольку организаци  блока 1 однобайтна , а канала 4 - двухбайтна , загрузка в регистр 28 производитс  за два обращени  по двум стробирующим входам). После этого блок 1 выполн ет машинный цикл обращени  к внешней пам ти данных, D адресной части цикла на шину 24 через порт РО передаетс  код содержимого регистра RO и по фронту сигнала с выхода САВП этот код фиксируетс  в буферном регистре 26, после чего на шину 24 передаетс  код содержимого ак25

30

регистре RO не требуетс , так как обращение производитс  к одному регистру 29. В информационной части машинного цикла вырабатываемый на выходе ЧТ

15 стробирующий сигнал переключает в активное состо ние выходы регистра 29 и зафиксирбванна  в нем информаци  через шины 25 и 24 пересылаетс  в аккумул тор АЛУ 40.

20 I

Временна  диаграмма (фиг.4) канального цикла ВВОД, формируемого элементами 15-23, по сн етс  таблицей состо ний дешифратора 17. Минимальное врем  переключени  схемы из одного состо ни  в другое определ етс  периодом тактовой частоты ТО, чем обеспечиваютс  необходимые временные задержки при формировании диаграмм канальных циклов. На диаграмме приведены канальные сигналы: ТГЩ - требование пр мого доступа (шестой выход регистра 16)j ППД - предоставление пр мого доступа (цепь ППД общей шины уп

35 равлени  канала 4); ПВ - подтверждение выбора (восьмой выход регистра 16); ДА - состо ние информационной шины данных адресов (перва  группа информационных входов-выходов блока

40 3); СИА - синхроимпульс активного - устройства (первый выход шинного формировател  18); ВВОД - строб ввода (седьмой выход регистра 16); СИП - синхроимпульс пассивного устройства

45 (цепь синхросигнала общей шины управлени  канала 4); БАЙТ - выполнение байтовой операции (выход элемента И 21); ВУ - обращение в поле адресов внешних устройств (выход элемента И 22); ТО - тактова  частота на выходе

50

55

ТО блока 1; ТЦ - сигнал требовани  цикла на выходе порта Р1 блока 1.

До момента Т подачи на седьмой вход регистра 15 сигнала О состо ние выходов регистров 15 и 16 и дешифратора 17 под воздействием тактирующей частоты ТО определ етс  первой строкой таблицы. При этом на вхо

регистре RO не требуетс , так как обращение производитс  к одному регистру 29. В информационной части машинного цикла вырабатываемый на выходе ЧТ

стробирующий сигнал переключает в активное состо ние выходы регистра 29 и зафиксирбванна  в нем информаци  через шины 25 и 24 пересылаетс  в аккумул тор АЛУ 40.

I

Временна  диаграмма (фиг.4) канального цикла ВВОД, формируемого элементами 15-23, по сн етс  таблицей состо ний дешифратора 17. Минимальное врем  переключени  схемы из одного состо ни  в другое определ етс  периодом тактовой частоты ТО, чем обеспечиваютс  необходимые временные задержки при формировании диаграмм канальных циклов. На диаграмме приведены канальные сигналы: ТГЩ - требование пр мого доступа (шестой выход регистра 16)j ППД - предоставление пр мого доступа (цепь ППД общей шины уп

равлени  канала 4); ПВ - подтверждение выбора (восьмой выход регистра 16); ДА - состо ние информационной шины данных адресов (перва  группа информационных входов-выходов блока

3); СИА - синхроимпульс активного - устройства (первый выход шинного формировател  18); ВВОД - строб ввода (седьмой выход регистра 16); СИП - синхроимпульс пассивного устройства

(цепь синхросигнала общей шины управлени  канала 4); БАЙТ - выполнение байтовой операции (выход элемента И 21); ВУ - обращение в поле адресов внешних устройств (выход элемента И 22); ТО - тактова  частота на выходе

ТО блока 1; ТЦ - сигнал требовани  цикла на выходе порта Р1 блока 1.

До момента Т подачи на седьмой вход регистра 15 сигнала О состо ние выходов регистров 15 и 16 и дешифратора 17 под воздействием тактирующей частоты ТО определ етс  первой строкой таблицы. При этом на вхо

дах блока 3 присутствуют сигналы удерживающие выходы регистров 27 - 29 и шинного формировател  31 в состо нии высокого импеданса, что не на- рушает работы информационный шчны канала 4 и шины 25, на выходах шинного формировател  18 установлены уровни сигналов 1, также не преп тствующие функционирование канала 4.

Поступление сигнала ТЦ на седьмой вход регистра 15 приводит к переключению схемы в состо ние, определ емое второй строкой таблицы. Если в ка- .- нальном цикле производитс  обращение к информационным регистрам блоков 7 (адресное поле внешних устройств), на выходе обращени  порта Р1 блока 1 также устанавливаетс  сигнал О. На выходе шинного формировател  18 уста- навливаетс  активный сигнал ТПД (Т2).

ЭВМ, получив этот сигнал, завершает текущий цикл канала 4 (13) и вырабатывает сигнал ППД (Т4). Поступив на второй вход регистра 15, сигнал ППД измен ет состо ние выходов схемы в соответствии с третьей строкой таблицы . При этом (Т5) в канал 4 поступают активные сигналы ПВ с восьмого выхода регистра 16 и ВУ с выхода элемента И 22 при обращении к регистрам блоков 7, а в блок 3 по первому и второму разрешающим входам .поступают сигналы , переключающие выходы регистра 28 и формировател  31 в активное состо - ние (при этом формирователь 31 нает- роен на передачу информации из канала А в канал В). На информационных шинах (ДА) канала 4 устанавливаетс  подготовленный блоком 1 адрес ведо- мого устройства.

Через один период тактовой частоты схема переходит в состо ние, определ емое четвертой строкой таблицы, при этом в канале 4 снимаетс  сигнал ТДЦ (Т6) и устанавливаетс  сигнал СИА, фиксирующий адрес в ведомом устройстве . В следующем периоде тактовой частоты схема переходит в состо - ние (п та  строка таблицы), в котором в канал 4 поступает сигнал ВВОД (Т7)} регистр 28 блока 3 переключаетс  в пассивное состо ние, а формирователь 31 настраиваетс  на передачу информа- ции из канала В в канал А. Затем сигнал на первом выходе регистра 6 переводит схему в состо ние, определ емое шестой строкой таблицы -(ожидание

5

з 0

0 5 0

5 п ,-

сигнала СИП на третьем входе регист- ра 15).

В это врем  ведомое устройство выставл ет на информационной шине (ДА) канала 4 данные дл  обмена с предлагаемым устройством и сопровождает их канальным сигналом СИП (Т8), при этом на выходе элемента И 23 вырабатывает-, с  сигнал, фиксирующий эти данные в регистре 29. Очередной период тактовой частоты переключает схему в состо ние , определ емое седьмой строкой таблицы, то есть снимает канальные сигналы ВВОД, СИА, ПВ, предоставл   канал 4 процессору ЭВМ. При этом на втором выходе регистра 16 устанавливаетс  сигнал О, который поступает на второй.вход логического услови  порта Р1 блока 1, на первом входе логического услови  которого также присутствует сигнал О (восьма  строка таблицы). Опрашива  эти входы, блок 1 определ ет завершение цикла обращени  к каналу 4 и снимает сигнал ТЦ, перевод  схему в состо ние, соответствующее первой строке таблицы. Во врем  выполнени  цикла ВВОД сигнал БАЙТ не вырабатываетс , так как на первом входе элемента И 21 посто нно присут- .ствует запрещающий сигнал 1.

Временна  диаграмма цикла ВЫВОД в канале 4 приведена на фиг.5. Пор док формировани  канальных сигналов следующий . Поступление сигналов О на шестой (требование вывода) и седьмой входы регистра 15 вызывает изменение состо ний выходов схемы в соответствии с первой - четвертой строками таблицы аналогично циклу ВВОД. Следующий период тактовой частоты переводит схему в состо ние, определ емое дев той строкой таблицы, при этом выходы регистра 28 переключаютс  в пассивное состо ние (формирователь 31 настроен на передачу информации из канала А в канал В). Очередной период тактовой частоты переключает выходы схемы в состо ние, определ емое дес той строкой таблицы, причем в первой половине периода выходы регистра 27 переключаютс  в активное состо ние. В результате этого на информационных шинах канала 4 устанавливаютс  данные, передаваемые в ведомое устройство, а во второй половине периода на выходе шинного формировател  18 - активный

сигнал ВЫВОД. Сигнал 1 на четвермировател  18 пока не вли ют на функ ционирование канала 4.

В дальнейшем блок 1 осуществл ет бесконечно повтор ющуюс  последовательность процедур: проверка готов- ности ЭВМ, обмен информацией между буфером ОЗУ 37 и регистрами блоков 7 запуск сеанса св зи с объектом управлени , обмен информацией между буфером ОЗУ 37 и выделенной областью пам ти ЭВМ, проверка окончани  сеанса св зи.

При выполнении процедуры проверки

10

том входе и О на п том входе р еги- стра 15 переводит схему в следующем периоде тактовой частоты в состо ние ожидани  сигнала СИП (одиннадцата  строка Таблицы . Ведомый блок прини-- мает данные с информационных шин (ДА) канала 4 и вырабатывает сигнал СИП, который поступает на третий вход регистра 15. В очередном периоде тактовой частоты происходит изменение состо ний выходов схемы в соответствии с двенадцатой строкой таблицы, т.е. в канале 4 снимаютс  сигналы ВЫВОД, 15 готовности ЭВМ блок 1 помещает в ре- СИА, ПВЯ предоставл   канал процессе- гистр 28 адрес выделенной  чейки пару ЭВМ, а на первом выходе регистра 15 устанавливаетс  сигнал О, перевод  схему в состо ние, определ емое восьмой строкой таблицы. Кроме того, 20 в цикле ВЫВОД на первом входе элемента И 21 присутствует сигнал О, разрешающий прохождение сигналов с первого и второго выходов дешифратора 17 на его выход. В результате этого на 25 седьмом выходе шинного формировател  18 формируетс  сигнал БАЙТ.

Совместное функционирование узлов устройства координируетс  блоком 1 под управлением программы, зафиксированной в ПЗУ 34 в следующем пор дке. При включении напр жени  питани  в цепи общего сброса ЭВМ формируетс  импульсный сигнал, поступающий на входы сброса блока 1 и регистра 16, в результате чего на выходах регистра 16 и портов РО, Р1, Р2 блока 1 устанавливаютс  уровни 1, при этом выходы шинных формирователей J8 и 31 перевод тс  в высокоимпедансное состо ние 40 и не могут нарушить сЬункционирование канала 4 под управлением ЭВМ. В исходное состо ние перевод тс  также счетчик 11 и генератор синхроимпульсов 14, т.е. св зь с объектами управ- 45 что аДРеса всех блоков 7 размещены в лени  выключена.одной стРаниЧе пол  пам ти ЭВМ), инициализаци  канального цикла БВОД с

В процессе подготовки к работе блок 1 производит очистку резидентного ОЗУ 37, выполн ет команды переклюм ти ЭВМ, инициализирует через элементы 15-23 канальный цикл ВВОД и сравнивает прин тую в регистр 29 информацию с оговоренным кодом готовности (ЭВМ выставл ет код готовности после выполнени  подготовительных процедур и включени  на режим обслуживани  объектов управлени ). При несовпадении кодов операци  повтор етс , а при совпадении блок 1 выполн ет следующую процедуру.

Выполнение процедуры обмена информацией между буфером ОЗУ 37 и регистрами блоков 7 по сн етс  блок-схемой алгоритма на фиг.6. Блок 1 помещает в регистр R1 адрес начала буфера ОЗУ 37, в резистр R4 - число обслуживаемых объектов управлени  (число под- .,. ключенных к каналу 4 блоков 7), в

регистр R5 - младший байт адреса первого информационного регистра в первом из блоков 7, после чего в операции , помеченной меткой M1:V блок 1 помещает в регистр R3 число байт в сообщении дл  одного блока 7. В операции , помеченной меткой М2: производитс  загрузка регистра 28 содержимым регистра Rb (подразумеваетс ,

30

чени  вывода ТО на выдачу тактовой частоты, в результате чего элементы 15-23 устанавливаютс  в состо ние,

одновременной выработкой сигнала на выходе обращени  порта Р1 (обращение в зону внешних устройств), пересылка прин той информации из регистра 29 в буфер ОЗУ 37 по указателю в регистре R1 и смещение указател  в регистре RJ вдоль буфера ОЗУ 37. Затем осуществодновременной выработкой сигнала на выходе обращени  порта Р1 (обращение в зону внешних устройств), пересылка прин той информации из регистра 29 в буфер ОЗУ 37 по указателю в регистре R1 и смещение указател  в регистре R вдоль буфера ОЗУ 37. Затем осуществсогласно первой строки таблицы и команду переключени  разрешающего выхо- л етс  пересылка информации из буфе- да порта Р1 в состо ние логического % ра ОЗУ 37 по указателю в регистре R1

54341210

мировател  18 пока не вли ют на функционирование канала 4.

В дальнейшем блок 1 осуществл ет бесконечно повтор ющуюс  последовательность процедур: проверка готов- ности ЭВМ, обмен информацией между буфером ОЗУ 37 и регистрами блоков 7, запуск сеанса св зи с объектом управлени , обмен информацией между буфером ОЗУ 37 и выделенной областью пам ти ЭВМ, проверка окончани  сеанса св зи.

При выполнении процедуры проверки

10

15 готовности ЭВМ блок 1 помещает в ре- гистр 28 адрес выделенной  чейки па20 25

15 готовности ЭВМ блок 1 помещает в ре- гистр 28 адрес выделенной  чейки па0 5

0 5 что аДРеса всех блоков 7 размещены в одной стРаниЧе пол  пам ти ЭВМ), иним ти ЭВМ, инициализирует через элементы 15-23 канальный цикл ВВОД и сравнивает прин тую в регистр 29 информацию с оговоренным кодом готовности (ЭВМ выставл ет код готовности после выполнени  подготовительных процедур и включени  на режим обслуживани  объектов управлени ). При несовпадении кодов операци  повтор етс , а при совпадении блок 1 выполн ет следующую процедуру.

Выполнение процедуры обмена информацией между буфером ОЗУ 37 и регистрами блоков 7 по сн етс  блок-схемой алгоритма на фиг.6. Блок 1 помещает в регистр R1 адрес начала буфера ОЗУ 37, в резистр R4 - число обслуживаемых объектов управлени  (число под- ,. ключенных к каналу 4 блоков 7), в

регистр R5 - младший байт адреса первого информационного регистра в первом из блоков 7, после чего в операции , помеченной меткой M1:V блок 1 помещает в регистр R3 число байт в сообщении дл  одного блока 7. В операции , помеченной меткой М2: производитс  загрузка регистра 28 содержимым регистра Rb (подразумеваетс ,

0

одновременной выработкой сигнала на выходе обращени  порта Р1 (обращение в зону внешних устройств), пересылка прин той информации из регистра 29 в буфер ОЗУ 37 по указателю в регистре R1 и смещение указател  в регистре RJ вдоль буфера ОЗУ 37. Затем осуществл етс  пересылка информации из буфе- ра ОЗУ 37 по указателю в регистре R1

нул , включа  шинный формирователь 18, однако, как показано при описании канальных циклов, выходы шинного форв регистр 27, инициализаци  канального цикла ВЫВОД в зоне внешних устройств , смещение указател  в регистре Rl вдоль буфера ОЗУ 37, модификаци  адреса в регистре R5 дл  обращени  к очередным регистрам блока 7 и счет числа байт в регистре R3, Пока, не завершена пересылка всей информации из очередного блока 7 повтор ютс  операции, помеченные меткой М2:, после чего производитс  модификаци  адреса в регистре R5 на адрес перво- го регистра в очередном блоке 7 и счет числа обслуженных блоков 7 в регистре R4. Пока не обслужены все блоки 7, повтор ютс  операции начина  с метки Ml:.

Выполнение процедуры запуска сеанса св зи с объектами управлени  приведено при описании функционировани  блока 5 синхронизации.

Процедура обмена информацией меж- ДУ буфером ОЗУ 37 и выделенной областью пам ти ЭВМ по структуре аналогична описанной дл  фиг.6.

Процедура проверки окончани  сеанса св зи заключаетс  в ожидании обну- пени  программой прерываний содержимого регистра R2, после его блок 1 приступает к повторению описанных Процедур.

Claims (2)

1. Формула изобретени 

   1, Устройство дл  управлени  обменом данными между ЭВМ и абонентами По общей шине, содержащее блок св зи С каналом ЭВМ, два регистра, дешифратор , блок синхронизации, первый элемент И, причем перва  группа информационных входов-выходов блока св зи с Каналом ЭВМ образует группу вхоцов- Выходов устройства дл  подключени  к общей информационной шине, первый и второй синхровыходы блока синхронизации  вл ютс  выходами устройства дл  подключени  к первым и вторым синхро- входам абонентов, отличающеес  тем, что, с целью сокращени  аппаратурных затрат, в него введены операционный блок, шинный формирователь , два элемента И, элемент, ИЛИ элемент НЕ, причем первый синхровы- (сод операционного блока  вл етс  вы- кодом устройства дл  подключени  к третьим синхровходам абонентов, первый выход шинного формировател , сое- диненный с первым информационным входом первого регистра, второй, третий четвертый, п тый, шестой и седьмой выходы шинного Формировател  образуют

   группу выходов устройства дл  подключени  к общей управл ющей шине, второй информационный вход и третий информационный вход первого регистра, соединенный с первым входом первого элемента И,  вл ютс  входами устройства дл  подключени  соответственно к цеп м предоставлени  пр мого доступа и синхронизации общей шины, при этом тактовый выход операционного блока соединен с входом запуска блока синхронизации, с синхровходом первого регистра и с входом элемента НЕ, выход которого соединен с синхровходом второго регистра, первый, второй выходы которого соединены соответственно с четвертым, п тым информационными входами первого регистра и с первым, вторым входами логического услови  операционного блока, выходы требовани  вывода и требовани  цикла которого соединены соответственно с шестым и седьмым информационными входами первого регистра, восьмой информационный вход которого соединен с первым разрешающим входом блока св зи с каналом ЭВМ, с третьим выходом второго регистра и с первым входом второго элемента И, второй вход которого соединен с выходом обращени  операционного блока, разрешающий выход которого соединен с разрешающим входом шинного формировател , первый, второй и третий информационные входы которого соединены соответственно с четвертым, п тым и шестым выходами второго регистра, седьмой выход которого соединен с входом направлени  обмена блока св зи с каналом ЭВМ, с четвертым информационным входом шинного формировател  и вторым входом первого элемента И, выход которого соединен с синхровходом блока св зи с каналом ЭВМ, второй разрешающий вход которого соединен с восьмым выходом второго регистра и с п тым информационным входом шинного формировател , шестой и седьмой информационные входы которого соединены соответственно с выходами второго и третьего элементов И, первый, второй, третий , четвертый, п тый, шестой и седьмой выходы первого регистра соединены соответственно с первым, вторым, тре-, тьим, четвертым, п тым, шестым и седьмым информационными входами дешифратора , восьмой информационный вход которого соединен с восьмым выходом

   первого регистра и с первым входом третьего элемента И, второй вход которого соединен с выходом элемента ИЛИ, первый, второй входы которого соединены с первым, вторым выходами дешифратора и с первым, вторым информационными входами второго регистра, третий, четвертый, п тый, шестой и седьмой информационные входы которо- го соединены соответственно с третьим , четвертым, п тым, шестым и седьмым выходами дешифратора, восьмой выход которого соединен с восьмым информационным входом второго регистра и с третьим разрешающим входом блока св зи с каналом ЭВМ, входы записи, чтени , четвертый разрешающий вход и втора  группа информационных входов- выходов которого соединены соответст- венно с вторым синхровыходом, с выходом чтени , с выходом задней и с группой информационных входов-выходов операционного блока, третий синхровы- ход и разрешающий вход которого соединены соответственно с установочным входом и разрешающим вьосодом блока синхронизации.
2. 2. Устройство по п. 1, отличающеес  тем, что блок св зи с каналом ЭВМ содержит буферный регистр , дешифратор, регистр адреса, шинный формирователь, передающий регистр данных, приемный регистр данных , причем перва  группа информа- ционных входов-выходов шинного формировател - образует первую группу ин

   Примечание. J - сигнал, соответствующий уровню 1, 0 - сигнал, соответствующий уровню X - уровень сигнала не имеет значени .

   с JQ 5 0

   0 5

   5

   формационных входов-выходов блока, группа информационных входов буферного регистра соединена с группами информационных входов регистра адреса и передающего регистра данных, с группой информационных выходов приемного регистра данных и образует вторую группу информационных входов-вы- ходов блока, вход выбора направлени  шинного формировател   вл етс  входом направлени  обмена блока, разрешающие входы регистра адреса, шинного формировател , передающего регистра данных и буферного регистра  вл ютс  соответственно первым, вторым, третьим и четвертым разрешающими входами блока, синхровход приемного регистра данных  вл етс  синхровходом блока, синхровход дешифратора и разрешающий вход приемного регистра данных  вл ютс  соответственно входами записи и чтени  блока, при этом в блоке св зи с каналом ЭВМ информационные выходы буферного регистра соединены с информационными входами дешифратора, первый , второй и третий выходы которого . соединены соответственно с синхровходом передающего регистра данных, с первым и вторым синхровходами perист- ра адреса, группа информационных выходов которого соединена с группой информационных входов приемного регистра данных, с группой информационных выходов передающего регистра данных и с второй группой информационных входов-выходов шинного формировател .

   фие.1

   и

   тшчшш

   IL JI

   im

   fc

   fc

   a s

   JS

   Ъ гпф

   & ffi il 91 SI Ш U U

   f Начало

   M:e /««MO Адова ОЗУ

   W. количество абонен/псЗ

   R5: в начальный адрес пердого абонента.

   КЗ:

   3L

   vucno байтосообщениц.

   а.

   А отсылка Ь $уфер

   7/u«w /tf буфера. Вывод

   ±

   Модификаци  I R5

   i

   Модификаци  2 U5

   I

   Cwvw абонентов

   ( /Tflttg J)

   МЩ

   МЩ

   INCRI

   I

   INC Я

   ±

   ци 

   i

   f Уг/77 if 2V/77

   J

   йг

   I

   0ue,S