CN112445657A - 一种支持排除故障的电路切换方法及系统 - Google Patents
一种支持排除故障的电路切换方法及系统 Download PDFInfo
- Publication number
- CN112445657A CN112445657A CN202011185674.5A CN202011185674A CN112445657A CN 112445657 A CN112445657 A CN 112445657A CN 202011185674 A CN202011185674 A CN 202011185674A CN 112445657 A CN112445657 A CN 112445657A
- Authority
- CN
- China
- Prior art keywords
- buffer register
- transmits
- pin
- control signal
- serial interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000001360 synchronised effect Effects 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000007726 management method Methods 0.000 claims description 25
- 238000013024 troubleshooting Methods 0.000 claims description 16
- 230000003993 interaction Effects 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000008030 elimination Effects 0.000 abstract description 4
- 238000003379 elimination reaction Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种支持排除故障的电路切换方法及系统，包括：复杂可编程逻辑器件根据电路模式控制缓冲寄存器开关；平台控制中心将控制信号传输给打开的缓冲寄存器；当电路处于增强同步串行接口技术模式、低引脚数数据总线模式或调试模式时，通过不同的缓冲寄存器接收平台控制中心传输的控制信号；缓冲寄存器直接将信号传输给基板管理控制器或调试连接器或者将控制信号传输到增强同步串行接口技术模块上的短接块，短接块进行选通，将控制信号传输给基板管理控制器或调试连接器；本发明解决了目前缺乏支持灵活排除故障的切换电路设计，如果要支持排除故障，需要添加大量逻辑芯片，成本高、线路复杂，目前的设计排除故障难度较高的问题。
Description
技术领域
本发明涉及系统设计领域，特别是涉及一种支持排除故障的电路切换方法及系统。
背景技术
LPC总线是因特尔在1998时作为工业标准架构体系的替代品引入，LPC总线常用于与PCH物理相连，用于输出一些debug相关信息，LPC总线最大的优点是只需要7个信号，在拥挤的现代主板上是很容易布局的。
eSPI接口主要用于替代LPC接口。无论是从内部架构设计还是外部pin定义二者均有差异，但是在实际应用过程中，eSPI未能完全实现替代LPC，兼容eSPI和LPC的设计还将存续一段时间。
在服务器设计中，eSPI和LPC常用于传递PCH的post信息，包含80debug code等，PCH是发送的源头，BMC或者CPLD等可以作为接收端，BMC可以在接收到数据信息后用来执行ipmi指令或者解析数据后呈现在web界面上，用于用户远程对服务器进行管理，CPLD可以通过解析post信息，点led灯，方便用户及时观察post进度。
在目前的服务器主板设计中，eSPI和LPC往往选择其中一种设计、不同时使用，如果要做兼容设计，需要添加逻辑切换线路，同时，目前缺乏支持灵活排除故障的切换电路设计，如果要支持排除故障，需要添加大量逻辑芯片，成本高、线路复杂，因此，目前的设计排除故障难度较高。
发明内容
本发明主要解决的技术问题是提供一种支持排除故障的电路切换方法及系统，能够使用较少数量的小型三态缓冲存储器实现增强同步串行接口技术和低引脚数数据总线的兼容设计，成本低、排除故障灵活度高，电路可靠稳定。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种支持排除故障的电路切换方法，包括以下步骤：
S1，平台控制中心与基板管理控制中心进行信息交互，复杂可编程逻辑器件根据信息交互设定电路的运行模式，所述电路的运行模式包括同步串行接口技术模式、低引脚数数据总线模式和调试模式；
S2，复杂可编程逻辑器件将电路的运行模式转换成电信号，复杂可编程逻辑器件将电信号传输给缓冲寄存器的第二管脚，缓冲寄存器的第二管脚根据电信号控制缓冲寄存器的开关；
S3，当运行模式为同步串行接口技术模式时，平台控制中心将控制信号传输给缓冲寄存器，缓冲寄存器将控制信号传输给增强同步串行接口技术模块上的短接板，短接板根据同步串行接口技术模式选择第一管脚和第二管脚连接，短接板将控制信号传输给基板管理控制；
当运行模式为低引脚数数据总线模式时，平台控制中心将控制信号传输给缓冲寄存器，缓冲寄存器将控制信号传输给基板管理控制器和调试连接器；
当运行模式为调试模式时，平台控制中心将控制信号传输给缓冲寄存器，缓冲寄存器将控制信号传输给增强同步串行接口技术模块上的短接板，短接板根据同步串行接口技术模式选择第二管脚和第三管脚连接，短接板将控制信号传输给调试连接器。
优选的，所述步骤S2中缓冲寄存器包括第一缓冲寄存器、第二缓冲寄存器和第三缓冲寄存器。
优选的，所述复杂可编程逻辑器件将电信号传输给缓冲寄存器的第二管脚，电信号包括高电平电信号和低电平电信号。
优选的，所述电信号为高电平电信号时，复杂可编程逻辑器件将高电平传输给第一缓冲寄存器和第三缓冲寄存器的第二管脚，第一缓冲寄存器和第三缓冲寄存器的第二管脚控制第一缓冲寄存器和第三缓冲寄存器打开，复杂可编程逻辑器件将高电平电信号传输给MOS管，MOS管将高电平电信号取反得到低电平电信号，MOS管将低电平电信号传输给第二缓冲寄存器的第二管脚，第二缓冲寄存器的第二管脚控制第二缓冲寄存器关闭。
优选的，所述电信号为低电平电信号时，复杂可编程逻辑器件将低电平传输给第一缓冲寄存器和第三缓冲寄存器的第二管脚，第一缓冲寄存器和第三缓冲寄存器的第二管脚控制第一缓冲寄存器和第三缓冲寄存器关闭，复杂可编程逻辑器件将低电平电信号传输给MOS管，MOS管将低电平电信号取反得到高电平电信号，MOS管将高电平电信号传输给第二缓冲寄存器的第二管脚，第二缓冲寄存器的第二管脚控制第二缓冲寄存器打开。
优选的，所述第一缓冲寄存器和第三缓冲寄存器打开，第一缓冲寄存器将控制信号传输给基板管理控制器，第三缓冲寄存器将控制信号传输给调试连接器。
优选的，所述第二缓冲寄存器打开，第二寄存缓冲器将控制信号传输给增强同步串行接口技术模块上的短接板。
优选的，所述第二寄存缓冲器将控制信号传输给增强同步串行接口技术模块上的短接板，当运行模式为同步串行接口技术模式时，电路里不存在故障，短接板控制第一管脚和第二管脚连接，短接板将控制信号传输给基板管理控制器；当运行模式为调试模式时，电路里存在故障，短接板控制第二管脚和第三管脚连接，短接板将控制信号传输给调试连接器。
优选的，所述步骤S3中平台控制中心将控制信号传输给缓冲寄存器，控制信号为低引脚数数据总线模式与增强同步串行接口技术模式复用，平台控制中心将输出的控制信号传输到缓冲寄存器的输入端口。
一种支持排除故障的电路切换系统，所述系统包括：平台控制中心、复杂可编程逻辑器件、MOS管、第一缓冲寄存器、第二缓冲寄存器、第三缓冲寄存器、增强同步串行接口技术模块、基板管理控制器和调试连接器；
所述平台控制中心分别与第一缓冲寄存器、第二缓冲寄存器和第三缓冲寄存器连接，平台控制中心与基板管理控制器连接；
所述复杂可编程逻辑器件分别与第一缓冲寄存器和第三缓冲寄存器连接；
所述复杂可编程逻辑器件通过MOS管与第二缓冲寄存器连接；
所述第一缓冲寄存器与基板管理控制器连接；
所述第二缓冲寄存器与增强同步串行接口技术模块连接；
所述第三缓冲寄存器与调试连接器连接；
所述增强同步串行接口技术模块分别与基板管理控制器和调试连接器连接。
本发明的有益效果是：本发明提出的方法及系统操作难度低、使用的器件数量少、电路简单、成本低，兼容了目前所需要的支持排除故障的电路切换的系统。
附图说明
图1是本发明一种支持排除故障的电路切换方法的流程图；
图2是本发明一种支持排除故障的电路切换系统的架构图。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
参考图1，本发明实施例中的一种支持排除故障的电路切换方法，具体可以包括如下的步骤：
复杂可编程逻辑器件根据平台控制中心与基板管理控制器之间的信息交互判断模式为增强同步串行接口技术、低引脚数数据总线或调试模式；
当运行模式为增强同步串行接口技术模式时，复杂可编程逻辑器件将低电平电信号传输给MOS管，MOS管将接收到的低电平电信号进行取反得到高电平电信号，MOS管将高电平电信号传输给第二缓冲寄存器，第二缓冲寄存器接收到高电平电信号后处于打开状态，复杂可编程逻辑器件将低电平电信号传输给第一缓冲寄存器和第三缓冲寄存器，第一缓冲寄存器和第三缓冲寄存器接收到低电平电信号后处于关闭状态；平台控制中心将控制信号传输给第二缓冲寄存器，第二缓冲寄存器将控制信号传输到增强同步串行接口技术模块中的短接板上，短接板控制增强同步串行接口技术模块第一管脚和第二管脚连接，短接板将控制信号传输给基板管理控制器；
控制信号为低引脚数数据总线和增强同步串行接口技术模式复用，在使用增强同步串行接口技术模式时，平台控制中心将控制信号传输给缓冲寄存器的输入端；
当运行模式为低引脚数数据总线模式时，复杂可编程逻辑器件模块将高电平信号传输给第一缓冲寄存器和第三缓冲寄存器，控制第一缓冲寄存器和第三缓冲寄存器处于打开状态，复杂可编程逻辑器件将高电平电信号传输给MOS管，MOS管将接收到的高电平电信号进行取反得到低电平电信号，MOS管将低电平电信号传输给第二缓冲寄存器，第二缓冲寄存器接收到低电平电信号后处于关闭状态；平台控制中心将控制信号传输给第一缓冲寄存器和第三缓冲寄存器，第一缓冲寄存器将控制信号传输到基板管理控制器，第一缓冲寄存器将控制信号传输到调试连接器；
当运行模式为调试模式时，复杂可编程逻辑器件将低电平电信号传输给MOS管，MOS管将接收到的低电平电信号进行取反得到高电平电信号，MOS管将高电平电信号传输给第二缓冲寄存器，第二缓冲寄存器接收到高电平电信号后处于打开状态，复杂可编程逻辑器件将低电平电信号传输给第一缓冲寄存器和第三缓冲寄存器，第一缓冲寄存器和第三缓冲寄存器接收到低电平电信号后处于关闭状态；平台控制中心将控制信号传输给第二缓冲寄存器，第二缓冲寄存器将控制信号传输到增强同步串行接口技术模块中的短接板上，短接板控制增强同步串行接口技术模块第二管脚和第三管脚连接，短接板将控制信号传输给调试连接器；
第一缓冲寄存器和第三缓冲寄存器接收到低电平电信号后处于关闭状态，第三管脚输出高阻，高阻既不是低电平也不是高电平，高阻态无法继续传输到下一级电路，所以第一缓冲寄存器和第三缓冲寄存器接收到平台控制中心发出的控制信号后无法将控制信号传输出去；
普通寄存器和缓冲寄存器相比，普通寄存器是寄存平时处理的数据用的，可以加快计算机的处理问题的速度；而缓冲寄存器是用于两个速度不匹配的单位之间的，作用是对高速度设备进行数据缓冲，防止低速度设备来不及处理而丢失数据；
短接板在选择连接管脚的时候是根据电路中有无故障进行选择的，当电路中无故障时，短接板将第一管脚和第二管脚进行连接；当电路中有故障时，短接板将第二管脚和第三管脚进行连接。
参考图2，本发明实施例中的一种支持排除故障的电路切换系统，所述系统包括：平台控制中心、复杂可编程逻辑器件、MOS管、第一缓冲寄存器、第二缓冲寄存器、第三缓冲寄存器、增强同步串行接口技术模块、基板管理控制器和调试连接器；
平台控制中心用于与基板管理控制器进行信息交互，选择电路的运行模式，平台控制中心发出控制信号来控制电路；
复杂可编程逻辑器件将电路的运行模式转换成电信号，复杂可编程逻辑器件输出电信号控制缓冲寄存器的开关；
MOS管接收电信号，MOS管将电信号进行取反得到取反后的电信号，MOS管输出取反后的电信号控制第二缓冲寄存器开关；
第一缓冲寄存器输出控制信号来控制基板管理控制器；
第二缓冲寄存器将控制信号传输给增强同步串行接口技术模块上的短接板；
第三缓冲寄存器输出控制信号来控制调试连接器；
短接板根据电路是否存在故障来决定如何连接第一管脚、第二管脚和第三管脚，最终输出控制信号来控制基板管理控制器或调试连接器。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种支持排除故障的电路切换方法，其特征在于，包括以下步骤：
S1，平台控制中心与基板管理控制中心进行信息交互，复杂可编程逻辑器件根据信息交互设定电路的运行模式，所述电路的运行模式包括同步串行接口技术模式、低引脚数数据总线模式和调试模式；
S2，复杂可编程逻辑器件将电路的运行模式转换成电信号，复杂可编程逻辑器件将电信号传输给缓冲寄存器的第二管脚，缓冲寄存器的第二管脚根据电信号控制缓冲寄存器的开关；
S3，当运行模式为同步串行接口技术模式时，平台控制中心将控制信号传输给缓冲寄存器，缓冲寄存器将控制信号传输给增强同步串行接口技术模块上的短接板，短接板根据同步串行接口技术模式选择第一管脚和第二管脚连接，短接板将控制信号传输给基板管理控制；
当运行模式为低引脚数数据总线模式时，平台控制中心将控制信号传输给缓冲寄存器，缓冲寄存器将控制信号传输给基板管理控制器和调试连接器；
当运行模式为调试模式时，平台控制中心将控制信号传输给缓冲寄存器，缓冲寄存器将控制信号传输给增强同步串行接口技术模块上的短接板，短接板根据同步串行接口技术模式选择第二管脚和第三管脚连接，短接板将控制信号传输给调试连接器。
2.根据权利要求1所述的一种支持排除故障的电路切换方法，其特征在于：所述步骤S2中缓冲寄存器包括第一缓冲寄存器、第二缓冲寄存器和第三缓冲寄存器。
3.根据权利要求2所述的一种支持排除故障的电路切换方法，其特征在于：所述复杂可编程逻辑器件将电信号传输给缓冲寄存器的第二管脚，电信号包括高电平电信号和低电平电信号。
4.根据权利要求3所述的一种支持排除故障的电路切换方法，其特征在于：所述电信号为高电平电信号时，复杂可编程逻辑器件将高电平传输给第一缓冲寄存器和第三缓冲寄存器的第二管脚，第一缓冲寄存器和第三缓冲寄存器的第二管脚控制第一缓冲寄存器和第三缓冲寄存器打开，复杂可编程逻辑器件将高电平电信号传输给MOS管，MOS管将高电平电信号取反得到低电平电信号，MOS管将低电平电信号传输给第二缓冲寄存器的第二管脚，第二缓冲寄存器的第二管脚控制第二缓冲寄存器关闭。
5.根据权利要求3所述的一种支持排除故障的电路切换方法，其特征在于：所述电信号为低电平电信号时，复杂可编程逻辑器件将低电平传输给第一缓冲寄存器和第三缓冲寄存器的第二管脚，第一缓冲寄存器和第三缓冲寄存器的第二管脚控制第一缓冲寄存器和第三缓冲寄存器关闭，复杂可编程逻辑器件将低电平电信号传输给MOS管，MOS管将低电平电信号取反得到高电平电信号，MOS管将高电平电信号传输给第二缓冲寄存器的第二管脚，第二缓冲寄存器的第二管脚控制第二缓冲寄存器打开。
6.根据权利要求4所述的一种支持排除故障的电路切换方法，其特征在于：所述第一缓冲寄存器和第三缓冲寄存器打开，第一缓冲寄存器将控制信号传输给基板管理控制器，第三缓冲寄存器将控制信号传输给调试连接器。
7.根据权利要求5所述的一种支持排除故障的电路切换方法，其特征在于：所述第二缓冲寄存器打开，第二寄存缓冲器将控制信号传输给增强同步串行接口技术模块上的短接板。
8.根据权利要求7所述的一种支持排除故障的电路切换方法，其特征在于：所述第二寄存缓冲器将控制信号传输给增强同步串行接口技术模块上的短接板，当运行模式为同步串行接口技术模式时，电路里不存在故障，短接板控制第一管脚和第二管脚连接，短接板将控制信号传输给基板管理控制器；当运行模式为调试模式时，电路里存在故障，短接板控制第二管脚和第三管脚连接，短接板将控制信号传输给调试连接器。
9.根据权利要求1所述的一种支持排除故障的电路切换方法，其特征在于：所述步骤S3中平台控制中心将控制信号传输给缓冲寄存器，控制信号为低引脚数数据总线模式与增强同步串行接口技术模式复用，平台控制中心将输出的控制信号传输到缓冲寄存器的输入端口。
10.一种支持排除故障的电路切换系统，其特征在于，所述系统包括：平台控制中心、复杂可编程逻辑器件、MOS管、第一缓冲寄存器、第二缓冲寄存器、第三缓冲寄存器、增强同步串行接口技术模块、基板管理控制器和调试连接器；
所述平台控制中心分别与第一缓冲寄存器、第二缓冲寄存器和第三缓冲寄存器连接，平台控制中心与基板管理控制器连接；
所述复杂可编程逻辑器件分别与第一缓冲寄存器和第三缓冲寄存器连接；
所述复杂可编程逻辑器件通过MOS管与第二缓冲寄存器连接；
所述第一缓冲寄存器与基板管理控制器连接；
所述第二缓冲寄存器与增强同步串行接口技术模块连接；
所述第三缓冲寄存器与调试连接器连接；
所述增强同步串行接口技术模块分别与基板管理控制器和调试连接器连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011185674.5A CN112445657B (zh) | 2020-10-29 | 2020-10-29 | 一种支持排除故障的电路切换方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011185674.5A CN112445657B (zh) | 2020-10-29 | 2020-10-29 | 一种支持排除故障的电路切换方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112445657A true CN112445657A (zh) | 2021-03-05 |
| CN112445657B CN112445657B (zh) | 2023-01-10 |
Family
ID=74735929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011185674.5A Active CN112445657B (zh) | 2020-10-29 | 2020-10-29 | 一种支持排除故障的电路切换方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112445657B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117909275A (zh) * | 2024-03-15 | 2024-04-19 | 凌思微电子(杭州)有限公司 | 一种同时兼容多种接口的方法、电路、系统及存储介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111103827A (zh) * | 2019-12-06 | 2020-05-05 | 苏州浪潮智能科技有限公司 | 一种服务器工作模式切换装置 |
-
2020
- 2020-10-29 CN CN202011185674.5A patent/CN112445657B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111103827A (zh) * | 2019-12-06 | 2020-05-05 | 苏州浪潮智能科技有限公司 | 一种服务器工作模式切换装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117909275A (zh) * | 2024-03-15 | 2024-04-19 | 凌思微电子(杭州)有限公司 | 一种同时兼容多种接口的方法、电路、系统及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112445657B (zh) | 2023-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6363452B1 (en) | Method and apparatus for adding and removing components without powering down computer system | |
| US20200033408A1 (en) | Method and system for acquisition of test data | |
| CN206649376U (zh) | 一种应用在purley平台八路服务器PCH配置结构 | |
| CN115237822B (zh) | 一种针对晶圆级处理器iic配置接口的地址优化装置 | |
| CN112445657B (zh) | 一种支持排除故障的电路切换方法及系统 | |
| CN102457392B (zh) | 共用基板管理控制器的方法 | |
| CN109407574A (zh) | 一种多总线可选择输出控制装置及其方法 | |
| US11953550B2 (en) | Server JTAG component adaptive interconnection system and method | |
| CN107391321B (zh) | 电子计算机单板及服务器调试系统 | |
| CN113568847B (zh) | 一种网卡与处理器的互联装置及服务器 | |
| CN114020669B (zh) | 一种基于cpld的i2c链路系统及服务器 | |
| US6185523B1 (en) | Apparatus and method for computer system interrupt emulation | |
| CN114138354A (zh) | 一种支持multihost的板载OCP网卡系统及服务器 | |
| CN211375588U (zh) | 一种多调试接口切换电路 | |
| CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
| CN111723032B (zh) | 一种中断管控方法及电子设备 | |
| CN205247380U (zh) | 一种基于串行数据传输的背板 | |
| CN217718469U (zh) | Jtag通信电路及板卡、电子设备 | |
| US6973593B1 (en) | System analyzer for a data storage system | |
| CN216161088U (zh) | 一种显卡切换装置、主板及计算机设备 | |
| US20240094293A1 (en) | Systems and methods of testing devices using cxl for increased parallelism | |
| CN113868162A (zh) | 一种多gpu架构模式的切换系统及方法 | |
| US7812640B2 (en) | Bridge design for SD and MMC data buses | |
| US20230115051A1 (en) | Direct instrument-to-instrument communication without using a system controller | |
| CN115877180A (zh) | 一种测试装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |