KR0183197B1 - 전자교환기에서의 보드 실탈장 감지장치 - Google Patents

전자교환기에서의 보드 실탈장 감지장치 Download PDF

Info

Publication number
KR0183197B1
KR0183197B1 KR1019950061455A KR19950061455A KR0183197B1 KR 0183197 B1 KR0183197 B1 KR 0183197B1 KR 1019950061455 A KR1019950061455 A KR 1019950061455A KR 19950061455 A KR19950061455 A KR 19950061455A KR 0183197 B1 KR0183197 B1 KR 0183197B1
Authority
KR
South Korea
Prior art keywords
cpu
board
comparator
slave
state
Prior art date
Application number
KR1019950061455A
Other languages
English (en)
Other versions
KR970058098A (ko
Inventor
김인철
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019950061455A priority Critical patent/KR0183197B1/ko
Publication of KR970058098A publication Critical patent/KR970058098A/ko
Application granted granted Critical
Publication of KR0183197B1 publication Critical patent/KR0183197B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

본 발명은 전자교환기의 보드 실탈장 감지장치에 관한 것으로, 마스터 보드가 다수의 슬레이브 보드의 실탈장 여부를 효율적으로 감지할수 있도록 하는 전자교환기의 보드실 탈장 감지장치에 관한 것이다.
종래의 보드 실탈장 감지장치(20)는 슬레이브 보드(S1~Sn)의 상태가 변동될때마다 CPU(10)가 해당 변동된 실탈장 신호(MI1~MIn)를 레지스터(23)에 기록해 주어 비교기(22)의 입력단(A), (B)에 인가되는 신호의 상태를 동일하게 만들어 주어야 만이 비교기(22)가 슬러이브 보드(S1~Sn)들의 실탈장 신호(MI1~MIn)변화를 계속해서 비교할수 있으므로, 슬레이브 보드(S1~Sn)들의 상태가 변동될 때 마다 CPU(10)가 변동된 신호를 레지스터(23)에 기록해 주어야 함으로 인하여 CPU(10)의 부하를 증가시키게 되는 문제점이 있다.
본 발명은 비교기(43)가 CPU(30)측에 인터럽트를 발생하여 CPU(30)가 레지스터(41)의 신호상태를 읽어들여 슬레이브 보드의 탈장정보를 획득한후, CPU(30)가 비교기(43)의 출력신호 상태를 다시 정상상태로 전환시켜 주기위한 동작을 수행하지 않더라도 지연부(42)에 의해 비교기(43)의 출력신호 상태를 다시 정상상태로 전환시켜 주므로, 슬레이브 보드의 실탈장을 감지하는 경우 CPU(30)의 부하를 감소시킬수 있어 CPU(30)의 데이터 처리 효율을 개선 시킬수 있다.

Description

전자교환기에서의 보드 실탈장 감지장치
제1도는 종래 전자교환기에서의 보드 실탈장 감지방식을 설명하기 위한 도면.
제2도는 제1도에 도시된 보드 실탈장 감지장치의 구성도.
제3도는 종래의 보드 실탈장 감지장치에 대한 동작 타이밍도.
제4도는 본 발명에 따른 보드 실탈장 감지방식을 설명하기 위한 도면.
제5도는 제4도에 도시된 보드 실탈장 감지장치의 구성도.
제6도는 본 발명에 따른 보드 실탈장 감지장치에 대한 동작 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
M : 마스터 보드 S1~Sn : 슬레이브 보드
30 : CPU 40 : 보드 실탈장 감지장치
41: 레지스터 42 : 지연부
43 : 비교기
본 발명은 전자교환기의 보드 실탈장 감지장치에 관한 것으로, 특히 마스터 보드가 다수의 슬레이브 보드의 실탈장 여부를 효율적으로 감지할 수 있도록 하는 전자교환기의 보드 실탈장 감지장치에 관한 것이다.
일반적으로 전자교환기에는 다수의 회로보드를 구비하는데, 이들 회로보드 중에서 하나는 마스터 보드로 지정되어 운용되고 다른 회로보드들은 슬레이브 보드로서 운용된다. 또한, 마스터 보드는 다수의 슬레이브 보드들을 제어하여 관리하는 바, 슬레이브 보드들을 효율적으로 운용하기 위해서 슬레이브 보드들이 실장되어 있는 지의 여부를 감지하여 확인할 필요가 있다.
종래에는 다수의 슬레이브 보드들에 대한 실탈장 여부를 확인하는 경우 제1도에 도시된 바와 같은 방식으로 하였다. 즉, 마스터 보드(M)는 버스를 통해 다수의 슬레이브 보드(S1~Sn)에 접속되어 해당 버스를 통해 각종 정보를 슬레이브 보드(S1~Sn)와 주고 받으면서 슬레이브 보드(S1~Sn)들을 제어 관리한다. 한편, 마스터 보드(M)는 보드 실탈장 감지장치(10)를 구비하여, 각 슬레이브 보드(S1~Sn)로부터 입력되는 실탈장 신호(MI1~MIn)를 감지하여 해당 감지정보를 CPU(10)측에 인가하여 보고 한다.
보드 실탈장 감지장치(20)는 제2도에 도시된 바와 같이 레지스터(20), 비교기(22) 및 레지스터(23)를 구비하여 이루어 진다. 레지스터(21)는 다수의 슬레이브 보드(S1~Sn)로부터 인가되는 실탈장 신호(MI1~MIn ; 제2도에는 4개의 실탈장 신호만을 도시하였음)를 저장하였다가 데이터 버스를 통해 CPU(10)측으로 출력하고,레지스터(23)는 CPU(10)로부터 데이터 버스를 통해 인가되는 실탈장 신호를 저장하였다가 비교기(22)측에 출력하며, 비교기(22)는 슬레이브 보드(S1~Sn)로부터 인가되는 실탈장 신호(MI1~MIn)의 상태와 레지스터(23)로부터 인가되는 실탈장 신호의 상태를 비교하여 상이하면 CPU(10)측으로 슬레이브 보드가 탈장되었음을 알려준다. 한편, 슬레이브 보드(S1~Sn)가 실장되는 경우에는 보드 실탈장 감지장치(20)에 하이레벨의 실탈장 신호(MI1~MIn)가 인가되고, 슬레이브 보드(S1~Sn)가 실장되는 경우에는 보드 실탈장 감지장치(20)에 로우레벨의 실탈장 신호(MI1~MIn)가 인가된다.
보드 실탈장 감지장치(20)가 슬레이브 보드(S1~Sn)로부터 인가되는 실탈장 신호(MI1~MIn)를 감지하는 동작 과정은 다음과 같다. 먼저, CPU(10)가 비교기(22)로부터 인가되는 신호를 마스킹하고 레지스터(21)에 저장되어 있는 값을 읽어서 현재 각 슬레이브 보드(S1~Sn)들의 실탈장 정보를 획득하여 해당 실탈장 정보를 레지스터(23)에 기록한다. 이에따라, 슬레이브 보드(S1~Sn)로부터 비교기(22)의 입력단(A)에 인가되는 신호와 레지스터(23)로부터 비교기(22)의 입력단(B)에 인가되는 신호가 일치하게 되며, 이때 CPU(10)는 비교기(22)의 출력에 대한 마스킹을 해제한다.
이와 같은 상태에서 슬레이브 보드(S2)가 탈장되어 실탈장 신호(MI2)가 로우레벨로부터 하이레벨로 변동되는 경우, 비교기(22)의 입력단(A2)에 인가되는 신호와 레지스터(23)로부터 비교기(22)의 입력단(B2)에 인가되는 신호가 다르게 되어, 비교기(22)가 CPU(10)측으로 출력하던 신호의 상태를 로우레벨로부터 하이레벨로 전환함으로써 CPU(10)측에 인터럽트를 발생한다. 이때 CPU(10)는 레지스터(21)의 신호 상태를 읽어들임으로써 슬레이브 보드(S2)의 실탈장 신호(MI2)가 로우레벨로부터 하이레벨로 변동되었음을 확인하여 슬레이브 보드(S2)가 탈장되었음을 인지하게 된다. 그후, CPU(10)는 레지스터(21)로부터 읽어들인 신호를 레지스터(23)측에 기록함으로써 비교기(22)의 입력단(A2), (B2)에 입력되는 신호의 상태를 동일하게 하여 비교기(22)의 출력을 다시 로우레벨로 전환시켜 다시 슬레이브 보드(S1~Sn)의 실탈장 신호를 감지하게 한다. 이상과 같은 감지 동작은 제3도에 도시된 타이밍으로 진행된다.
이상과 같은 종래의 보드 실탈장 감지장치(20)는 슬레이브 보드의 상태가 변동될 때 마다 CPU(10)가 해당 변동된 실탈장 신호(MI1~MIn)를 레지스터(23)에 기록해 주어 비교기(22)의 입력단(A), (B)에인가되는 신호에 상태를 동일하게 만들어 주어야 만이 비교기(22)가 슬러이브 보드(S1~Sn)들의 실탈장 신호(MI1~MIn) 변화를 계속해서 비교할수 있으므로, 슬레이브 보드(S1~Sn)들의 상태가 변동될 때 마다 CPU(10)가 변동된 신호를 레지스터(23)에 기록해 주어야 함으로 인하여 CPU(10)의 부하를 증가시키게 되는 문제점이 있다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 슬레이브 보드들의 실탈장 여부를 감지하는 경우 마스터 보드의 CPU에 대한 부하를 증가시키지 않도록 하는 데에 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 특징은, 전자교환기에서의 보드실탈장 감지장치에 있어서, 다수의 슬레이브 보드로부터 인가되는 실탈장 신호를 저장하였다가 데이터 버스를 통해 CPU측으로 출력하는 레지스터와; 상기 슬레이브 보드로부터 인가되는 실탈장 신호를 소정 시간 동안 지연시켜 출력하는 지연부와; 상기 슬레이브 보드로부터 제1입력단에 인가되는 다수의 실탈장 신호와 상기 지연부로부터 제2입력단에 인가되는 다수의 실탈장 신호들 중에서 최소 한 개의 신호 상태가 일치되지 않는 경우에 상기 CPU측에 인처럽트를 발생하여 CPU에서 상기 레지스터의 상태를 확인케 하는 비교기를 포함하는데 있다.
이하 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명에서는 다수의 슬레이브 보드들에 대한 실탈장 여부를 확인하는 경우 제4도에 도시된 바와 같은 방식으로 한다. 즉, 마스터 보드(M)는 버스를 통해 다수의 슬레이브 보드(S1~Sn)에 접속되어 해당 버스를 통해 각종 정보를 슬레이브 보드(S1~Sn)와 주고 받으면서 슬레이브 보드(S1~Sn)들을 제어 관리한다. 한편, 마스터 보드(M)는 보드 실탈장 감지장치(40)를 구비하여, 각 슬레이브 보드(S1~Sn)로부터 입력되는 실탈장 신호(MI1~MIn)를 감지하여 해당 감지정보를 CPU(30)측에 인가하여 보고 한다.
보드 실탈장 감지장치(40)는 제5도에 도시된 바와 같이 레지스터(41), 비교기(43) 및 지연부(42)를 구비하여 이루어 진다. 레지스터(41)는 다수의 슬레이브 보드(S1~Sn)로부터 인가되는 실탈장 신호(MI1~MIn ; 제5도에는 4개의 실탈장 신호만을 도시하였음)를 저장하였다가 데이터 버스를 통해 CPU(30)측으로 출력하고, 지연부(42)는 슬레이브 보드(S1~Sn)로부터 인가되는 실탈장 신호(MI1~MIn)를 50nsec 동안 지연시켜 비교기(43)측에 출력하며, 비교기(43)는 슬레이브 보드(S1~Sn)로부터 인가되는 실탈장 신호(MI1~MIn)의 상태와 지연부(42)로부터 인가되는 실탈장 신호의 상태를 비교하여 상이하면 CPU(30)측으로 슬레이브 보드가 탈장되었음을 알려준다. 한편, 슬레이브 보드(S1~Sn)가 탈장된 경우에는 보드 실탈장 감지장치(40)에 하이레벨의 실탈장 신호(MI1~MIn)가 인가되고, 슬레이브 보드(S1~Sn)가 실장되는 경우에는 보드 실탈장 감지장치(40)에 로우레벨의 실탈장 신호(MI1~MIn)가 인가된다. 한편, 비교기(43)는 슬레이브 보드(S1~Sn)로부터 입력단(A)에 인가되는 다수의 신호와 지연부(42)로부터 입력단(B)에 인가되는 다수의 신호들이 모두 동일한 상태인 경우에는 로우레벨의 신호를 CPU(30)측에 출력하고, 슬레이브 보드(S1~Sn)로부터 입력단(A)에 인가되는 다수의 신호와 지연부(42)로부터 입력단(B)에 인가되는 다수의 신호들 중에서 최소한개의 신호 상태가 일치되지 않는 경우에는 하이레벨의 신호를 CPU(30)측에 출력한다.
이와 같이 구성된 본 발명의 보드 실탈장 감지장치(40)는 다음과 같이 동작한다.
먼저, CPU(30)가 비교기(43)로부터 인가되는 신호를 마스킹하고 레지스터(41)에 저장되어 있는 신호의 상태를 읽어서 현재 각 슬레이브 보드(S1~Sn)들의 실탈장 정보를 획득한 후, 비교기(43)의 출력에 대한 마스킹을 해제한다. 이때, 슬레이브 보드(S1~Sn)로부터 인가되는 실탈장 신호(MI1~MIn)가 비교기(43)의 입력단(A)에 인가되고, 지연부(42)는 슬레이브 보드(S1~Sn)로부터 인가되는 해당 실탈장 신호(MI1~MIn)를 50nsec 동안 지연시켜 비교기(43)의 입력단(B)에 인가한다.
이와 같은 상태에서 슬레이브 보드(S2)가 탈장되어 실탈장 신호(MI2)가 로우레벨로부터 하이레벨로 변동되는 경우, 제6도에 도시된 바와 같이 비교기(43)의 입력단(A2)에 인가되는 신호와 지연부(42)로부터 비교기(43)의 입력단(B2)에 인가되는 신호가 다르게 되어, 비교기(43)가 CPU(30)측으로 출력하던 신호의 상태를 로우레벨로부터 하이레벨로 전환함으로써 CPU(30)측에 인터럽트를 발생한다. 이때 CPU(10)는 레지스터(41)의 신호 상태를 읽어들임으로써 슬레이브 보드(S2)의 실탈장 신호(MI2)가 로우레벨로부터 하이레벨로 변동되었음을 확인하여 슬레이브 보드(S2)가 탈장되었음을 인지하게 된다.
즉, 슬레이브 보드(S2)가 탈장되어 실탈장 신호(MI2)가 로우레벨로부터 하이레벨로 변동되는 경우, 비교기(43)의 입력단(A2)에는 하이레벨의 신호가 인가되고 비교기(43)의 입력단(B2)에는 지연부(42)에 의해 50nsec 만큼 지연된 로우레벨의 신호가 되어, 비교기(43)의 입력단(A2)에 인가되는 신호의 상태와 입력단(B2)에 인가되는 신호의 상태가 다르게 되므로, 비교기(43)는 하이레벨의 신호를 CPU(30)측에 출력하여 인터럽트를 발생하여 줌으로써 슬레이브 보드가 탈장되었음을 통보하여 준다. 이때, CPU(30)는 비교기(43)로부터 인가되는 신호에 따라 데이터 버스를 통해 레지스터(41)의 신호상태를 읽어 들임으로써 실탈장 신호(MI2)의 상태 변화를 확인하여 슬레이브 보드(S2)가 탈장 되었음을 인지하게 된다.
이와 같이 CPU(30)가 슬레이브 보드(S2)의 탈장의 감지한후, 지연부(42)는 50nsec 만큼 지연시킨 하이레벨의 실탈장 신호(MI2)를 비교기(43)의 입력단(B2)에 인가하므로, 비교기(43)의 입력단(A2),(B2)에 인가되는 신호의 상태가 일치하게 되므로, 비교기(43)는 CPU(30)측에 인가하던 하이레벨의 신호를 로우레벨로 전환시켜 계속하여 슬레이브 보드(S1~Sn)들에 대한 실탈장 신호를 비교하는 동작을 수행하게 된다.
이상 설명한 바와 같이, 본 발명은 비교기(43)가 CPU(30)측에 인터럽트를 발생하여 CPU(30)가 레지스터(41)의 신호상태를 읽어들여 슬레이브 보드의 탈장정보를 획득한후, CPU(30)가 비교기(43)의 출력신호 상태를 다시 정상상태로 전환시켜 주기위한 동작을 수행하지 않더라도 지연부(42)에 의해 비교기(43)의 출력신호 상태를 다시 정상상태로 전환시켜 주므로, 슬레이브 보드의 실탈장을 감지하는 경우 CPU(30)의 부하를 감소 시킬수 있어 CPU(30)데이타 처리 효율을 개선시키게 된다.

Claims (1)

  1. 전자교환기에서의 보드 실탈장 감지장치에 있어서, 다수의 슬레이브 보드로부터 인가되는 실탈장 신호를 저장하였다가 데이터 버스를 통해 CPU측으로 출력하는 레지스터와; 상기 슬레이브 보드로부터 인가되는 실탈장 신호를 소정 시간 동안 지연시켜 출력하는 지연부와; 상기 슬레이브보드로부터 제1입력단에 인가되는 다수의 실탈장 신호와 상기 지연부로부터 제2입력단에 인가되는 다수의 실탈장 신호들 중에서 최소 한 개의 신호 상태가 일치되지 않는 경우에 상기 CPU측에 인터럽트를 발생하여 CPU에서 상기 레지스터의 상태를 확인케하는 비교기를 포함하는 것을 특징으로 하는 전자교환기에서의 보드 실탈장 감지장치.
KR1019950061455A 1995-12-28 1995-12-28 전자교환기에서의 보드 실탈장 감지장치 KR0183197B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950061455A KR0183197B1 (ko) 1995-12-28 1995-12-28 전자교환기에서의 보드 실탈장 감지장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950061455A KR0183197B1 (ko) 1995-12-28 1995-12-28 전자교환기에서의 보드 실탈장 감지장치

Publications (2)

Publication Number Publication Date
KR970058098A KR970058098A (ko) 1997-07-31
KR0183197B1 true KR0183197B1 (ko) 1999-05-15

Family

ID=19445925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061455A KR0183197B1 (ko) 1995-12-28 1995-12-28 전자교환기에서의 보드 실탈장 감지장치

Country Status (1)

Country Link
KR (1) KR0183197B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367699B1 (ko) * 1999-12-23 2003-01-10 엘지전자 주식회사 병렬 버스 시스템의 에러 제어 장치
KR100419097B1 (ko) * 1999-10-05 2004-02-14 엘지전자 주식회사 다수 회로보드 시스템의 인터럽트 응답 연결장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419097B1 (ko) * 1999-10-05 2004-02-14 엘지전자 주식회사 다수 회로보드 시스템의 인터럽트 응답 연결장치
KR100367699B1 (ko) * 1999-12-23 2003-01-10 엘지전자 주식회사 병렬 버스 시스템의 에러 제어 장치

Also Published As

Publication number Publication date
KR970058098A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR970059947A (ko) 외부 장치를 억세스하기 위한 데이터 처리 시스템 및 그 방법
KR0183197B1 (ko) 전자교환기에서의 보드 실탈장 감지장치
SE9604376D0 (sv) Unit switching apparatus
KR100229429B1 (ko) 인터럽트 요구 신호 발생장치
KR0128714Y1 (ko) 키보드 접속장치
JP3218152B2 (ja) パワーダウン制御方式
JPH04134552A (ja) システムバス制御方式
KR940007908B1 (ko) 복수센서의 이상상태 검출회로
KR960012981B1 (ko) 전송시스템의 장애 발생/해제 실시간 처리회로
JP2001051026A (ja) 電子回路監視装置
KR970049553A (ko) 셀프 테스트 기능을 갖는 메모리보드
JP2526516B2 (ja) 障害監視方式
JPH1082806A (ja) 電圧低下検出方法及び電圧低下検出回路
KR950007938B1 (ko) 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법
JPH02266269A (ja) 異常検出回路
JP2000214951A (ja) 筐体開閉検出回路及びこれを用いた検出方法
JPH06351077A (ja) 多重伝送装置
KR960028028A (ko) 전전자 교환기 내 신호처리어셈블리(stca) 1개 보드 당 4채널을 위한 타임 스위치 정합장치 및 방법
KR940023074A (ko) 통신장치에 있어서 시스템 유지 및 보수를 위한 제어회로
JPH04109119A (ja) センサ信号処理システム
KR20040022862A (ko) 디지털 교환 시스템의 보조 보드 인식 장치
JP2001056702A (ja) 多重化計装システム
KR19980057466U (ko) 전전자교환기에서의 td버스 정합 오류 감지회로
KR970058105A (ko) 이중화 절체 회로
KR960025007A (ko) 노드 유지 보수 버스의 이중화 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020412

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee