JPH1082806A - 電圧低下検出方法及び電圧低下検出回路 - Google Patents
電圧低下検出方法及び電圧低下検出回路Info
- Publication number
- JPH1082806A JPH1082806A JP23650696A JP23650696A JPH1082806A JP H1082806 A JPH1082806 A JP H1082806A JP 23650696 A JP23650696 A JP 23650696A JP 23650696 A JP23650696 A JP 23650696A JP H1082806 A JPH1082806 A JP H1082806A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- internal power
- drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Transform (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】多回転式アブソリュートエンコーダなどの監視
対象回路に対して部品の付加や基板パターンの追加を行
うことなく、この監視対象回路での内部電源電圧の低下
を検出できるようにする。 【解決手段】内部電源電圧Ｖｍの低下以外の異常を検出
しその異常検出時にはローレベルとなるアラーム信号を
出力するためにＣＭＯＳインバータ１０２が監視対象回
路内に設けているときに、このＣＭＯＳインバータ１０
２に対して電源として内部電源電圧Ｖｍを供給するとと
もに、このＣＭＯＳインバータ１０２の出力電圧の低下
を検出するための電圧検出ＩＣ１０３を設ける。
対象回路に対して部品の付加や基板パターンの追加を行
うことなく、この監視対象回路での内部電源電圧の低下
を検出できるようにする。 【解決手段】内部電源電圧Ｖｍの低下以外の異常を検出
しその異常検出時にはローレベルとなるアラーム信号を
出力するためにＣＭＯＳインバータ１０２が監視対象回
路内に設けているときに、このＣＭＯＳインバータ１０
２に対して電源として内部電源電圧Ｖｍを供給するとと
もに、このＣＭＯＳインバータ１０２の出力電圧の低下
を検出するための電圧検出ＩＣ１０３を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、監視対象回路での
内部電源電圧の低下を監視する電圧低下検出回路に関す
る。
内部電源電圧の低下を監視する電圧低下検出回路に関す
る。
【０００２】
【従来の技術】一般に電子回路は、何らかの理由でその
電源電圧（内部電源電圧）が本来の値から低下した際に
は正常な動作が行えなくなり、また内部に記憶していた
データの消失などが発生する。例えば、モータを含むサ
ーボ制御系で使用されるアブソリュートエンコーダにお
いて多回転量などを記憶する際、エンコーダ内部の電源
電圧が低下すると正しい値を記憶できなくなる。このよ
うに、電源電圧の低下によってさまざまな障害が引き起
こされるため、電源電圧の低下を何らかの手段により異
常として検出（アラーム検出）する必要がある。上述し
たアブソリュートエンコーダの場合であれば、このエン
コーダからの出力に応じてモータのサーボ制御を行う制
御装置（コントローラ）が、エンコーダ内部の電源電圧
の低下などの異常の発生を検出できるようにする必要が
ある。
電源電圧（内部電源電圧）が本来の値から低下した際に
は正常な動作が行えなくなり、また内部に記憶していた
データの消失などが発生する。例えば、モータを含むサ
ーボ制御系で使用されるアブソリュートエンコーダにお
いて多回転量などを記憶する際、エンコーダ内部の電源
電圧が低下すると正しい値を記憶できなくなる。このよ
うに、電源電圧の低下によってさまざまな障害が引き起
こされるため、電源電圧の低下を何らかの手段により異
常として検出（アラーム検出）する必要がある。上述し
たアブソリュートエンコーダの場合であれば、このエン
コーダからの出力に応じてモータのサーボ制御を行う制
御装置（コントローラ）が、エンコーダ内部の電源電圧
の低下などの異常の発生を検出できるようにする必要が
ある。
【０００３】図２は、従来の電圧低下検出回路の構成を
示す回路図である。この電圧低下検出回路は、アブソリ
ュートエンコーダなどに設けられるものであって、内部
電源電圧の低下などの異常が発生した場合に、アラーム
信号を上位の装置（コントローラなど）に伝えるもので
ある。ここでは、内部電源電圧低下以外の異常（その他
の異常）が生じた場合であっても、アラーム信号が出力
されるように構成されている。スイッチ２０１は、その
他の異常を検出するための部分を抽象化したものであ
り、論理回路での電圧レベルとして、正常時にはローレ
ベルを異常時にはハイレベルを発生する。スイッチ２０
１で発生した論理電圧はインバータ２０２に入力し、イ
ンバータ２０２の出力が、その他の異常を検出するため
のアラーム検出回路の出力となっている。また、内部電
源電圧Ｖｍの電圧低下を検出するために、電圧検出ＩＣ
（集積回路）２０３が設けられている。この電圧検出Ｉ
Ｃ２０３は、内部電源電圧Ｖｍを入力として、正常時に
はハイレベルを出力し、電圧低下を検出したときにはロ
ーレベルを出力する。そして、インバータ２０２の出力
と電圧検出ＩＣ２０３の出力との論理積を求めるＡＮＤ
ゲート２０４が設けられており、ＡＮＤゲート２０４の
出力がアラーム出力となっている。結局、この回路は、
その他の異常を検出するアラーム検出回路（スイッチ２
０１及びインバータ２０２）とは別に電圧検出ＩＣ２０
３を設けて内部電源電圧Ｖｍを検出する構成となってい
る。そして、スイッチ２０１がハイレベル側に接続され
るか内部電源電圧Ｖｍが低下するか、もしくはその両方
の場合に、アラーム信号（ＡＮＤゲート２０４の出力）
がローレベルとなって異常の発生が外部に伝えられるよ
うになっている。なお、アラーム検出を行うこの種の回
路では、上位装置側との接続が断線した場合でも上位装
置側で異常として検出できるようにするため、正常時に
アラーム信号がハイレベルとなり、異常検出時にアラー
ム信号がローレベルとなるようにすることが多い。
示す回路図である。この電圧低下検出回路は、アブソリ
ュートエンコーダなどに設けられるものであって、内部
電源電圧の低下などの異常が発生した場合に、アラーム
信号を上位の装置（コントローラなど）に伝えるもので
ある。ここでは、内部電源電圧低下以外の異常（その他
の異常）が生じた場合であっても、アラーム信号が出力
されるように構成されている。スイッチ２０１は、その
他の異常を検出するための部分を抽象化したものであ
り、論理回路での電圧レベルとして、正常時にはローレ
ベルを異常時にはハイレベルを発生する。スイッチ２０
１で発生した論理電圧はインバータ２０２に入力し、イ
ンバータ２０２の出力が、その他の異常を検出するため
のアラーム検出回路の出力となっている。また、内部電
源電圧Ｖｍの電圧低下を検出するために、電圧検出ＩＣ
（集積回路）２０３が設けられている。この電圧検出Ｉ
Ｃ２０３は、内部電源電圧Ｖｍを入力として、正常時に
はハイレベルを出力し、電圧低下を検出したときにはロ
ーレベルを出力する。そして、インバータ２０２の出力
と電圧検出ＩＣ２０３の出力との論理積を求めるＡＮＤ
ゲート２０４が設けられており、ＡＮＤゲート２０４の
出力がアラーム出力となっている。結局、この回路は、
その他の異常を検出するアラーム検出回路（スイッチ２
０１及びインバータ２０２）とは別に電圧検出ＩＣ２０
３を設けて内部電源電圧Ｖｍを検出する構成となってい
る。そして、スイッチ２０１がハイレベル側に接続され
るか内部電源電圧Ｖｍが低下するか、もしくはその両方
の場合に、アラーム信号（ＡＮＤゲート２０４の出力）
がローレベルとなって異常の発生が外部に伝えられるよ
うになっている。なお、アラーム検出を行うこの種の回
路では、上位装置側との接続が断線した場合でも上位装
置側で異常として検出できるようにするため、正常時に
アラーム信号がハイレベルとなり、異常検出時にアラー
ム信号がローレベルとなるようにすることが多い。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来の電圧低下検出回路では、内部電源電圧の低下を
検出するために、電圧低下検出だけを行う目的の電圧検
出用の回路（電圧検出ＩＣ）を追加する必要があるの
で、回路での部品点数や基板上のパターン配線が増え、
エンコーダに代表される監視対象回路の小型化、ローコ
スト化に制約を与えるという問題点がある。また、いっ
たん異常が発生してアラーム検出しても正常状態に復帰
するとアラーム信号も正常に戻るので、異常が発生した
ことが記憶されないという問題点もある。
た従来の電圧低下検出回路では、内部電源電圧の低下を
検出するために、電圧低下検出だけを行う目的の電圧検
出用の回路（電圧検出ＩＣ）を追加する必要があるの
で、回路での部品点数や基板上のパターン配線が増え、
エンコーダに代表される監視対象回路の小型化、ローコ
スト化に制約を与えるという問題点がある。また、いっ
たん異常が発生してアラーム検出しても正常状態に復帰
するとアラーム信号も正常に戻るので、異常が発生した
ことが記憶されないという問題点もある。
【０００５】本発明の目的は、監視対象回路内に電圧検
出ＩＣなどを追加することなく、また監視対象回路内に
新たな基板パターンを追加することなく、監視対象回路
での内部電源電圧の低下を有効に検出することができる
電圧低下検出方法及び電圧低下検出回路を提供すること
にある。また、監視対象回路での内部電源電圧の低下に
よりアラームが発生し、その後に正常に復帰したときで
も、アラームの発生を記憶しておくことができる電圧低
下検出回路を提供することも目的とする。
出ＩＣなどを追加することなく、また監視対象回路内に
新たな基板パターンを追加することなく、監視対象回路
での内部電源電圧の低下を有効に検出することができる
電圧低下検出方法及び電圧低下検出回路を提供すること
にある。また、監視対象回路での内部電源電圧の低下に
よりアラームが発生し、その後に正常に復帰したときで
も、アラームの発生を記憶しておくことができる電圧低
下検出回路を提供することも目的とする。
【０００６】
【課題を解決するための手段】本発明の電圧低下検出方
法は、内部電源電圧の低下を検出する電圧低下検出方法
において、前記内部電源電圧が供給され、所定の条件が
成立したときにローレベルとなるアラーム信号を出力す
るＣＭＯＳ論理ゲート回路を設け、前記ＣＭＯＳ論理ゲ
ート回路の出力における電圧低下を検出することによっ
て前記内部電源電圧の低下を検出する。本発明の電圧低
下検出回路は、内部電源電圧の低下を検出する電圧低下
検出回路において、前記内部電源電圧が供給され、所定
の条件が成立したときにローレベルとなるアラーム信号
を出力するＣＭＯＳ論理ゲート回路と、前記アラーム信
号の電圧を検出する電圧検出回路とを有し、前記電圧検
出回路により、前記所定の条件の成立を検出するととも
に前記内部電源電圧の低下を検出する。
法は、内部電源電圧の低下を検出する電圧低下検出方法
において、前記内部電源電圧が供給され、所定の条件が
成立したときにローレベルとなるアラーム信号を出力す
るＣＭＯＳ論理ゲート回路を設け、前記ＣＭＯＳ論理ゲ
ート回路の出力における電圧低下を検出することによっ
て前記内部電源電圧の低下を検出する。本発明の電圧低
下検出回路は、内部電源電圧の低下を検出する電圧低下
検出回路において、前記内部電源電圧が供給され、所定
の条件が成立したときにローレベルとなるアラーム信号
を出力するＣＭＯＳ論理ゲート回路と、前記アラーム信
号の電圧を検出する電圧検出回路とを有し、前記電圧検
出回路により、前記所定の条件の成立を検出するととも
に前記内部電源電圧の低下を検出する。
【０００７】本発明では、ＣＭＯＳ論理ゲート回路のハ
イレベル出力電圧が、そのＣＭＯＳ論理ゲート回路に供
給される電源電圧にほぼ等しいことを利用し、内部電源
電圧低下以外の異常（その他の異常）とともに、電圧検
出回路（電圧検出用のＩＣなど）によって内部電源電圧
の低下を検出する。すなわち、その他の異常を検出して
アラーム信号を出力するためのＣＭＯＳ論理ゲート回路
が監視対象回路（内部電源電圧の監視の対象となる回
路）内に用意されているとして、このＣＭＯＳ論理ゲー
ト回路を内部電源電圧で駆動すると、ＣＭＯＳ論理ゲー
ト回路は、内部電源電圧の低下がなくかつその他の異常
も発生していない場合には正規の電圧でハイレベルの信
号が出力し、その他の異常は発生していないが内部電源
電圧の低下が発生しているときには正規のハイレベルの
電圧よりも低下した電圧（そのときの内部電源電圧にほ
ぼ等しい電圧）で信号が出力し、その他の異常が発生し
ているときにはローレベルの電圧が出力することを利用
している。このＣＭＯＳ論理ゲート回路の出力電圧を監
視し、所定のハイレベルの電圧値から低下したかどうか
を検出することによって、その他の異常とともに内部電
源電圧低下も同時に検出することができる。
イレベル出力電圧が、そのＣＭＯＳ論理ゲート回路に供
給される電源電圧にほぼ等しいことを利用し、内部電源
電圧低下以外の異常（その他の異常）とともに、電圧検
出回路（電圧検出用のＩＣなど）によって内部電源電圧
の低下を検出する。すなわち、その他の異常を検出して
アラーム信号を出力するためのＣＭＯＳ論理ゲート回路
が監視対象回路（内部電源電圧の監視の対象となる回
路）内に用意されているとして、このＣＭＯＳ論理ゲー
ト回路を内部電源電圧で駆動すると、ＣＭＯＳ論理ゲー
ト回路は、内部電源電圧の低下がなくかつその他の異常
も発生していない場合には正規の電圧でハイレベルの信
号が出力し、その他の異常は発生していないが内部電源
電圧の低下が発生しているときには正規のハイレベルの
電圧よりも低下した電圧（そのときの内部電源電圧にほ
ぼ等しい電圧）で信号が出力し、その他の異常が発生し
ているときにはローレベルの電圧が出力することを利用
している。このＣＭＯＳ論理ゲート回路の出力電圧を監
視し、所定のハイレベルの電圧値から低下したかどうか
を検出することによって、その他の異常とともに内部電
源電圧低下も同時に検出することができる。
【０００８】本発明においてＣＭＯＳ論理ゲート回路と
は、２値ディジタル信号を扱うための論理回路であっ
て、少なくとも出力段がＣＭＯＳ(Complementary Metal
OxideSemiconductor)構成のもののことであり、例え
ば、標準論理ＩＣを用いたもののほか、ゲートアレイや
ＡＳＩＣなどであってもよい。論理回路の種類として
も、インバータ、バッファ、ＮＡＮＤゲート、ＮＯＲゲ
ートなどの基本的なゲート回路が挙げられるほか、これ
らゲート回路を組み合わせたラッチ回路やフリップフロ
ップ回路などであってもよい。本発明の電圧低下検出回
路においては、セット端子及びリセット端子を有するＲ
Ｓフリップフロップ回路をさらに備え、電圧検出回路の
出力をセット端子に入力することにより、正常状態に復
帰後もアラーム信号が保持されることになり、内部電源
電圧の低下などの異常の発生を記憶しておくことができ
る。
は、２値ディジタル信号を扱うための論理回路であっ
て、少なくとも出力段がＣＭＯＳ(Complementary Metal
OxideSemiconductor)構成のもののことであり、例え
ば、標準論理ＩＣを用いたもののほか、ゲートアレイや
ＡＳＩＣなどであってもよい。論理回路の種類として
も、インバータ、バッファ、ＮＡＮＤゲート、ＮＯＲゲ
ートなどの基本的なゲート回路が挙げられるほか、これ
らゲート回路を組み合わせたラッチ回路やフリップフロ
ップ回路などであってもよい。本発明の電圧低下検出回
路においては、セット端子及びリセット端子を有するＲ
Ｓフリップフロップ回路をさらに備え、電圧検出回路の
出力をセット端子に入力することにより、正常状態に復
帰後もアラーム信号が保持されることになり、内部電源
電圧の低下などの異常の発生を記憶しておくことができ
る。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。図１は本発明の実施の一
形態の電圧低下検出回路の構成を示す回路図である。内
部電源電圧の監視の対象となる回路の内部に、ハイレベ
ルとローレベル（接地レベル）との間で切り替わるスイ
ッチ１０１と、スイッチ１０１の出力を反転して外部に
出力するためのＣＭＯＳインバータ１０２とが設けられ
ている。また、この電圧低下検出回路には、電圧検出Ｉ
Ｃ１０３と、２個のＮＡＮＤゲート１０４ａ,１０４ｂ
をたすき掛けに接続して構成されたＲＳフリップフロッ
プ１０４とが設けられている。ＲＳフリップフロップ１
０４のセット端子Ｓには電圧検出ＩＣ１０３の出力が入
力し、また、リセット端子Ｒは抵抗１０５によってプル
アップされるとともにそこにリセット信号が入力するよ
うになっている。ＣＭＯＳインバータ１０２の出力が電
圧検出ＩＣ１０３に直接入力している。ＣＭＯＳインバ
ータ１０２には、電源電圧として、内部電源電圧Ｖｍが
供給されている。電圧検出ＩＣ１０３の出力はアラーム
信号として外部に出力され、また、ＲＳフリップフロッ
プ１０４の出力は保持アラーム信号として出力されてい
る。
て、図面を参照して説明する。図１は本発明の実施の一
形態の電圧低下検出回路の構成を示す回路図である。内
部電源電圧の監視の対象となる回路の内部に、ハイレベ
ルとローレベル（接地レベル）との間で切り替わるスイ
ッチ１０１と、スイッチ１０１の出力を反転して外部に
出力するためのＣＭＯＳインバータ１０２とが設けられ
ている。また、この電圧低下検出回路には、電圧検出Ｉ
Ｃ１０３と、２個のＮＡＮＤゲート１０４ａ,１０４ｂ
をたすき掛けに接続して構成されたＲＳフリップフロッ
プ１０４とが設けられている。ＲＳフリップフロップ１
０４のセット端子Ｓには電圧検出ＩＣ１０３の出力が入
力し、また、リセット端子Ｒは抵抗１０５によってプル
アップされるとともにそこにリセット信号が入力するよ
うになっている。ＣＭＯＳインバータ１０２の出力が電
圧検出ＩＣ１０３に直接入力している。ＣＭＯＳインバ
ータ１０２には、電源電圧として、内部電源電圧Ｖｍが
供給されている。電圧検出ＩＣ１０３の出力はアラーム
信号として外部に出力され、また、ＲＳフリップフロッ
プ１０４の出力は保持アラーム信号として出力されてい
る。
【００１０】電圧検出ＩＣ１０３は、入力する信号の電
圧が所定のしきい値以上のときにハイレベルを出力し、
しきい値を下回るときにはローレベルを出力するもので
あって、例えば、市販の電源監視用ＩＣを使用できる。
内部電源電圧Ｖｍの電圧についての正常範囲の下限値に
対応する値が、しきい値として設定される。また、スイ
ッチ１０１は、内部電源電圧低下以外の異常（その他の
異常）を検出してアラームとして出力する回路を抽象化
したものであり、通常時にはローレベルを出力するよう
になっている。実際には、スイッチ１０１としては、各
種のセンサ回路や論理回路が使用されている。
圧が所定のしきい値以上のときにハイレベルを出力し、
しきい値を下回るときにはローレベルを出力するもので
あって、例えば、市販の電源監視用ＩＣを使用できる。
内部電源電圧Ｖｍの電圧についての正常範囲の下限値に
対応する値が、しきい値として設定される。また、スイ
ッチ１０１は、内部電源電圧低下以外の異常（その他の
異常）を検出してアラームとして出力する回路を抽象化
したものであり、通常時にはローレベルを出力するよう
になっている。実際には、スイッチ１０１としては、各
種のセンサ回路や論理回路が使用されている。
【００１１】次にこの電圧低下検出回路の動作を説明す
る。スイッチ１０１がローレベル側に接続されていると
き、すなわちその他の異常が検出されていないときに
は、ＣＭＯＳインバータ１０２の出力はハイレベルであ
る。このＣＭＯＳインバータ１０２は電源として内部電
源電圧Ｖｍが供給されているから、ＣＭＯＳインバータ
１０２の出力電圧は、内部電源電圧Ｖｍにほぼ等しくな
っている。内部電源電圧Ｖｍが正常範囲内にあるときに
は、電圧検出ＩＣ１０３の出力はハイレベルであり、ア
ラーム信号はハイレベルであって保持アラーム信号もハ
イレベルとなっている。ここで内部電源電圧Ｖｍが低下
すると、ＣＭＯＳインバータ１０２からのハイレベルの
信号の電圧も低下し、この電圧低下は電圧検出ＩＣ１０
３によって検出され、電圧検出ＩＣ１０３の出力すなわ
ちアラーム信号がローレベルとなる。この結果、ＲＳフ
リップフロップ１０４から出力される保持アラーム信号
もローレベルとなる。スイッチ１０１がローレベル側か
らハイレベル側に切り替わったとき、すなわちその他の
異常が検出された場合にも、ＣＭＯＳインバータ１０２
の出力がローレベルとなって電圧検出ＩＣ１０３の出力
がローレベルとなり、内部電源電圧Ｖｍが低下した場合
と同様に、アラーム信号及び保持アラーム信号がローレ
ベルに遷移する。
る。スイッチ１０１がローレベル側に接続されていると
き、すなわちその他の異常が検出されていないときに
は、ＣＭＯＳインバータ１０２の出力はハイレベルであ
る。このＣＭＯＳインバータ１０２は電源として内部電
源電圧Ｖｍが供給されているから、ＣＭＯＳインバータ
１０２の出力電圧は、内部電源電圧Ｖｍにほぼ等しくな
っている。内部電源電圧Ｖｍが正常範囲内にあるときに
は、電圧検出ＩＣ１０３の出力はハイレベルであり、ア
ラーム信号はハイレベルであって保持アラーム信号もハ
イレベルとなっている。ここで内部電源電圧Ｖｍが低下
すると、ＣＭＯＳインバータ１０２からのハイレベルの
信号の電圧も低下し、この電圧低下は電圧検出ＩＣ１０
３によって検出され、電圧検出ＩＣ１０３の出力すなわ
ちアラーム信号がローレベルとなる。この結果、ＲＳフ
リップフロップ１０４から出力される保持アラーム信号
もローレベルとなる。スイッチ１０１がローレベル側か
らハイレベル側に切り替わったとき、すなわちその他の
異常が検出された場合にも、ＣＭＯＳインバータ１０２
の出力がローレベルとなって電圧検出ＩＣ１０３の出力
がローレベルとなり、内部電源電圧Ｖｍが低下した場合
と同様に、アラーム信号及び保持アラーム信号がローレ
ベルに遷移する。
【００１２】このように、その他の異常を検出するため
の回路（ここではスイッチ１０１及びＣＭＯＳインバー
タ１０２）によって、同時に、内部電源電圧Ｖｍの低下
を検出することができる。
の回路（ここではスイッチ１０１及びＣＭＯＳインバー
タ１０２）によって、同時に、内部電源電圧Ｖｍの低下
を検出することができる。
【００１３】次に、その他の異常あるいは内部電源電圧
Ｖｍの低下を検出した後、正常状態に復帰した際の動作
を説明する。その他の異常及び内部電源電圧Ｖｍの低下
のいずれの異常も発生していない状態に復帰すると、Ｃ
ＭＯＳインバータ１０２の出力は正規の電圧でのハイレ
ベルの信号となり、電圧検出ＩＣ１０２の出力もハイレ
ベルとなって、アラーム信号はハイレベルとなる。この
とき、ＲＳフリップフロップ１０４のセット端子Ｓへの
信号もハイレベルとなるが、ＮＡＮＤゲート１０４ａの
出力がローレベルであるためにＮＡＮＤゲート１０４ｂ
の出力はハイレベルとままとなって、保持アラーム信号
は依然としてローレベルを維持する。すなわち、ＲＳフ
リップフロップ１０４は異常が起きたことを記憶するの
で、保持アラーム信号を参照して異常が起きたか起こら
なかったを確認することができる。このように保持され
た保持アラーム信号を解除するには、ローレベルのリセ
ット信号をＲＳフリップフロップ１０４のリセット端子
Ｒに入力すればよい。
Ｖｍの低下を検出した後、正常状態に復帰した際の動作
を説明する。その他の異常及び内部電源電圧Ｖｍの低下
のいずれの異常も発生していない状態に復帰すると、Ｃ
ＭＯＳインバータ１０２の出力は正規の電圧でのハイレ
ベルの信号となり、電圧検出ＩＣ１０２の出力もハイレ
ベルとなって、アラーム信号はハイレベルとなる。この
とき、ＲＳフリップフロップ１０４のセット端子Ｓへの
信号もハイレベルとなるが、ＮＡＮＤゲート１０４ａの
出力がローレベルであるためにＮＡＮＤゲート１０４ｂ
の出力はハイレベルとままとなって、保持アラーム信号
は依然としてローレベルを維持する。すなわち、ＲＳフ
リップフロップ１０４は異常が起きたことを記憶するの
で、保持アラーム信号を参照して異常が起きたか起こら
なかったを確認することができる。このように保持され
た保持アラーム信号を解除するには、ローレベルのリセ
ット信号をＲＳフリップフロップ１０４のリセット端子
Ｒに入力すればよい。
【００１４】以上、本発明の実施の形態を説明したが、
本発明は上述の形態に限定されるものではない。例え
ば、ＣＭＯＳインバータ以外にも、ＣＭＯＳ論理ゲート
回路として、ＮＡＮＤゲートやバッファなどを利用する
ことができる。また、ＣＭＯＳ論理ゲート回路の出力電
圧を検出するための電圧検出回路として、上述した電圧
検出ＩＣのほか、ディスクリート部品で構成された回路
を使用することもできる。
本発明は上述の形態に限定されるものではない。例え
ば、ＣＭＯＳインバータ以外にも、ＣＭＯＳ論理ゲート
回路として、ＮＡＮＤゲートやバッファなどを利用する
ことができる。また、ＣＭＯＳ論理ゲート回路の出力電
圧を検出するための電圧検出回路として、上述した電圧
検出ＩＣのほか、ディスクリート部品で構成された回路
を使用することもできる。
【００１５】
【発明の効果】以上説明したように本発明は、内部電源
電圧の監視の対象となる回路内に設けられ正常時にはハ
イレベルを出力するＣＭＯＳ論理ゲート回路にその内部
電源電圧を供給し、このＣＭＯＳ論理ゲート回路の出力
電圧を検出することにより、監視対象回路内に新たに部
品や基板上パターン配線を追加することなく内部電源電
圧の低下を検出することが可能になり、回路の小型化、
ローコスト化が達成できるという効果がある。また、検
出したアラームをＲＳフリップフロップによって記憶す
ることにより、内部電源電圧が低下しその後正常に復帰
した場合であっても、異常の発生を事後に確認できると
いう効果がある。
電圧の監視の対象となる回路内に設けられ正常時にはハ
イレベルを出力するＣＭＯＳ論理ゲート回路にその内部
電源電圧を供給し、このＣＭＯＳ論理ゲート回路の出力
電圧を検出することにより、監視対象回路内に新たに部
品や基板上パターン配線を追加することなく内部電源電
圧の低下を検出することが可能になり、回路の小型化、
ローコスト化が達成できるという効果がある。また、検
出したアラームをＲＳフリップフロップによって記憶す
ることにより、内部電源電圧が低下しその後正常に復帰
した場合であっても、異常の発生を事後に確認できると
いう効果がある。
【図１】本発明の実施の一形態の電圧低下検出回路の構
成を示す回路図である。
成を示す回路図である。
【図２】従来の電圧低下検出回路の一例を示す回路図で
ある。
ある。
１０１,２０１ スイッチ １０２ ＣＭＯＳインバータ １０３,２０３ 電圧検出ＩＣ １０４ ＲＳフリップフロップ １０４ａ,１０４ｂ ＮＡＮＤゲート １０５ 抵抗 ２０２ インバータ ２０４ ＡＮＤゲート
Claims (3)
- 【請求項１】 内部電源電圧の低下を検出する電圧低下
検出方法において、 前記内部電源電圧が供給され、所定の条件が成立したと
きにローレベルとなるアラーム信号を出力するＣＭＯＳ
論理ゲート回路を設け、 前記ＣＭＯＳ論理ゲート回路の出力における電圧低下を
検出することによって前記内部電源電圧の低下を検出す
ることを特徴とする電圧低下検出方法。 - 【請求項２】 内部電源電圧の低下を検出する電圧低下
検出回路において、 前記内部電源電圧が供給され、所定の条件が成立したと
きにローレベルとなるアラーム信号を出力するＣＭＯＳ
論理ゲート回路と、 前記アラーム信号の電圧を検出する電圧検出回路とを有
し、 前記電圧検出回路により、前記所定の条件の成立を検出
するとともに前記内部電源電圧の低下を検出することを
特徴とする電圧低下検出回路。 - 【請求項３】 セット端子及びリセット端子を有するＲ
Ｓフリップフロップ回路をさらに備え、前記電圧検出回
路の出力が前記セット端子に入力する請求項２の記載の
電圧低下検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23650696A JPH1082806A (ja) | 1996-09-06 | 1996-09-06 | 電圧低下検出方法及び電圧低下検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23650696A JPH1082806A (ja) | 1996-09-06 | 1996-09-06 | 電圧低下検出方法及び電圧低下検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1082806A true JPH1082806A (ja) | 1998-03-31 |
Family
ID=17001740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23650696A Pending JPH1082806A (ja) | 1996-09-06 | 1996-09-06 | 電圧低下検出方法及び電圧低下検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1082806A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006137303A1 (ja) * | 2005-06-20 | 2009-01-15 | パナソニック株式会社 | 半導体レーザ駆動回路、並びに半導体レーザ駆動回路を備える光ディスク装置及び集積回路 |
| CN102263319A (zh) * | 2010-05-28 | 2011-11-30 | 旭丽电子(广州)有限公司 | 偶极天线及具有偶极天线的电子装置 |
| WO2014013621A1 (ja) * | 2012-07-20 | 2014-01-23 | 株式会社安川電機 | 光学式エンコーダ、エンコーダ付モータ、サーボシステム |
-
1996
- 1996-09-06 JP JP23650696A patent/JPH1082806A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006137303A1 (ja) * | 2005-06-20 | 2009-01-15 | パナソニック株式会社 | 半導体レーザ駆動回路、並びに半導体レーザ駆動回路を備える光ディスク装置及び集積回路 |
| US8036254B2 (en) | 2005-06-20 | 2011-10-11 | Panasonic Corporation | Semiconductor laser driving circuit, and optical disc device and integrated circuit provided with semiconductor laser driving circuit |
| CN102263319A (zh) * | 2010-05-28 | 2011-11-30 | 旭丽电子(广州)有限公司 | 偶极天线及具有偶极天线的电子装置 |
| WO2014013621A1 (ja) * | 2012-07-20 | 2014-01-23 | 株式会社安川電機 | 光学式エンコーダ、エンコーダ付モータ、サーボシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7668995B2 (en) | IIC bus communication system capable of suppressing freeze of IIC bus communication and method for controlling IIC bus communication | |
| JP2008014798A (ja) | 温度検出回路、温度検出回路を有する半導体装置及び温度検出方法 | |
| US7005894B2 (en) | Adaptive voltage monitoring | |
| US4945540A (en) | Gate circuit for bus signal lines | |
| EP4206697A1 (en) | Self-locking and detection circuit and apparatus, and control method | |
| JPH1082806A (ja) | 電圧低下検出方法及び電圧低下検出回路 | |
| KR100851147B1 (ko) | 스마트 정션박스를 이용한 이중 전원시스템 및 그의 라인쇼트 감지방법 | |
| JP2009159121A (ja) | 電子回路装置、回路システム、集積回路装置および電子機器 | |
| US5402018A (en) | Semiconductor integrated circuit | |
| US5870623A (en) | I/O port for determining accidents in an external device | |
| US6633469B2 (en) | Power semiconductor circuit | |
| JP2019506746A (ja) | 耐短絡出力ピン回路要素 | |
| JP2002366505A (ja) | 実装位置検出方法及び装置 | |
| US20070271057A1 (en) | Inspection method of semiconductor integrated circuit and semiconductor | |
| US5929675A (en) | Power applying circuit with initial reset pulse for semiconductor memory | |
| JP2004048341A (ja) | 半導体集積回路 | |
| JP2008245036A (ja) | 半導体集積回路およびその出力端子の短絡検出方法 | |
| JP2842840B2 (ja) | 半導体装置のバーンイン試験装置 | |
| JPH1021111A (ja) | マイクロコンピュータ装置 | |
| JPH04262440A (ja) | 半導体集積回路 | |
| JP3116423B2 (ja) | 出力回路の検査回路 | |
| JP2015176349A (ja) | 情報処理装置、故障検出方法及びプログラム | |
| JPH063423A (ja) | 半導体回路 | |
| JPH036122A (ja) | ３ステートバッファ | |
| CN101387973B (zh) | 系统误操作的防止装置 |