JPH036122A - ３ステートバッファ - Google Patents
３ステートバッファInfo
- Publication number
- JPH036122A JPH036122A JP1140392A JP14039289A JPH036122A JP H036122 A JPH036122 A JP H036122A JP 1140392 A JP1140392 A JP 1140392A JP 14039289 A JP14039289 A JP 14039289A JP H036122 A JPH036122 A JP H036122A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- short
- state buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 29
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 7
- 230000006378 damage Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は３ステートバッファ、特に、出力端子が短絡状
態になった場合に、出力トランジスタを保護する保護回
路を外付けする３ステートバッファに関する。
態になった場合に、出力トランジスタを保護する保護回
路を外付けする３ステートバッファに関する。
従来の技術としては、例えば、半導体回路マニュアル、
ＰＰ８５０−８５３．オーム社、昭和５０年、第１版公
報記載の３ステートバッファがある。
ＰＰ８５０−８５３．オーム社、昭和５０年、第１版公
報記載の３ステートバッファがある。
従来の３ステートバッファは、集積回路化され、短絡保
護回路または短絡保護抵抗を内蔵していた。
護回路または短絡保護抵抗を内蔵していた。
しかし、ＣＭＯＳ出力の製品でこのような短絡保護回路
または短絡保護抵抗を内蔵していないものも存在する。
または短絡保護抵抗を内蔵していないものも存在する。
−Ｒに、３ステートバッファは出力のワイヤード・オア
をとり使用される。
をとり使用される。
従来の３ステートバッファについて図面を参照して詳細
に説明する。
に説明する。
第２図は従来の３ステートバッファ（回路）の−例を示
す回路図である。
す回路図である。
第２図に示す３ステートバッファ（回路）は、（Ａ）入
力端子１ａに入力端が接続され、イネーブル端子２ａに
イネーブル入力端が接続され、出力端子４ａに出力端が
接続された第１の３ステートバッファ、 （Ｂ）入力端子１ｂに入力端が接続され、イネーブル端
子２ｂにイネーブル入力端が接続され、出力端子４ｂに
出力端が接続された第２の３ステートバッファ、 （Ｃ）入力端子１ｎに入力端が接続され、イネーブル端
子２ｎにイネーブル入力端が接続され、出力端子４ｎに
出力端が接続された第ｎの３ステートバッファ、 （Ｄ）バスラに接続された出力端子４ａ〜４ｎ、とを含
んで構成される。
力端子１ａに入力端が接続され、イネーブル端子２ａに
イネーブル入力端が接続され、出力端子４ａに出力端が
接続された第１の３ステートバッファ、 （Ｂ）入力端子１ｂに入力端が接続され、イネーブル端
子２ｂにイネーブル入力端が接続され、出力端子４ｂに
出力端が接続された第２の３ステートバッファ、 （Ｃ）入力端子１ｎに入力端が接続され、イネーブル端
子２ｎにイネーブル入力端が接続され、出力端子４ｎに
出力端が接続された第ｎの３ステートバッファ、 （Ｄ）バスラに接続された出力端子４ａ〜４ｎ、とを含
んで構成される。
第３図は第２図に示す従来例の詳細を示す回路図、第４
図はその動作を説明するためのタイムチャートである。
図はその動作を説明するためのタイムチャートである。
入力信号ａが“’ Ｉ−１”レベルから“Ｌ″レベル変
化し、イネーブル信号すが“Ｌ １ルベルからＨ１ルベ
ルになった時、出力信号ｐは“Ｌ″ルベルなる。
化し、イネーブル信号すが“Ｌ １ルベルからＨ１ルベ
ルになった時、出力信号ｐは“Ｌ″ルベルなる。
入力信号Ｃが“Ｈ″ルベルなっても、イネーブル信号ｄ
が“Ｌ １ルベルであるから、出力端子４ｂは高インピ
ーダンス状態であり、３ステートバッファ３ｂの出力信
号ｑは不定である。
が“Ｌ １ルベルであるから、出力端子４ｂは高インピ
ーダンス状態であり、３ステートバッファ３ｂの出力信
号ｑは不定である。
もし、何等かの故障原因で、イネーブル信号すが“Ｈ”
レベルになると、出力信号ｑは“Ｈパレベルになる。
レベルになると、出力信号ｑは“Ｈパレベルになる。
すなわち、トランジスタＱ１．Ｑ４がＯＦＦ、トランジ
スタＱ２．Ｑ３がＯＮになるので、短絡電流がトランジ
スタＱ３→バス５→トランジスタＱ２に流れ、トランジ
スタＱ３，２の性能低下、破壊をおこす。
スタＱ２．Ｑ３がＯＮになるので、短絡電流がトランジ
スタＱ３→バス５→トランジスタＱ２に流れ、トランジ
スタＱ３，２の性能低下、破壊をおこす。
出力短絡頻度の高いところに用いられる、例えばインタ
ーフェース用ＩＣでは、チップ面積をほとんど増加させ
ない程度の合計しても数案子のＴｒ、Ｒ，Ｄｉの追加で
短絡保護回路を設けることができるので、短絡保護回路
付のＩＣを供給した方が有利であるが、このような配慮
のされていないＩＣを使用せざるをえない場合は、外付
けの短絡保護回路が必要になる。
ーフェース用ＩＣでは、チップ面積をほとんど増加させ
ない程度の合計しても数案子のＴｒ、Ｒ，Ｄｉの追加で
短絡保護回路を設けることができるので、短絡保護回路
付のＩＣを供給した方が有利であるが、このような配慮
のされていないＩＣを使用せざるをえない場合は、外付
けの短絡保護回路が必要になる。
上述した従来の３ステートバッファは、出力短絡の防止
がイネーブル信号の制御に依存しており、システム動作
の関係で出力短絡となったり、システムの一つが破壊し
たとき過大電流により性能の低下や破壊を起すという欠
点があった。
がイネーブル信号の制御に依存しており、システム動作
の関係で出力短絡となったり、システムの一つが破壊し
たとき過大電流により性能の低下や破壊を起すという欠
点があった。
本発明の３ステートバッファは、３ステートバッファの
出力端子より“Ｌ ＩＴレベルの信号が出力される状態
で外部より“Ｈパレベルの信号が加えられた時出力短絡
と判断して短絡信号を出力する出力短絡検出回路と、前
記短絡信号とイネーブル信号とにもとづいて前記イネー
ブル信号の変化を検出するイネーブル信号変化検出回路
と、前記イネーブル信号変化検出回路を出力をラッチし
前記３ステートバッファのイネーブル端子に印加するラ
ッチ回路とを含んで構成される。
出力端子より“Ｌ ＩＴレベルの信号が出力される状態
で外部より“Ｈパレベルの信号が加えられた時出力短絡
と判断して短絡信号を出力する出力短絡検出回路と、前
記短絡信号とイネーブル信号とにもとづいて前記イネー
ブル信号の変化を検出するイネーブル信号変化検出回路
と、前記イネーブル信号変化検出回路を出力をラッチし
前記３ステートバッファのイネーブル端子に印加するラ
ッチ回路とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
第１図に示す３ステートバッファは、３ステートバッフ
ァ２０の出力端子より°°Ｌ″ルベルの信号が出力され
る状態で外部より“Ｈｏ”レベルの信号が加えられた時
出力短絡と判断して短絡信号を出力する出力短絡検出回
路１６と、前記短絡信号とイネーブル信号とにもとづい
て前記イネーブル信号の変化を検出するイネーブル信号
変化検出回路１７と、前記イネーブル信号変化検出回路
を出力をラッチし前記３ステートバッファのイネーブル
端子に印加するラッチ回路１４とを含んで構成される。
ァ２０の出力端子より°°Ｌ″ルベルの信号が出力され
る状態で外部より“Ｈｏ”レベルの信号が加えられた時
出力短絡と判断して短絡信号を出力する出力短絡検出回
路１６と、前記短絡信号とイネーブル信号とにもとづい
て前記イネーブル信号の変化を検出するイネーブル信号
変化検出回路１７と、前記イネーブル信号変化検出回路
を出力をラッチし前記３ステートバッファのイネーブル
端子に印加するラッチ回路１４とを含んで構成される。
本発明の３ステートバッファは、８力短絡状態が発生し
なとき、これを自動的に検出して、出力トランジスタの
破壊を防止できるという効果がある。
なとき、これを自動的に検出して、出力トランジスタの
破壊を防止できるという効果がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
の一例を示す回路図、第３図は第２図に示す従来例の詳
細を示す回路図、第４図はその動作を説明するためのタ
イムチャートである。 １・・・・・・入力端子、２・・・・・・イネーブル端
子、３・・・・・・３ステートバッファ、４・・・・・
・出力端子、５・・・・・・バス、１４・・・・・・ラ
ッチ回路、１６・・・・・・出力短絡検出回路、１７・
・・・・・イネーブル信号変化検出回路、２０・・・・
・・バッファ。 Ｑ１〜Ｑ４・・・・−・トランジスタ、ａ・・・・・・
入力信号、ｂ・・・・・・イネーブル信号、Ｃ・・・・
・・入力信号、ｄ・・・・・・イネーブル信号、ｐ〜Ｗ
・・・・・・出力信号。
の一例を示す回路図、第３図は第２図に示す従来例の詳
細を示す回路図、第４図はその動作を説明するためのタ
イムチャートである。 １・・・・・・入力端子、２・・・・・・イネーブル端
子、３・・・・・・３ステートバッファ、４・・・・・
・出力端子、５・・・・・・バス、１４・・・・・・ラ
ッチ回路、１６・・・・・・出力短絡検出回路、１７・
・・・・・イネーブル信号変化検出回路、２０・・・・
・・バッファ。 Ｑ１〜Ｑ４・・・・−・トランジスタ、ａ・・・・・・
入力信号、ｂ・・・・・・イネーブル信号、Ｃ・・・・
・・入力信号、ｄ・・・・・・イネーブル信号、ｐ〜Ｗ
・・・・・・出力信号。
Claims (1)
- ３ステートバッファの出力端子より“Ｌ”レベルの信号
が出力される状態で外部より“Ｈ”レベルの信号が加え
られた時出力短絡と判断して短絡信号を出力する出力短
絡検出回路と、前記短絡信号とイネーブル信号とにもと
づいて前記イネーブル信号の変化を検出するイネーブル
信号変化検出回路と、前記イネーブル信号変化検出回路
を出力をラッチし前記３ステートバッファのイネーブル
端子に印加するラッチ回路とを含むことを特徴とする３
ステートバッファ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140392A JPH036122A (ja) | 1989-06-01 | 1989-06-01 | ３ステートバッファ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140392A JPH036122A (ja) | 1989-06-01 | 1989-06-01 | ３ステートバッファ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036122A true JPH036122A (ja) | 1991-01-11 |
Family
ID=15267738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1140392A Pending JPH036122A (ja) | 1989-06-01 | 1989-06-01 | ３ステートバッファ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036122A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5292112A (en) * | 1991-11-28 | 1994-03-08 | Konica Corporation | Image forming apparatus |
| KR19990079371A (ko) * | 1998-04-04 | 1999-11-05 | 윤종용 | 틸트 토르크가 가변되는 힌지부를 갖는 평판디스플레이장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01117541A (ja) * | 1987-10-30 | 1989-05-10 | Fujitsu Ltd | バスファイト防止回路 |
| JPH01126019A (ja) * | 1987-11-11 | 1989-05-18 | Nec Corp | Ｃｍｏｓ出力回路 |
-
1989
- 1989-06-01 JP JP1140392A patent/JPH036122A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01117541A (ja) * | 1987-10-30 | 1989-05-10 | Fujitsu Ltd | バスファイト防止回路 |
| JPH01126019A (ja) * | 1987-11-11 | 1989-05-18 | Nec Corp | Ｃｍｏｓ出力回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5292112A (en) * | 1991-11-28 | 1994-03-08 | Konica Corporation | Image forming apparatus |
| KR19990079371A (ko) * | 1998-04-04 | 1999-11-05 | 윤종용 | 틸트 토르크가 가변되는 힌지부를 갖는 평판디스플레이장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0364925A1 (en) | Semiconductor integrated circuit having i/o terminals allowing independent connection test | |
| JPS63190422A (ja) | 温度補償型出力バッファ | |
| KR100260989B1 (ko) | 입력 버퍼 회로 | |
| JPH04233320A (ja) | 状態遷移制御式の３安定出力バッファ | |
| JPH036122A (ja) | ３ステートバッファ | |
| JPS6271325A (ja) | 半導体集積回路 | |
| JP2003124811A (ja) | クランプ回路 | |
| JP2922370B2 (ja) | 出力回路 | |
| JP2739785B2 (ja) | テスト信号入力回路 | |
| JP3166385B2 (ja) | 検出スイッチ | |
| JPS61112424A (ja) | 出力バツフア回路 | |
| JP2672235B2 (ja) | 半導体装置 | |
| JP3036176B2 (ja) | 入力プルアップ回路付半導体集積回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JP2500100Y2 (ja) | 出力デ―タ制御回路 | |
| JP3467936B2 (ja) | 半導体装置 | |
| KR100192583B1 (ko) | 출력버퍼회로 | |
| JPH05183415A (ja) | 半導体集積回路 | |
| JPH05184066A (ja) | 出力ドライブ回路 | |
| JPH0537332A (ja) | バツフア回路 | |
| JPS61173518A (ja) | 信号断検出回路 | |
| JP2671547B2 (ja) | Ｃｍｏｓデイジタル集積回路 | |
| JPH06149429A (ja) | プルアップ抵抗切り替え回路 | |
| JPH0237067Y2 (ja) | ||
| JPH1082806A (ja) | 電圧低下検出方法及び電圧低下検出回路 |