JPH01117541A - バスファイト防止回路 - Google Patents
バスファイト防止回路Info
- Publication number
- JPH01117541A JPH01117541A JP62276328A JP27632887A JPH01117541A JP H01117541 A JPH01117541 A JP H01117541A JP 62276328 A JP62276328 A JP 62276328A JP 27632887 A JP27632887 A JP 27632887A JP H01117541 A JPH01117541 A JP H01117541A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bus line
- data
- level
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Small-Scale Networks (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
バスライン上のバスファイトを防止するバスファイト防
止回路に関し、 バスライン上の状態を検出してバスファイトが発生しな
いようにすることを目的とし、バスライン上にデータを
夫々送出する出力バフフッと、バスラインがフローティ
ング状態にあるか歪かを検出するフローティング検出回
路とを備え、上記出カッ＜ンフ７がバスライン上にデー
タを送出しようとする際に、上記フローティング検出回
路によって当該バスラインがフローティング状態でない
と検出されている時かつ送出しようとするデータレベル
が異なる時の間中、該当する出力バッファをディスイネ
ーブルにしてデータを送出しないように構成する。
止回路に関し、 バスライン上の状態を検出してバスファイトが発生しな
いようにすることを目的とし、バスライン上にデータを
夫々送出する出力バフフッと、バスラインがフローティ
ング状態にあるか歪かを検出するフローティング検出回
路とを備え、上記出カッ＜ンフ７がバスライン上にデー
タを送出しようとする際に、上記フローティング検出回
路によって当該バスラインがフローティング状態でない
と検出されている時かつ送出しようとするデータレベル
が異なる時の間中、該当する出力バッファをディスイネ
ーブルにしてデータを送出しないように構成する。
本発明は、バスライン上のバスファイトを防止するバス
ファイト防止回路に関するものである。
ファイト防止回路に関するものである。
〔従来の技術と発明が解決しようとする問題点〕従来、
第４図（イ）に示すように、バスラインにデータを出力
する出力バッファ１１−１．１１−２などの２つ以上が
イネーブルかつ論理が異なる場合、第４図（ロ）の波形
図に示すようにいわゆるバスファイト（Ｂｕｓ Ｆｉｇ
ｈｔ）が発生し、Ｈレベル側の例えば化カバソファ１１
−１からＬレベル側の出力バッファ１１−２に過大電流
が流れ、当該出力バッファ１１−１．１１−２の破壊を
招くため、このバスファイトを防止する必要があった。
第４図（イ）に示すように、バスラインにデータを出力
する出力バッファ１１−１．１１−２などの２つ以上が
イネーブルかつ論理が異なる場合、第４図（ロ）の波形
図に示すようにいわゆるバスファイト（Ｂｕｓ Ｆｉｇ
ｈｔ）が発生し、Ｈレベル側の例えば化カバソファ１１
−１からＬレベル側の出力バッファ１１−２に過大電流
が流れ、当該出力バッファ１１−１．１１−２の破壊を
招くため、このバスファイトを防止する必要があった。
本発明は、バスライン上の状態を検出してバスファイト
が発生しないようにすることを目的としている。
が発生しないようにすることを目的としている。
第１図を参照して問題点を解決するための手段を説明す
る。
る。
第１図において、出力バノファ１−１．１−２は、デー
タをバスラインに送出する３ステートのドライバである
。
タをバスラインに送出する３ステートのドライバである
。
フローティング検出回路３は、バスライン上の状態を検
出するものである。
出するものである。
一致回路４−２．５−２は、バスライン上に送出されて
いるデータのレベル（ＨレベルあるいはＬレベル）と、
バスラインに送出しようとするデータのレベルとが一致
するか否かを判別するものである。
いるデータのレベル（ＨレベルあるいはＬレベル）と、
バスラインに送出しようとするデータのレベルとが一致
するか否かを判別するものである。
本発明は、第１図に示すように、フローティング検出回
路３によってバスラインがフローティング状態にないと
検出された場合、バスライン上に送出されているデータ
のレベル（ＨレベルあるいはＬレベル）と、バスライン
上に送出しようとするデータのレベルとが一致回路４−
２．５−２によって異なることが検出されている間中、
出力バッファ１−１％１−２をディスイネーブルにして
データを送出しないように制限している。
路３によってバスラインがフローティング状態にないと
検出された場合、バスライン上に送出されているデータ
のレベル（ＨレベルあるいはＬレベル）と、バスライン
上に送出しようとするデータのレベルとが一致回路４−
２．５−２によって異なることが検出されている間中、
出力バッファ１−１％１−２をディスイネーブルにして
データを送出しないように制限している。
従って、バスラインがフローティング状態でなく、かつ
バスライン上のデータのレベルと、バスライン上に送出
しようとするデータのレベルとが異なる間中、出力バッ
ファ１−１．１−２がディスイネーブルにされ、バスフ
ァイトを防止することが可能となる。
バスライン上のデータのレベルと、バスライン上に送出
しようとするデータのレベルとが異なる間中、出力バッ
ファ１−１．１−２がディスイネーブルにされ、バスフ
ァイトを防止することが可能となる。
次に、第１−および第２図を参照して本発明のｌ実施例
の構成および動作を順次詳細に説明する。
の構成および動作を順次詳細に説明する。
第１図において、出力バッファ１−１％１−２は、３ス
テートのドライバであって、バスライン上にデータを送
出するものである。このバスラインは、フローティング
時に図示のように電源電圧Ｖｃｃ（例えば５ＶＤＣ）を
抵抗分割した電圧（例えば２ｖ）となるように構成しで
ある。この電圧を検出することによってフローティング
状態を検出することができる。
テートのドライバであって、バスライン上にデータを送
出するものである。このバスラインは、フローティング
時に図示のように電源電圧Ｖｃｃ（例えば５ＶＤＣ）を
抵抗分割した電圧（例えば２ｖ）となるように構成しで
ある。この電圧を検出することによってフローティング
状態を検出することができる。
フローティング検出回路３は、バスライン上の状態を検
出するものであって、ＴＴＬのバッファ３−１，０ＭＯ
３のバッファ３−２、および−数回路３−３から構成さ
れている。バスラインがフ 、ローティング時には、既
述した抵抗分割によって２ＶＤＣの電圧となるため、Ｔ
ＴＬのバッファ３−１と、０ＭＯ３のバッファ３−２と
のスレッシェホールド電圧が異なることによって出力値
が異なり、−数回路３−３によって不一致信号が送出さ
れることとなる。一方、バスラインがＨレベルあるいは
Ｌレベルの場合には、−数回路３−３からは、一致信号
が夫々送出される。これにより、バスラインのフローテ
ィング状態と他の状態とが区別されて検出されることと
なる。
出するものであって、ＴＴＬのバッファ３−１，０ＭＯ
３のバッファ３−２、および−数回路３−３から構成さ
れている。バスラインがフ 、ローティング時には、既
述した抵抗分割によって２ＶＤＣの電圧となるため、Ｔ
ＴＬのバッファ３−１と、０ＭＯ３のバッファ３−２と
のスレッシェホールド電圧が異なることによって出力値
が異なり、−数回路３−３によって不一致信号が送出さ
れることとなる。一方、バスラインがＨレベルあるいは
Ｌレベルの場合には、−数回路３−３からは、一致信号
が夫々送出される。これにより、バスラインのフローテ
ィング状態と他の状態とが区別されて検出されることと
なる。
４−１ないし４−４、あるいは５−１ないし５−４は、
通知された出力コントロール信号Ａ、Ｂに基づいてバス
ファイトを防止するためのイネーブル／ディスイネーブ
ル信号を生成して出力バッファ１−１．１−２に夫々供
給するものである。
通知された出力コントロール信号Ａ、Ｂに基づいてバス
ファイトを防止するためのイネーブル／ディスイネーブ
ル信号を生成して出力バッファ１−１．１−２に夫々供
給するものである。
デイレイライン４−１，５−１は、バスライン上に送出
しようとするデータＡ、Ｂを遅延させるものである、こ
のデイレイ値は、出力バッファｌ−１，１−２によって
遅延される値以上にする。
しようとするデータＡ、Ｂを遅延させるものである、こ
のデイレイ値は、出力バッファｌ−１，１−２によって
遅延される値以上にする。
−数回路４−２．５−２は、バスライン上に送出しよう
とするデータを遅延したものと、バスライン上のデータ
とのレベルが不一致するか否が（バスファイトを発生す
るか否か）を検出するものである。
とするデータを遅延したものと、バスライン上のデータ
とのレベルが不一致するか否が（バスファイトを発生す
るか否か）を検出するものである。
ゲート４−３．５−３は、−数回路３−３から一致信号
（バスラインがフローティング状態でなく、Ｈレベル／
ムレベルのいずれかの場合）カっ一致回路４−２．５−
２から不一致信号（バスライン上のデータのレベルと、
バスラインに送出しようとするデータのレベルとが異な
る場合）が送出されたか否かを判別するものである。
（バスラインがフローティング状態でなく、Ｈレベル／
ムレベルのいずれかの場合）カっ一致回路４−２．５−
２から不一致信号（バスライン上のデータのレベルと、
バスラインに送出しようとするデータのレベルとが異な
る場合）が送出されたか否かを判別するものである。
ゲート４−４．５−４は、ゲート４−３．５−３から送
出されたバスファイト禁止信号に基づいて、バスファイ
トが生じる間中、出力コントロール信号Ａ、、Ｂを出力
バッファｌ−１，１−２に供給することを制限するもの
である。
出されたバスファイト禁止信号に基づいて、バスファイ
トが生じる間中、出力コントロール信号Ａ、、Ｂを出力
バッファｌ−１，１−２に供給することを制限するもの
である。
次に、第２図を用いて第１図構成の動作を説明する。
第２図において、図中■は、出力コントロール信号Ａが
ゲート４−４を介して出力バッファｌ−１に入力され、
データＡがバスライン上に送出される状態を示す、これ
は、当初バスラインがフローティング状態にあったので
、−数回路３−３から不一致信号が送出され、ゲート４
−３からゲート４−４に対してバスファイト禁止信号が
送出されず、出力コントロール信号Ａがゲート４−４を
介してそのまま出力バッファ１−１に入力されている。
ゲート４−４を介して出力バッファｌ−１に入力され、
データＡがバスライン上に送出される状態を示す、これ
は、当初バスラインがフローティング状態にあったので
、−数回路３−３から不一致信号が送出され、ゲート４
−３からゲート４−４に対してバスファイト禁止信号が
送出されず、出力コントロール信号Ａがゲート４−４を
介してそのまま出力バッファ１−１に入力されている。
図中■は、図中■でバスライン上のデータＡが送出され
ている状態の時に、重複するａ４１で出力コントロール
信号Ｂがゲート５−４に供給された状態を示す、この場
合、−数回路３−３から一致信号がゲート５−３に送出
され、かつ−数回路５−２によってバスライン上のデー
タと、出力バッファ１−２を介してバスライン上に送出
しようとするデータＢとのレベルが異なる不一致信号が
ゲート５−３に送出された時には、第２図出力コントロ
ール信号Ｂ°中の実線を用いて示す信号がゲート５−４
によって生成され、出力バッファ１−２に入力され、バ
スファイトを防止している。−方、バスライン上のデー
タと、出力バッファ１−２を介してバスライン上に送出
しようとするデータＢとのレベルが一致する一致信号が
一致回路５−２からゲート５−３に送出された時には、
第２図出力コントロール信号Ｂ°中の点線を用いて示す
信号がゲート５−４によって生成され、出力バノファ１
−２に入力され、何ら制限されることなく、データＢが
バスライン上に送出される。
ている状態の時に、重複するａ４１で出力コントロール
信号Ｂがゲート５−４に供給された状態を示す、この場
合、−数回路３−３から一致信号がゲート５−３に送出
され、かつ−数回路５−２によってバスライン上のデー
タと、出力バッファ１−２を介してバスライン上に送出
しようとするデータＢとのレベルが異なる不一致信号が
ゲート５−３に送出された時には、第２図出力コントロ
ール信号Ｂ°中の実線を用いて示す信号がゲート５−４
によって生成され、出力バッファ１−２に入力され、バ
スファイトを防止している。−方、バスライン上のデー
タと、出力バッファ１−２を介してバスライン上に送出
しようとするデータＢとのレベルが一致する一致信号が
一致回路５−２からゲート５−３に送出された時には、
第２図出力コントロール信号Ｂ°中の点線を用いて示す
信号がゲート５−４によって生成され、出力バノファ１
−２に入力され、何ら制限されることなく、データＢが
バスライン上に送出される。
図中■は、出力コントロール信号ＡがＬレベルになり、
出力バッファ１−１がディスイネーブルになった状態を
示す。
出力バッファ１−１がディスイネーブルになった状態を
示す。
図中■は、図中■で出力コントロール信号ＡがＬレベル
となり、バスファイトが生じない状態になったので、ゲ
ート５−４が生成した出力コントロール信号Ｂ゛を出力
バッファ１−２に供給して、データＢ暮バスライン上に
送出（あるいは継続して送出）する状態を示す。
となり、バスファイトが生じない状態になったので、ゲ
ート５−４が生成した出力コントロール信号Ｂ゛を出力
バッファ１−２に供給して、データＢ暮バスライン上に
送出（あるいは継続して送出）する状態を示す。
図中■は、出力コントロール信号ＢがＬレベルになりた
ことに対応して出力コントロール信号Ｂ°をＬレベルに
し、出力バッファ１−２をディスイネーブルにする状態
を示す。
ことに対応して出力コントロール信号Ｂ°をＬレベルに
し、出力バッファ１−２をディスイネーブルにする状態
を示す。
以上のように、バスラインがフローティングでない時に
、バスライン上に送出しようとするデータのレベルが、
既にバスライン上に送出されているデータのレベルと異
なる間中、出力バッファをディスイネーブルにすること
により、バスファイを防止することが可能となる。
、バスライン上に送出しようとするデータのレベルが、
既にバスライン上に送出されているデータのレベルと異
なる間中、出力バッファをディスイネーブルにすること
により、バスファイを防止することが可能となる。
第３図を用いて具体的回路例について説明する。
これは、出力バッファ１−１．１−２が正極性であって
、かつコントロール入力も正極性の場合のものである。
、かつコントロール入力も正極性の場合のものである。
第１図−数回路３−３がＥＯＲ３−４、第１図−数回路
４−２．５−２がＥＮＯＲ４−６，５−６、第１図ゲー
ト４−３．５−３が０Ｒ４−７，５−７、第１図ゲート
４−４．５−４がＡＮＤ４−８．５〜Ｂに対応するもの
である。
４−２．５−２がＥＮＯＲ４−６，５−６、第１図ゲー
ト４−３．５−３が０Ｒ４−７，５−７、第１図ゲート
４−４．５−４がＡＮＤ４−８．５〜Ｂに対応するもの
である。
このように構成することにより、既述したように、バス
ライン上におけるバスファイトを防止することが可能と
なる。
ライン上におけるバスファイトを防止することが可能と
なる。
以上説明しように、本発明によれば、バスラインがフロ
ーティング状態でな（、かつバスライン上のデータのレ
ベルと、バスライン上に送出しようとするデータのレベ
ルとが異なる間中、出力バッファ１−１．１−２をディ
スイネーブルする構成を採用しているため、バスライン
上で発生するバスファイトを防止して出力バッファ１−
１，１−２などの破壊を防止することができる。
ーティング状態でな（、かつバスライン上のデータのレ
ベルと、バスライン上に送出しようとするデータのレベ
ルとが異なる間中、出力バッファ１−１．１−２をディ
スイネーブルする構成を採用しているため、バスライン
上で発生するバスファイトを防止して出力バッファ１−
１，１−２などの破壊を防止することができる。
第１図は本発明の１実施例構成図、第２図は本発明の動
作説明図、第３図は本発明の具体的回路例、第４図は従
来技術の動作説明−図を示す。 図中、１−１，１−２は３ステートの出力バッファ、３
はフローティング検出回路、４−１．５−１はデイレイ
ライン、４−２．５−２は一致回路を表す。
作説明図、第３図は本発明の具体的回路例、第４図は従
来技術の動作説明−図を示す。 図中、１−１，１−２は３ステートの出力バッファ、３
はフローティング検出回路、４−１．５−１はデイレイ
ライン、４−２．５−２は一致回路を表す。
Claims (1)
- 【特許請求の範囲】 バスライン上のバスファイトを防止するバスファイト防
止回路において、 バスライン上にデータを夫々送出する出力バッファ（１
−１）ないし（１−ｎ）と、 バスラインがフローティング状態にあるか否かを検出す
るフローティング検出回路（３）とを備え上記出力バッ
ファ（１−１）ないし（１−ｎ）がバスライン上にデー
タを送出しようとする際に、上記フローティング検出回
路（３）によって当該バスラインがフローティング状態
でないと検出されている時かつ送出しようとするデータ
レベルが異なる時の間中、該当する出力バッファ（１−
１）ないし（１−ｎ）をディスイネーブルにしてデータ
を送出しないように構成したことを特徴とするバスファ
イト防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276328A JPH01117541A (ja) | 1987-10-30 | 1987-10-30 | バスファイト防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276328A JPH01117541A (ja) | 1987-10-30 | 1987-10-30 | バスファイト防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01117541A true JPH01117541A (ja) | 1989-05-10 |
Family
ID=17567916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62276328A Pending JPH01117541A (ja) | 1987-10-30 | 1987-10-30 | バスファイト防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01117541A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH036122A (ja) * | 1989-06-01 | 1991-01-11 | Nec Ic Microcomput Syst Ltd | ３ステートバッファ |
| JPH0369209A (ja) * | 1989-08-08 | 1991-03-25 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| US6538415B1 (en) | 1998-04-07 | 2003-03-25 | Shou-Mean Fang | Temperature sensing device for a battery |
| US7191302B2 (en) | 2002-03-27 | 2007-03-13 | Brother Kogyo Kabushiki Kaisha | Memory control device for controlling transmission of data signals |
-
1987
- 1987-10-30 JP JP62276328A patent/JPH01117541A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH036122A (ja) * | 1989-06-01 | 1991-01-11 | Nec Ic Microcomput Syst Ltd | ３ステートバッファ |
| JPH0369209A (ja) * | 1989-08-08 | 1991-03-25 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| US6538415B1 (en) | 1998-04-07 | 2003-03-25 | Shou-Mean Fang | Temperature sensing device for a battery |
| US7191302B2 (en) | 2002-03-27 | 2007-03-13 | Brother Kogyo Kabushiki Kaisha | Memory control device for controlling transmission of data signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2824444B2 (ja) | アドレス変化検出回路 | |
| JPH01117541A (ja) | バスファイト防止回路 | |
| US7459903B1 (en) | Multi-level voltage detection circuit | |
| US4539583A (en) | Digital integrated chrominance-channel circuit with gain control | |
| JP2628473B2 (ja) | Ｓｃｓｉバス駆動回路 | |
| US3942037A (en) | MOS edge sensing circuit | |
| JP3636692B2 (ja) | ピークホールド回路 | |
| US6460102B1 (en) | Semiconductor system having a master device and a slave device | |
| US6194965B1 (en) | Differential signal detection circuit | |
| US3659214A (en) | Pulse regenerating circuit | |
| JP4165215B2 (ja) | デジタル入力信号処理装置 | |
| JPH01253315A (ja) | 双方向バッファ | |
| EP1365252B1 (en) | Current direction detection | |
| US6369607B2 (en) | Digital circuit | |
| JP2686357B2 (ja) | 集積回路 | |
| JPH09331243A (ja) | ゼロクロス検出回路 | |
| KR880000811Y1 (ko) | 동기 신호 극성 자동 처리 장치 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JPH01112811A (ja) | アンダーシュート防止回路 | |
| JPS61107418A (ja) | キ−装置 | |
| JPH02206912A (ja) | インタフェース制御回路 | |
| JPH05276172A (ja) | システム間信号接続方式 | |
| JP2833898B2 (ja) | 伝送電源装置 | |
| JPH03198370A (ja) | 半導体集積回路 | |
| JPH02273846A (ja) | 半導体記憶装置の書込禁止モニタ回路 |