JP2628473B2 - Ｓｃｓｉバス駆動回路 - Google Patents
Ｓｃｓｉバス駆動回路Info
- Publication number
- JP2628473B2 JP2628473B2 JP7274228A JP27422895A JP2628473B2 JP 2628473 B2 JP2628473 B2 JP 2628473B2 JP 7274228 A JP7274228 A JP 7274228A JP 27422895 A JP27422895 A JP 27422895A JP 2628473 B2 JP2628473 B2 JP 2628473B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- buffer
- signal
- scsi bus
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/029—Provision of high-impedance states
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、小型コンピュータ
システムインタフェース（Small Computer System Inte
rface ；ＳＣＳＩ）のバス駆動回路に係り、詳しくは、
ＳＣＳＩバスケーブルの長さまたはホストコンピュータ
に接続されたターゲットの個数にかかわらずデータを高
速に伝送し得るＳＣＳＩバス駆動回路に関するものであ
る。
システムインタフェース（Small Computer System Inte
rface ；ＳＣＳＩ）のバス駆動回路に係り、詳しくは、
ＳＣＳＩバスケーブルの長さまたはホストコンピュータ
に接続されたターゲットの個数にかかわらずデータを高
速に伝送し得るＳＣＳＩバス駆動回路に関するものであ
る。
【０００２】
【従来の技術】一般に、ＳＣＳＩシステムにおいては、
図５に示すように、入出力命令が発生されるホストコン
ピュータ１００と、該ホストコンピュータ１００の制御
により入出力命令Ｉ／Ｏを行なうターゲット（target）
１１０と、前記ホストコンピュータ１００とターゲット
１１０との間に伝送路が形成されるＳＣＳＩバス１２０
とから構成され、前記ターゲット１１０はハードディス
クドライバ（ＨＤＤ）１１０ａ、ＣＤ−ＲＯＭ１１０ｂ
などのような複数個の周辺機器１１０ａ−１１０ｎから
なっている。
図５に示すように、入出力命令が発生されるホストコン
ピュータ１００と、該ホストコンピュータ１００の制御
により入出力命令Ｉ／Ｏを行なうターゲット（target）
１１０と、前記ホストコンピュータ１００とターゲット
１１０との間に伝送路が形成されるＳＣＳＩバス１２０
とから構成され、前記ターゲット１１０はハードディス
クドライバ（ＨＤＤ）１１０ａ、ＣＤ−ＲＯＭ１１０ｂ
などのような複数個の周辺機器１１０ａ−１１０ｎから
なっている。
【０００３】ここで、前記ホストコンピュータ１００と
ターゲット１１０は、ＳＣＳＩプロトコルを制御するＳ
ＣＳＩ制御部１００ａ，１３０ａ−１３０ｎをそれぞれ
含み、それら各ＳＣＳＩ制御部１００ａ、１３０ａ−１
３０ｎはＳＣＳＩバス１２０を駆動するためのＳＣＳＩ
バス駆動部を含んでいる。
ターゲット１１０は、ＳＣＳＩプロトコルを制御するＳ
ＣＳＩ制御部１００ａ，１３０ａ−１３０ｎをそれぞれ
含み、それら各ＳＣＳＩ制御部１００ａ、１３０ａ−１
３０ｎはＳＣＳＩバス１２０を駆動するためのＳＣＳＩ
バス駆動部を含んでいる。
【０００４】また、前記ＳＣＳＩバス１２０は９個の制
御ラインと９個のデータラインとからなり、ＳＣＳＩバ
ス駆動部はシングルエンデッドタイプ型（single-ended
type ）とデファレンシアル型（differential type ）
とに区分されるが、ここではシングルエンデッド型に対
してのみ言及する。前記シングルエンデッド型ＳＣＳＩ
バス駆動部は、図６（Ａ）に示したオープンコレクタ
（open-collector）型と図６（Ｂ）に示した３−状態
（three state ）型とに区分される。
御ラインと９個のデータラインとからなり、ＳＣＳＩバ
ス駆動部はシングルエンデッドタイプ型（single-ended
type ）とデファレンシアル型（differential type ）
とに区分されるが、ここではシングルエンデッド型に対
してのみ言及する。前記シングルエンデッド型ＳＣＳＩ
バス駆動部は、図６（Ａ）に示したオープンコレクタ
（open-collector）型と図６（Ｂ）に示した３−状態
（three state ）型とに区分される。
【０００５】オープンコレクタ型ＳＣＳＩバス駆動部で
構成されたＳＣＳＩシステムにおいては、図６（Ａ）に
示すように、ホストコンピュータ１００のＳＣＳＩ制御
部１００ａに設置され入出力命令を行なうホストＳＣＳ
Ｉバス駆動部２００と、電源電圧ＶＤＤと接地電圧との
間に抵抗Ｒ１、Ｒ２が直列に連結され、それら抵抗Ｒ
１、Ｒ２の共通接続点はキャパシタＣＬを通って接地さ
れるとともにＳＣＳＩバス２２０に接続してデータをイ
ンタフェースする抵抗終端器（terminator）２１０と、
ターゲット１１０のＳＣＳＩ制御部１３０ａ−１３０ｎ
に設置され前記ホストＳＣＳＩ駆動部２００と同様な機
能を有し、前記ＳＣＳＩバス２２０を通ってデータを送
受信するターゲットＳＣＳＩバス駆動部２３０と、から
構成されている。
構成されたＳＣＳＩシステムにおいては、図６（Ａ）に
示すように、ホストコンピュータ１００のＳＣＳＩ制御
部１００ａに設置され入出力命令を行なうホストＳＣＳ
Ｉバス駆動部２００と、電源電圧ＶＤＤと接地電圧との
間に抵抗Ｒ１、Ｒ２が直列に連結され、それら抵抗Ｒ
１、Ｒ２の共通接続点はキャパシタＣＬを通って接地さ
れるとともにＳＣＳＩバス２２０に接続してデータをイ
ンタフェースする抵抗終端器（terminator）２１０と、
ターゲット１１０のＳＣＳＩ制御部１３０ａ−１３０ｎ
に設置され前記ホストＳＣＳＩ駆動部２００と同様な機
能を有し、前記ＳＣＳＩバス２２０を通ってデータを送
受信するターゲットＳＣＳＩバス駆動部２３０と、から
構成されている。
【０００６】前記ホストＳＣＳＩバス駆動部２００にお
いては、モード選択端子ＭＳＥＬとデータ出力端子ＤＯ
ＵＴとを通って入力される信号をＮＯＲ演算するＮＯＲ
ゲート２０１と、ドレインがＳＣＳＩバス２２０に連結
されソースが接地されゲートに前記ＮＯＲゲート２０１
の出力信号が印加するに従いオン／オフされるＮＭＯＳ
トランジスタ２０２と、該ＮＭＯＳトランジスタ２０２
のドレインとＳＣＳＩバス２２０との接続点から入力さ
れるデータをバッファリングしデータ入力端子ＤＩＮに
出力するバッファ２０３と、から構成される。
いては、モード選択端子ＭＳＥＬとデータ出力端子ＤＯ
ＵＴとを通って入力される信号をＮＯＲ演算するＮＯＲ
ゲート２０１と、ドレインがＳＣＳＩバス２２０に連結
されソースが接地されゲートに前記ＮＯＲゲート２０１
の出力信号が印加するに従いオン／オフされるＮＭＯＳ
トランジスタ２０２と、該ＮＭＯＳトランジスタ２０２
のドレインとＳＣＳＩバス２２０との接続点から入力さ
れるデータをバッファリングしデータ入力端子ＤＩＮに
出力するバッファ２０３と、から構成される。
【０００７】かつ、前記ターゲットＳＣＳＩバス駆動部
２３０において、前記ホストＳＣＳＩ駆動部２００と同
様な機能を有するように構成され、ここでは簡略に図示
し、ＭＯＳトランジスタＭ１−Ｍｎはそれぞれ前記ＳＣ
ＳＩ制御部１３０ａ−１３０ｎのＳＣＳＩ駆動部を示
す。
２３０において、前記ホストＳＣＳＩ駆動部２００と同
様な機能を有するように構成され、ここでは簡略に図示
し、ＭＯＳトランジスタＭ１−Ｍｎはそれぞれ前記ＳＣ
ＳＩ制御部１３０ａ−１３０ｎのＳＣＳＩ駆動部を示
す。
【０００８】そして、３−状態型ＳＣＳＩバス駆動部で
構成されたＳＣＳＩシステムにおいては、図６（Ｂ）に
示すように、ホストコンピュータ１００のＳＣＳＩ制御
部１００ａに設置され入出力命令を出力するホストＳＣ
ＳＩバス駆動部３００と、第６（Ａ）の抵抗終端器２１
０と同様に構成された抵抗終端器３１０と、ターゲット
１１０のＳＣＳＩ制御部１３０ａ−１３０ｎに設置され
前記ホスト側ＳＣＳＩバス駆動部３００と同様な機能を
有するように構成され、ＳＣＳＩバス３２０を通ってデ
ータを送受信するターゲットＳＣＳＩバス駆動部３３０
と、から構成されている。
構成されたＳＣＳＩシステムにおいては、図６（Ｂ）に
示すように、ホストコンピュータ１００のＳＣＳＩ制御
部１００ａに設置され入出力命令を出力するホストＳＣ
ＳＩバス駆動部３００と、第６（Ａ）の抵抗終端器２１
０と同様に構成された抵抗終端器３１０と、ターゲット
１１０のＳＣＳＩ制御部１３０ａ−１３０ｎに設置され
前記ホスト側ＳＣＳＩバス駆動部３００と同様な機能を
有するように構成され、ＳＣＳＩバス３２０を通ってデ
ータを送受信するターゲットＳＣＳＩバス駆動部３３０
と、から構成されている。
【０００９】前記ホストＳＣＳＩバス駆動部３００にお
いては、モード選択端子ＭＳＥＬとデータ出力端子ＤＯ
ＵＴとを通って入力された信号をＯＲ演算するＯＲゲー
ト３０１と、該ＯＲゲート３０１の出力信号によりロー
アクティブされ、前記ＯＲゲート３１０の出力信号をバ
ッファリングしＳＣＳＩバス３２０に出力するバッファ
３０２と、入力端子が前記バッファ３０２の出力端子に
連結され、入力された信号をバッファリングしデータ入
力端子ＤＩＮに出力するバッファ３０３と、から構成さ
れている。
いては、モード選択端子ＭＳＥＬとデータ出力端子ＤＯ
ＵＴとを通って入力された信号をＯＲ演算するＯＲゲー
ト３０１と、該ＯＲゲート３０１の出力信号によりロー
アクティブされ、前記ＯＲゲート３１０の出力信号をバ
ッファリングしＳＣＳＩバス３２０に出力するバッファ
３０２と、入力端子が前記バッファ３０２の出力端子に
連結され、入力された信号をバッファリングしデータ入
力端子ＤＩＮに出力するバッファ３０３と、から構成さ
れている。
【００１０】かつ、前記ターゲットＳＣＳＩバス駆動部
３３０は前記ターゲットＳＣＳＩバス駆動部２３０と同
様な概念で図示されている。
３３０は前記ターゲットＳＣＳＩバス駆動部２３０と同
様な概念で図示されている。
【００１１】このように構成された従来技術に係るＳＣ
ＳＩシステムの動作を詳細に説明する。
ＳＩシステムの動作を詳細に説明する。
【００１２】ＳＣＳＩプロトコルにおいて信号伝達は１
つのコンピュータと１つのターゲット間のみに行なわ
れ、信号方向の制御はターゲットの側で行ない、ホスト
コンピュータとターゲットは同時に入力モードまたは出
力モードになることができない。
つのコンピュータと１つのターゲット間のみに行なわ
れ、信号方向の制御はターゲットの側で行ない、ホスト
コンピュータとターゲットは同時に入力モードまたは出
力モードになることができない。
【００１３】図６（Ａ）のＳＣＳＩバス駆動部２００に
おいて、モード選択端子ＭＳＥＬを通って出力したハイ
信号がＮＯＲゲート２０１の一方側に入力されると、該
ＮＯＲゲートは他方側に入力された信号の状態にかかわ
らずロー信号を出力する。該出力されたロー信号はＮＭ
ＯＳトランジスタ２０２のゲートに印加し、ＮＭＯＳト
ランジスタ２０２はオフされ、抵抗終端器２１０におい
て電源電圧ＶＤＤは抵抗Ｒ１、Ｒ２を通って分圧された
後ＳＣＳＩバス駆動部２００の出力側に印加し該ＳＣＳ
Ｉバス駆動部２００の出力信号はハイ状態となる。
おいて、モード選択端子ＭＳＥＬを通って出力したハイ
信号がＮＯＲゲート２０１の一方側に入力されると、該
ＮＯＲゲートは他方側に入力された信号の状態にかかわ
らずロー信号を出力する。該出力されたロー信号はＮＭ
ＯＳトランジスタ２０２のゲートに印加し、ＮＭＯＳト
ランジスタ２０２はオフされ、抵抗終端器２１０におい
て電源電圧ＶＤＤは抵抗Ｒ１、Ｒ２を通って分圧された
後ＳＣＳＩバス駆動部２００の出力側に印加し該ＳＣＳ
Ｉバス駆動部２００の出力信号はハイ状態となる。
【００１４】すなわち、ＳＣＳＩバス駆動部２００は、
モード選択端子ＭＳＥＬの出力信号がハイ状態になる
と、ＳＣＳＩバス駆動部２００の出力信号はハイ状態に
なってターゲットＳＣＳＩ駆動部２３０からデータを受
信する入力モードとなり、特定なターゲットＳＣＳＩバ
ス駆動部２３０からローアクティブの入力信号をバッフ
ァ２０３を通って取入れる。
モード選択端子ＭＳＥＬの出力信号がハイ状態になる
と、ＳＣＳＩバス駆動部２００の出力信号はハイ状態に
なってターゲットＳＣＳＩ駆動部２３０からデータを受
信する入力モードとなり、特定なターゲットＳＣＳＩバ
ス駆動部２３０からローアクティブの入力信号をバッフ
ァ２０３を通って取入れる。
【００１５】このように、前記ＮＭＯＳトランジスタ２
０２がオフされＳＣＳＩバス駆動部２００の出力側にハ
イ信号が維持された状態で、ターゲットＳＣＳＩバス駆
動部２３０の送信データに従いＮＭＯＳトランジスタＭ
１−Ｍｎがオン／オフされるとホストＳＣＳＩ駆動部２
００の出力電圧はそれぞれ低電位／高電位の状態に変換
され、該変換されたデータはバッファ２０３を通ってバ
ッファリングされた後、データ入力端子ＤＩＮを通って
ホストコンピュータ１００のＳＣＳＩ制御部１００ａに
伝達される。
０２がオフされＳＣＳＩバス駆動部２００の出力側にハ
イ信号が維持された状態で、ターゲットＳＣＳＩバス駆
動部２３０の送信データに従いＮＭＯＳトランジスタＭ
１−Ｍｎがオン／オフされるとホストＳＣＳＩ駆動部２
００の出力電圧はそれぞれ低電位／高電位の状態に変換
され、該変換されたデータはバッファ２０３を通ってバ
ッファリングされた後、データ入力端子ＤＩＮを通って
ホストコンピュータ１００のＳＣＳＩ制御部１００ａに
伝達される。
【００１６】かつ、前記ホストコンピュータ１００のＳ
ＣＳＩバス駆動部２００においてモード選択端子ＭＳＥ
Ｌを通ってロー信号が出力すると出力モードとなり、該
ロー信号はＮＯＲゲート２０１に入力される。前記ＮＯ
Ｒゲート２０１は前記ロー信号と他方側に入力されたデ
ータ出力端子ＤＯＵＴの出力信号とをＮＯＲ演算し、そ
の結果値をＮＭＯＳトランジスタ２０２のゲートに出力
する。該ＮＭＯＳトランジスタ２０２は前記ＮＯＲゲー
ト２０１の出力信号に従いオン／オフされる。
ＣＳＩバス駆動部２００においてモード選択端子ＭＳＥ
Ｌを通ってロー信号が出力すると出力モードとなり、該
ロー信号はＮＯＲゲート２０１に入力される。前記ＮＯ
Ｒゲート２０１は前記ロー信号と他方側に入力されたデ
ータ出力端子ＤＯＵＴの出力信号とをＮＯＲ演算し、そ
の結果値をＮＭＯＳトランジスタ２０２のゲートに出力
する。該ＮＭＯＳトランジスタ２０２は前記ＮＯＲゲー
ト２０１の出力信号に従いオン／オフされる。
【００１７】もし、前記ＮＯＲゲート２０１に入力され
たデータ出力端子ＤＯＵＴの信号がハイ状態である場
合、前記ＮＯＲゲート２０１はロー信号を出力し、前記
ＮＭＯＳトランジスタ２０２はオフされる。該ＮＭＯＳ
トランジスタ２０２がオフされると、抵抗終端器２１０
において抵抗Ｒ１、Ｒ２により分圧された電源電圧ＶＤ
Ｄは前記ＮＭＯＳトランジスタ２０２を通過することが
できなくなる。したがって、図７に示すように前記分圧
された電圧は抵抗Ｒ１、Ｒ２とキャパシタＣＬの時定数
の間該キャパシタＣＬに充電されるとともに、ＳＣＳＩ
バス２２０の出力信号がハイ状態になるようにする。
たデータ出力端子ＤＯＵＴの信号がハイ状態である場
合、前記ＮＯＲゲート２０１はロー信号を出力し、前記
ＮＭＯＳトランジスタ２０２はオフされる。該ＮＭＯＳ
トランジスタ２０２がオフされると、抵抗終端器２１０
において抵抗Ｒ１、Ｒ２により分圧された電源電圧ＶＤ
Ｄは前記ＮＭＯＳトランジスタ２０２を通過することが
できなくなる。したがって、図７に示すように前記分圧
された電圧は抵抗Ｒ１、Ｒ２とキャパシタＣＬの時定数
の間該キャパシタＣＬに充電されるとともに、ＳＣＳＩ
バス２２０の出力信号がハイ状態になるようにする。
【００１８】また、前記ＮＯＲゲート２０１に入力され
たデータ出力端子ＤＯＵＴの信号がロー状態である場合
は、前記ＮＯＲゲート２０１はハイ信号出力し、前記Ｎ
ＭＯＳトランジスタ２０２はオンされる。該ＮＭＯＳト
ランジスタ２０２がオンされると、抵抗終端器２１０に
おいてキャパシタＣＬに充電された電圧が、図７に示す
ように、ＮＭＯＳトランジスタ２０２を通って急速に放
電され、ＳＣＳＩバス２２０にはロー状態の信号が維持
される。
たデータ出力端子ＤＯＵＴの信号がロー状態である場合
は、前記ＮＯＲゲート２０１はハイ信号出力し、前記Ｎ
ＭＯＳトランジスタ２０２はオンされる。該ＮＭＯＳト
ランジスタ２０２がオンされると、抵抗終端器２１０に
おいてキャパシタＣＬに充電された電圧が、図７に示す
ように、ＮＭＯＳトランジスタ２０２を通って急速に放
電され、ＳＣＳＩバス２２０にはロー状態の信号が維持
される。
【００１９】すなわち、モード選択端子ＭＳＥＬを通っ
て出力した信号がロー状態としてホストＳＣＳＩバス駆
動部２００が出力モードになると、ターゲット１１０側
の特定なＳＣＳＩバス駆動部２３０だけが入力モードに
なってホストコンピュータ１００側のＳＣＳＩバス駆動
部２００から出力されるデータをＳＣＳＩバス２２０を
通って取入れる。
て出力した信号がロー状態としてホストＳＣＳＩバス駆
動部２００が出力モードになると、ターゲット１１０側
の特定なＳＣＳＩバス駆動部２３０だけが入力モードに
なってホストコンピュータ１００側のＳＣＳＩバス駆動
部２００から出力されるデータをＳＣＳＩバス２２０を
通って取入れる。
【００２０】一方、ＳＣＳＩバス駆動部３００におい
て、図６（Ｂ）に示すように、モード選択端子ＭＳＥＬ
を通って出力した信号がハイ状態であると入力モードに
なり、該ハイ信号がＯＲゲート３０１の一方側に入力さ
れる。前記ＯＲゲート３０１は他方側に入力された信号
の状態にかかわらずハイ信号を出力しバッファ３０２を
ディスエーブルさせる。前記バッファ３０２がディスエ
ーブルされると、ＳＣＳＩバス３２０は抵抗終端器３１
０によりハイ状態を維持し、ターゲット１１０側からデ
ータを受信するための入力モードになる。
て、図６（Ｂ）に示すように、モード選択端子ＭＳＥＬ
を通って出力した信号がハイ状態であると入力モードに
なり、該ハイ信号がＯＲゲート３０１の一方側に入力さ
れる。前記ＯＲゲート３０１は他方側に入力された信号
の状態にかかわらずハイ信号を出力しバッファ３０２を
ディスエーブルさせる。前記バッファ３０２がディスエ
ーブルされると、ＳＣＳＩバス３２０は抵抗終端器３１
０によりハイ状態を維持し、ターゲット１１０側からデ
ータを受信するための入力モードになる。
【００２１】これに対し詳しく説明する。ＯＲゲートか
ら出力されたハイ信号により前記バッファ３０２がディ
スエーブルの状態になると、抵抗終端器３１０の抵抗Ｒ
１、Ｒ２から分圧された電圧によりＳＣＳＩバス３２０
にはハイ信号が維持される。このとき、ターゲット１１
０側の送信データによりターゲットＳＣＳＩバス駆動部
３３０の３−状態型バッファ３３１がイネーブルまたは
ディスエーブルされることにより、ＳＣＳＩバス３２０
に維持された電圧がハイ／ロー状態に変換し、該変換さ
れた信号はＳＣＳＩバス３２０およびバッファ３０３を
通ってバッファリングされた後データ入力端子ＤＩＮを
通ってホストコンピュータ１００に入力される。
ら出力されたハイ信号により前記バッファ３０２がディ
スエーブルの状態になると、抵抗終端器３１０の抵抗Ｒ
１、Ｒ２から分圧された電圧によりＳＣＳＩバス３２０
にはハイ信号が維持される。このとき、ターゲット１１
０側の送信データによりターゲットＳＣＳＩバス駆動部
３３０の３−状態型バッファ３３１がイネーブルまたは
ディスエーブルされることにより、ＳＣＳＩバス３２０
に維持された電圧がハイ／ロー状態に変換し、該変換さ
れた信号はＳＣＳＩバス３２０およびバッファ３０３を
通ってバッファリングされた後データ入力端子ＤＩＮを
通ってホストコンピュータ１００に入力される。
【００２２】一方、前記ホストコンピュータ１００のホ
ストＳＣＳＩバス駆動部３００において、モード選択端
子ＭＳＥＬを通って出力した信号がロー状態であると出
力モードになり、該ロー信号がＯＲゲート３０１の一方
側に入力される。前記ＯＲゲート３０１は他方側に入力
されたデータ出力端子ＤＯＵＴの出力信号に従いバッフ
ァ３０２をディスエーブルまたはイネーブルさせる。前
記データ出力端子ＤＯＵＴの信号がハイ状態であると、
前記ＯＲゲート３０１はハイ状態の信号を出力しバッフ
ァ３０２をディスエーブルさせる。該バッファ３０２が
ディスエーブルされると、抵抗終端器３１０の抵抗Ｒ
１、Ｒ２を通って分圧された電源電圧は、図７に示すよ
うに、抵抗Ｒ１、Ｒ２とキャパシタＣＬの時定数の間該
キャパシタＣＬに充電されるとともに、ＳＣＳＩバス３
２０をハイ状態に維持される。
ストＳＣＳＩバス駆動部３００において、モード選択端
子ＭＳＥＬを通って出力した信号がロー状態であると出
力モードになり、該ロー信号がＯＲゲート３０１の一方
側に入力される。前記ＯＲゲート３０１は他方側に入力
されたデータ出力端子ＤＯＵＴの出力信号に従いバッフ
ァ３０２をディスエーブルまたはイネーブルさせる。前
記データ出力端子ＤＯＵＴの信号がハイ状態であると、
前記ＯＲゲート３０１はハイ状態の信号を出力しバッフ
ァ３０２をディスエーブルさせる。該バッファ３０２が
ディスエーブルされると、抵抗終端器３１０の抵抗Ｒ
１、Ｒ２を通って分圧された電源電圧は、図７に示すよ
うに、抵抗Ｒ１、Ｒ２とキャパシタＣＬの時定数の間該
キャパシタＣＬに充電されるとともに、ＳＣＳＩバス３
２０をハイ状態に維持される。
【００２３】また、前記モード選択端子ＭＳＥＬの信号
がロー状態でデータ出力端子ＤＯＵＴからロー信号が出
力されると、前記ＯＲゲート３０１はロー信号を出力し
バッファ３０２をイネーブルさせる。該バッファ３０２
がイネーブルされると、抵抗終端器３１０のキャパシタ
ＣＬに充電された電圧はバッファ３０２を通って、図７
に示すように、急速に放電され、ＳＣＳＩバス３２０は
ロー状態になる。すなわち、モード選択端子ＭＳＥＬの
出力信号がローとしてホストＳＣＳＩバス駆動部３００
だけが出力モードになると、ターゲット１１０側の特定
なＳＣＳＩバス駆動部３３０が入力モードとなり、ホス
トＳＣＳＩバス駆動部３００から伝送されるデータをＳ
ＣＳＩバス３２０を通って取入れる。
がロー状態でデータ出力端子ＤＯＵＴからロー信号が出
力されると、前記ＯＲゲート３０１はロー信号を出力し
バッファ３０２をイネーブルさせる。該バッファ３０２
がイネーブルされると、抵抗終端器３１０のキャパシタ
ＣＬに充電された電圧はバッファ３０２を通って、図７
に示すように、急速に放電され、ＳＣＳＩバス３２０は
ロー状態になる。すなわち、モード選択端子ＭＳＥＬの
出力信号がローとしてホストＳＣＳＩバス駆動部３００
だけが出力モードになると、ターゲット１１０側の特定
なＳＣＳＩバス駆動部３３０が入力モードとなり、ホス
トＳＣＳＩバス駆動部３００から伝送されるデータをＳ
ＣＳＩバス３２０を通って取入れる。
【００２４】以上に説明したように、従来ＳＣＳＩバス
駆動回路において、データ出力端子ＤＯＵＴの出力信号
がハイ状態からロー状態に遷移するとき、ＳＣＳＩバス
駆動部は速い速度でＳＣＳＩバスをロー状態に遷移させ
る。
駆動回路において、データ出力端子ＤＯＵＴの出力信号
がハイ状態からロー状態に遷移するとき、ＳＣＳＩバス
駆動部は速い速度でＳＣＳＩバスをロー状態に遷移させ
る。
【００２５】
【発明が解決しようとする課題】然るに、データ出力端
子ＤＯＵＴの出力信号がロー状態からハイ状態に遷移す
るときキャパシタと抵抗終端器の時定数によりＳＣＳＩ
バスの信号は徐々に充電され、また、１つのホストコン
ピュータに７つのターゲットがＳＣＳＩバスを通って接
続するためキャパシタンスの値が大きく変化する。該キ
ャパシタンスの値が増加すると、データ出力端子ＤＯＵ
Ｔの出力信号がロー状態からハイ状態に変化するのに遅
延時間が発生し、キャパシタンスの値が３００ｐＦ以上
になると、最大伝送速度の１００ＭｂｐｓでＳＣＳＩバ
スがハイ状態にならないため高速データ伝送が不可能と
いう問題点があった。
子ＤＯＵＴの出力信号がロー状態からハイ状態に遷移す
るときキャパシタと抵抗終端器の時定数によりＳＣＳＩ
バスの信号は徐々に充電され、また、１つのホストコン
ピュータに７つのターゲットがＳＣＳＩバスを通って接
続するためキャパシタンスの値が大きく変化する。該キ
ャパシタンスの値が増加すると、データ出力端子ＤＯＵ
Ｔの出力信号がロー状態からハイ状態に変化するのに遅
延時間が発生し、キャパシタンスの値が３００ｐＦ以上
になると、最大伝送速度の１００ＭｂｐｓでＳＣＳＩバ
スがハイ状態にならないため高速データ伝送が不可能と
いう問題点があった。
【００２６】それで、本発明は、ＳＣＳＩバスケーブル
の長さまたはホストコンピュータに接続されるターゲッ
トの個数にかかわらずデータを高速に伝送し得るＳＣＳ
Ｉバス駆動回路を提供することを目的とする。
の長さまたはホストコンピュータに接続されるターゲッ
トの個数にかかわらずデータを高速に伝送し得るＳＣＳ
Ｉバス駆動回路を提供することを目的とする。
【００２７】
【課題を解決するための手段】そして、このような本発
明の目的を達成するため、抵抗終端器およびＳＣＳＩバ
スを通って多数個のターゲットＳＣＳＩ駆動回路に接続
されたホストＳＣＳＩ駆動回路において、前記ホストＳ
ＣＳＩ駆動回路は、ホストコンピュータから出力したデ
ータ出力端子の出力信号をバッファリングし出力する出
力バッファ手段と、前記出力バッファの出力信号を論理
ゲートの論理しきい電圧を用いて検出し、この検出され
た信号とホストコンピュータから出力したモード選択端
子の出力信号とを論理和し前記バッファのイネーブルを
制御するイネーブル手段と、を備えて構成される。
明の目的を達成するため、抵抗終端器およびＳＣＳＩバ
スを通って多数個のターゲットＳＣＳＩ駆動回路に接続
されたホストＳＣＳＩ駆動回路において、前記ホストＳ
ＣＳＩ駆動回路は、ホストコンピュータから出力したデ
ータ出力端子の出力信号をバッファリングし出力する出
力バッファ手段と、前記出力バッファの出力信号を論理
ゲートの論理しきい電圧を用いて検出し、この検出され
た信号とホストコンピュータから出力したモード選択端
子の出力信号とを論理和し前記バッファのイネーブルを
制御するイネーブル手段と、を備えて構成される。
【００２８】出力バッファの出力信号が論理ゲートのし
きい電圧により検出され、この検出した信号とモード選
択端子の出力信号とを論理和し出力バッファをイネーブ
ルまたはディスエーブルさせて、ＳＣＳＩバスの負荷値
にかかわらず高速にデータを伝送し得るようにする。
きい電圧により検出され、この検出した信号とモード選
択端子の出力信号とを論理和し出力バッファをイネーブ
ルまたはディスエーブルさせて、ＳＣＳＩバスの負荷値
にかかわらず高速にデータを伝送し得るようにする。
【００２９】
【発明の実施の形態】以下において、本発明に係るＳＣ
ＳＩバス駆動回路の実施の形態について図面を用いて詳
細に説明する。
ＳＩバス駆動回路の実施の形態について図面を用いて詳
細に説明する。
【００３０】まず、本発明の第１の実施の形態に対し説
明する。図１に示すように、ホストコンピュータの制御
により入出力命令を出力するホストＳＣＳＩバス駆動部
４００と、電源電圧ＶＤＤと接地との間に抵抗Ｒ１、Ｒ
２が直列に連結され、該抵抗Ｒ１、Ｒ２の共通接続点は
キャパシタＣＬを通って接地されるとともにＳＣＳＩバ
ス４２０に接続されてインタフェースする抵抗終端器４
１０と、ターゲットの各ＳＣＳＩ制御部に設置され前記
ホストＳＣＳＩバス駆動部４００と同様な機能を有する
ように構成され、データを送受信するターゲットＳＣＳ
Ｉバス駆動部４３０と、前記ホストＳＣＳＩバス駆動部
４００とターゲットＳＣＳＩバス駆動部４３０との間に
データ伝送路が形成されるＳＣＳＩバス４２０と、から
構成される。
明する。図１に示すように、ホストコンピュータの制御
により入出力命令を出力するホストＳＣＳＩバス駆動部
４００と、電源電圧ＶＤＤと接地との間に抵抗Ｒ１、Ｒ
２が直列に連結され、該抵抗Ｒ１、Ｒ２の共通接続点は
キャパシタＣＬを通って接地されるとともにＳＣＳＩバ
ス４２０に接続されてインタフェースする抵抗終端器４
１０と、ターゲットの各ＳＣＳＩ制御部に設置され前記
ホストＳＣＳＩバス駆動部４００と同様な機能を有する
ように構成され、データを送受信するターゲットＳＣＳ
Ｉバス駆動部４３０と、前記ホストＳＣＳＩバス駆動部
４００とターゲットＳＣＳＩバス駆動部４３０との間に
データ伝送路が形成されるＳＣＳＩバス４２０と、から
構成される。
【００３１】前記ホストＳＣＳＩバス駆動部４００にお
いては、ホストコンピュータのモード選択端子ＭＳＥＬ
の出力信号とインバータ４０５の出力信号とをＮＡＮＤ
演算するＮＡＮＤゲート４０１と、該ＮＡＮＤゲート４
０１の出力信号とホストコンピュータのデータ出力端子
ＤＯＵＴの出力信号とをＡＮＤ演算するＡＮＤゲート４
０２と、該ＡＮＤゲート４０２の出力信号によりイネー
ブルまたはディスエーブルされ、ホストコンピュータの
データ出力端子ＤＯＵＴの出力信号をバッファリングし
出力する３−状態型バッファ４０３と、該３−状態型バ
ッファ４０３の出力信号をバッファリングしデータ入力
端子ＤＩＮに出力するシュミットトリガバッファ４０４
と、該シュミットトリガバッファ４０４の出力信号を反
転し前記ＮＡＮＤゲート４０１の一方側に出力するイン
バータ４０５と、から構成される。
いては、ホストコンピュータのモード選択端子ＭＳＥＬ
の出力信号とインバータ４０５の出力信号とをＮＡＮＤ
演算するＮＡＮＤゲート４０１と、該ＮＡＮＤゲート４
０１の出力信号とホストコンピュータのデータ出力端子
ＤＯＵＴの出力信号とをＡＮＤ演算するＡＮＤゲート４
０２と、該ＡＮＤゲート４０２の出力信号によりイネー
ブルまたはディスエーブルされ、ホストコンピュータの
データ出力端子ＤＯＵＴの出力信号をバッファリングし
出力する３−状態型バッファ４０３と、該３−状態型バ
ッファ４０３の出力信号をバッファリングしデータ入力
端子ＤＩＮに出力するシュミットトリガバッファ４０４
と、該シュミットトリガバッファ４０４の出力信号を反
転し前記ＮＡＮＤゲート４０１の一方側に出力するイン
バータ４０５と、から構成される。
【００３２】前記ターゲットＳＣＳＩバス駆動部４３０
においては、従来のターゲットＳＣＳＩバス駆動部２３
０、３３０と同様な概念で図示されている。本発明では
１つのホストコンピュータのＳＣＳＩバス駆動部４００
に多数個のターゲットＳＣＳＩバス駆動部４３０が接続
され、データ転送は単に１つのホストコンピュータと１
つの特定ターゲットのみに可能である。
においては、従来のターゲットＳＣＳＩバス駆動部２３
０、３３０と同様な概念で図示されている。本発明では
１つのホストコンピュータのＳＣＳＩバス駆動部４００
に多数個のターゲットＳＣＳＩバス駆動部４３０が接続
され、データ転送は単に１つのホストコンピュータと１
つの特定ターゲットのみに可能である。
【００３３】以下ＳＣＳＩバス駆動回路の動作について
詳細に説明する。ホストコンピュータのモード選択端子
ＭＳＥＬを通って入力した信号がハイであるとホストＳ
ＣＳＩバス駆動部４００は出力モード（送信モード）に
なる。すなわち、ホストコンピュータからモード選択端
子ＭＳＥＬを通って出力したハイ状態の信号がＮＡＮＤ
ゲート４０１の一方側に入力され、データ出力端子ＤＯ
ＵＴから出力したロー信号がＡＮＤゲート４０２に入力
されて、ＡＮＤゲート４０２はロー状態の信号を出力す
る。それで、バッファ４０３はイネーブルされ前記デー
タ出力端子ＤＯＵＴのロー出力信号をバッファリングし
出力することにより、ＳＣＳＩバス４２０はロー状態を
維持する。かつ、前記バッファ４０３からロー信号が出
力されると、抵抗終端器４１０ではＲ１、Ｒ２により分
圧された電圧が前記バッファ４０３によりロー状態にな
り、ＳＣＳＩバス駆動部４２０にロー信号が伝送されタ
ーゲット側の特定なＳＣＳＩバス駆動部４３０に入力さ
れる。このとき、バッファ４０４は前記バッファ４０３
から出力されたロー信号をインバータ４０５に出力す
る。該インバータ４０５は入力されたロー信号はハイ信
号に反転しＮＡＮＤゲート４０１の他方側に入力し、該
ＮＡＮＤゲート４０１はロー信号を出力し前記バッファ
４０３はイネーブルの状態を維持する。
詳細に説明する。ホストコンピュータのモード選択端子
ＭＳＥＬを通って入力した信号がハイであるとホストＳ
ＣＳＩバス駆動部４００は出力モード（送信モード）に
なる。すなわち、ホストコンピュータからモード選択端
子ＭＳＥＬを通って出力したハイ状態の信号がＮＡＮＤ
ゲート４０１の一方側に入力され、データ出力端子ＤＯ
ＵＴから出力したロー信号がＡＮＤゲート４０２に入力
されて、ＡＮＤゲート４０２はロー状態の信号を出力す
る。それで、バッファ４０３はイネーブルされ前記デー
タ出力端子ＤＯＵＴのロー出力信号をバッファリングし
出力することにより、ＳＣＳＩバス４２０はロー状態を
維持する。かつ、前記バッファ４０３からロー信号が出
力されると、抵抗終端器４１０ではＲ１、Ｒ２により分
圧された電圧が前記バッファ４０３によりロー状態にな
り、ＳＣＳＩバス駆動部４２０にロー信号が伝送されタ
ーゲット側の特定なＳＣＳＩバス駆動部４３０に入力さ
れる。このとき、バッファ４０４は前記バッファ４０３
から出力されたロー信号をインバータ４０５に出力す
る。該インバータ４０５は入力されたロー信号はハイ信
号に反転しＮＡＮＤゲート４０１の他方側に入力し、該
ＮＡＮＤゲート４０１はロー信号を出力し前記バッファ
４０３はイネーブルの状態を維持する。
【００３４】このような状態でデータ出力端子ＤＯＵＴ
の出力信号が、図４（Ａ）に示すように、ロー状態から
ハイ状態に遷移すると、このときにも前記ＮＡＮＤゲー
ト４０１の出力信号は相変わらずロー状態であるため、
ＡＮＤゲート４０２はロー信号を出力しバッファ４０３
を継続イネーブルさせる。したがって、バッファ４０３
はデータ出力端子ＤＯＵＴからのハイ信号をバッファリ
ングし抵抗終端器４１０に供給する。該抵抗終端器４１
０に前記バッファ４０３から出力されるハイ信号が入力
され電源電圧が抵抗終端器４１０のキャパシタＣＬに供
給されて充電される。図４（Ａ）はＳＣＳＩバス４２０
の負荷キャパシタンス値に従ってＳＣＳＩバス駆動部４
００の出力電圧を示した波形図で、供給される電流に比
例してＳＣＳＩバス４２０の出力電圧が線形的に増加す
る。
の出力信号が、図４（Ａ）に示すように、ロー状態から
ハイ状態に遷移すると、このときにも前記ＮＡＮＤゲー
ト４０１の出力信号は相変わらずロー状態であるため、
ＡＮＤゲート４０２はロー信号を出力しバッファ４０３
を継続イネーブルさせる。したがって、バッファ４０３
はデータ出力端子ＤＯＵＴからのハイ信号をバッファリ
ングし抵抗終端器４１０に供給する。該抵抗終端器４１
０に前記バッファ４０３から出力されるハイ信号が入力
され電源電圧が抵抗終端器４１０のキャパシタＣＬに供
給されて充電される。図４（Ａ）はＳＣＳＩバス４２０
の負荷キャパシタンス値に従ってＳＣＳＩバス駆動部４
００の出力電圧を示した波形図で、供給される電流に比
例してＳＣＳＩバス４２０の出力電圧が線形的に増加す
る。
【００３５】このようにＳＣＳＩバス４２０の出力電圧
が段々増加してシュミットトリガバッファ４０４の論理
しきい電圧２．０−２．５Ｖよりも高くなると、前記バ
ッファ４０４はＳＣＳＩバス４２０の出力電圧をバッフ
ァリングしハイ信号を出力する。該バッファ４０４から
出力されたハイ信号はインバータ４０５によりロー信号
に反転され前記ＮＡＮＤゲート４０１の他方側に入力さ
れる。それで、前記ＮＡＮＤゲート４０１はモード選択
端子からのハイ信号とインバータ４０５からのロー信号
とをＮＡＮＤ演算しハイ信号を出力する。ＡＮＤゲート
４０２は前記ＮＡＮＤゲート４０１から出力されたハイ
信号とデータ出力端子ＤＯＵＴから出力されたハイ信号
とをＡＮＤ演算してハイ信号を出力し、前記バッファ４
０３をディスエーブルさせる。該バッファ４０３をイネ
ーブルまたはディスエーブルさせる信号（／ＥＮ）は、
図４（Ｂ）に示すように、バッファ４０３の出力電圧が
バッファ４０４の論理しきい電圧２．０−２．５Ｖ以上
である場合ハイ状態に変換する。すなわち、ＳＣＳＩバ
ス４２０の出力電圧が抵抗終端器４１０のキャパシタＣ
Ｌに前記バッファ４０４の論理しきい電圧まで充電され
るように、前記バッファ４０３はイネーブルされ電圧が
供給される。そして、前記イネーブル信号がハイ状態に
なりバッファ４０３がディスエーブルされると、ＳＣＳ
Ｉバス駆動部４００はハイインピーダンス状態になり、
ＳＣＳＩバス４２０は抵抗終端器４１０によりハイ信号
を維持する。
が段々増加してシュミットトリガバッファ４０４の論理
しきい電圧２．０−２．５Ｖよりも高くなると、前記バ
ッファ４０４はＳＣＳＩバス４２０の出力電圧をバッフ
ァリングしハイ信号を出力する。該バッファ４０４から
出力されたハイ信号はインバータ４０５によりロー信号
に反転され前記ＮＡＮＤゲート４０１の他方側に入力さ
れる。それで、前記ＮＡＮＤゲート４０１はモード選択
端子からのハイ信号とインバータ４０５からのロー信号
とをＮＡＮＤ演算しハイ信号を出力する。ＡＮＤゲート
４０２は前記ＮＡＮＤゲート４０１から出力されたハイ
信号とデータ出力端子ＤＯＵＴから出力されたハイ信号
とをＡＮＤ演算してハイ信号を出力し、前記バッファ４
０３をディスエーブルさせる。該バッファ４０３をイネ
ーブルまたはディスエーブルさせる信号（／ＥＮ）は、
図４（Ｂ）に示すように、バッファ４０３の出力電圧が
バッファ４０４の論理しきい電圧２．０−２．５Ｖ以上
である場合ハイ状態に変換する。すなわち、ＳＣＳＩバ
ス４２０の出力電圧が抵抗終端器４１０のキャパシタＣ
Ｌに前記バッファ４０４の論理しきい電圧まで充電され
るように、前記バッファ４０３はイネーブルされ電圧が
供給される。そして、前記イネーブル信号がハイ状態に
なりバッファ４０３がディスエーブルされると、ＳＣＳ
Ｉバス駆動部４００はハイインピーダンス状態になり、
ＳＣＳＩバス４２０は抵抗終端器４１０によりハイ信号
を維持する。
【００３６】次いで、モード選択端子ＭＳＥＬの出力信
号がハイ状態で、データ出力端子ＤＯＵＴの出力信号が
ハイ状態からロー状態に遷移すると、このときにも前記
ＮＡＮＤゲート４０１の出力信号はハイ状態であるた
め、前記ＡＮＤゲート４０２は前記２つの入力信号をＡ
ＮＤ演算してロー状態の信号を出力し、バッファ４０３
をイネーブルさせる。したがって、バッファ４０３はシ
ンク（sink）電流の大きさに比例してＳＣＳＩバス４２
０の出力電圧、すなわち、キャパシタＣＬの充電電位
を、図４（Ａ）に示すように、急激に放電させる。以上
説明したように、ＳＣＳＩバス４２０の負荷変動にかか
わらず高速のデータ伝送が可能である。
号がハイ状態で、データ出力端子ＤＯＵＴの出力信号が
ハイ状態からロー状態に遷移すると、このときにも前記
ＮＡＮＤゲート４０１の出力信号はハイ状態であるた
め、前記ＡＮＤゲート４０２は前記２つの入力信号をＡ
ＮＤ演算してロー状態の信号を出力し、バッファ４０３
をイネーブルさせる。したがって、バッファ４０３はシ
ンク（sink）電流の大きさに比例してＳＣＳＩバス４２
０の出力電圧、すなわち、キャパシタＣＬの充電電位
を、図４（Ａ）に示すように、急激に放電させる。以上
説明したように、ＳＣＳＩバス４２０の負荷変動にかか
わらず高速のデータ伝送が可能である。
【００３７】一方、モード選択端子ＭＳＥＬを通ってロ
ー信号が出力されＮＡＮＤゲート４０１の一方側に入力
されると、ホストＳＣＳＩバス駆動部４００は入力モー
ド、すなわち、受信モードになる。このとき、前記ＮＡ
ＮＤゲート４０１は他方側に入力信号にかかわらずハイ
信号を出力する。それで、前記バッファ４０４がデータ
入力端子ＤＩＮに出力する信号状態にかかわらず、入力
モードにおいて前記ＮＡＮＤゲートは出力信号をハイ状
態に固定させ出力する。かつ、ＡＮＤゲート４０２は、
入力モードのときデータ出力端子ＤＯＵＴからのハイ信
号と前記ＮＡＮＤゲート４０１からのハイ信号とをＡＮ
Ｄ演算してハイ状態の信号を出力しバッファ４０３をデ
ィスエーブルさせる。したがって、ＳＣＳＩバス駆動部
４００はＳＣＳＩバス４２０のデータを受信する。そし
て、データ入力端子ＤＩＮに出力される信号は前記ハイ
状態に固定されたＮＡＮＤゲート４０１の信号によりバ
ッファ４０３を通って送信されることが防止される。
ー信号が出力されＮＡＮＤゲート４０１の一方側に入力
されると、ホストＳＣＳＩバス駆動部４００は入力モー
ド、すなわち、受信モードになる。このとき、前記ＮＡ
ＮＤゲート４０１は他方側に入力信号にかかわらずハイ
信号を出力する。それで、前記バッファ４０４がデータ
入力端子ＤＩＮに出力する信号状態にかかわらず、入力
モードにおいて前記ＮＡＮＤゲートは出力信号をハイ状
態に固定させ出力する。かつ、ＡＮＤゲート４０２は、
入力モードのときデータ出力端子ＤＯＵＴからのハイ信
号と前記ＮＡＮＤゲート４０１からのハイ信号とをＡＮ
Ｄ演算してハイ状態の信号を出力しバッファ４０３をデ
ィスエーブルさせる。したがって、ＳＣＳＩバス駆動部
４００はＳＣＳＩバス４２０のデータを受信する。そし
て、データ入力端子ＤＩＮに出力される信号は前記ハイ
状態に固定されたＮＡＮＤゲート４０１の信号によりバ
ッファ４０３を通って送信されることが防止される。
【００３８】図２は本発明に係るＳＣＳＩバス駆動回路
の第２の実施の形態を示す図面であり、モード選択端子
ＭＳＥＬからの出力信号を反転するインバータ５０２
と、該インバータ５０２から反転された信号と後述する
バッファ５０５の出力信号とをＯＲ演算するＯＲゲート
５０１と、該ＯＲゲート５０１からの出力信号とデータ
出力端子ＤＯＵＴから出力される信号とをＡＮＤ演算す
るＡＮＤゲート５０３と、該ＡＮＤゲート５０３の出力
信号によりイネーブルまたはディスエーブルされデータ
出力端子ＤＯＵＴの出力信号をバッファリングし伝送す
る３−状態型バッファ５０４と、入力端子が前記バッフ
ァ５０４の出力端子に接続し入力される信号を前記ＯＲ
ゲートおよびデータ入力端子ＤＩＮに出力するシュミッ
トトリガバッファ５０５と、から構成され、図１のＳＣ
ＳＩ駆動部４００と同様な作用をするので、以下に簡略
に説明する。
の第２の実施の形態を示す図面であり、モード選択端子
ＭＳＥＬからの出力信号を反転するインバータ５０２
と、該インバータ５０２から反転された信号と後述する
バッファ５０５の出力信号とをＯＲ演算するＯＲゲート
５０１と、該ＯＲゲート５０１からの出力信号とデータ
出力端子ＤＯＵＴから出力される信号とをＡＮＤ演算す
るＡＮＤゲート５０３と、該ＡＮＤゲート５０３の出力
信号によりイネーブルまたはディスエーブルされデータ
出力端子ＤＯＵＴの出力信号をバッファリングし伝送す
る３−状態型バッファ５０４と、入力端子が前記バッフ
ァ５０４の出力端子に接続し入力される信号を前記ＯＲ
ゲートおよびデータ入力端子ＤＩＮに出力するシュミッ
トトリガバッファ５０５と、から構成され、図１のＳＣ
ＳＩ駆動部４００と同様な作用をするので、以下に簡略
に説明する。
【００３９】まず、モード選択端子ＭＳＥＬを通ってハ
イ状態の出力信号がインバータ５０２に入力されると、
該インバータ５０２は前記信号をロー状態に反転しＯＲ
ゲート５０１に出力する。このとき、データ出力端子Ｄ
ＯＵＴの出力信号がローであると、前記ＡＮＤゲート５
０３はロー状態の信号を出力し、バッファ５０４をイネ
ーブルさせる。それで、データ出力端子ＤＯＵＴのロー
信号がバッファリングされＳＣＳＩバス４２０を通って
ターゲット側の該当ＳＣＳＩバス駆動部に伝送される。
このとき、図１に示した抵抗終端器４１０のキャパシタ
に充電された電圧は放電されロー状態を維持する。
イ状態の出力信号がインバータ５０２に入力されると、
該インバータ５０２は前記信号をロー状態に反転しＯＲ
ゲート５０１に出力する。このとき、データ出力端子Ｄ
ＯＵＴの出力信号がローであると、前記ＡＮＤゲート５
０３はロー状態の信号を出力し、バッファ５０４をイネ
ーブルさせる。それで、データ出力端子ＤＯＵＴのロー
信号がバッファリングされＳＣＳＩバス４２０を通って
ターゲット側の該当ＳＣＳＩバス駆動部に伝送される。
このとき、図１に示した抵抗終端器４１０のキャパシタ
に充電された電圧は放電されロー状態を維持する。
【００４０】このような状態でデータ出力端子ＤＯＵＴ
の信号がロー状態からハイ状態に遷移すると、抵抗終端
器４１０のキャパシタＣＬの充電電圧がバッファ５０５
の論理しきい電圧よりも低いため、バッファ５０５はロ
ー信号をＯＲゲート５０１の他方側に入力し、ＯＲゲー
ト５０１はロー状態の信号を出力する。次いで、ＡＮＤ
ゲート５０３はＯＲゲート５０１のロー状態の出力信号
とデータ出力端子ＤＯＵＴのハイ状態に遷移された信号
とをＡＮＤ演算しロー状態の信号を出力して前記バッフ
ァ５０４を継続イネーブルさせる。それで、前記バッフ
ァ５０４はデータ出力端子ＤＯＵＴのハイ状態の信号を
バッファリングしＳＣＳＩバス４２０に供給する。
の信号がロー状態からハイ状態に遷移すると、抵抗終端
器４１０のキャパシタＣＬの充電電圧がバッファ５０５
の論理しきい電圧よりも低いため、バッファ５０５はロ
ー信号をＯＲゲート５０１の他方側に入力し、ＯＲゲー
ト５０１はロー状態の信号を出力する。次いで、ＡＮＤ
ゲート５０３はＯＲゲート５０１のロー状態の出力信号
とデータ出力端子ＤＯＵＴのハイ状態に遷移された信号
とをＡＮＤ演算しロー状態の信号を出力して前記バッフ
ァ５０４を継続イネーブルさせる。それで、前記バッフ
ァ５０４はデータ出力端子ＤＯＵＴのハイ状態の信号を
バッファリングしＳＣＳＩバス４２０に供給する。
【００４１】このようにバッファ５０４からハイ信号が
出力されると、電源電圧は抵抗終端器４１０のキャパシ
タＣＬに供給され充電され、このとき、ＳＣＳＩバス４
２０上の電圧は抵抗終端器４１０の抵抗とキャパシタの
時定数によりバッファ５０４から供給された電圧に比例
して線形的に増加する。ＳＣＳＩバス４２０上の出力電
圧が段々増加してシュミットトリガバッファ５０５の論
理しきい電圧２．０−２．５Ｖよりも高くなると、前記
バッファ５０５はＳＣＳＩバス４２０上の出力電圧をバ
ッファリングしハイ状態の信号を出力する。ＯＲゲート
５０１は前記バッファ５０５から出力されたハイ信号を
入力しＡＮＤゲート５０３にハイ信号を出力する。それ
で、バッファ５０４がディスエーブルされデータ送信を
中断する。このとき、ＳＣＳＩバス４２０は抵抗終端器
４１０によりハイ信号を維持する。
出力されると、電源電圧は抵抗終端器４１０のキャパシ
タＣＬに供給され充電され、このとき、ＳＣＳＩバス４
２０上の電圧は抵抗終端器４１０の抵抗とキャパシタの
時定数によりバッファ５０４から供給された電圧に比例
して線形的に増加する。ＳＣＳＩバス４２０上の出力電
圧が段々増加してシュミットトリガバッファ５０５の論
理しきい電圧２．０−２．５Ｖよりも高くなると、前記
バッファ５０５はＳＣＳＩバス４２０上の出力電圧をバ
ッファリングしハイ状態の信号を出力する。ＯＲゲート
５０１は前記バッファ５０５から出力されたハイ信号を
入力しＡＮＤゲート５０３にハイ信号を出力する。それ
で、バッファ５０４がディスエーブルされデータ送信を
中断する。このとき、ＳＣＳＩバス４２０は抵抗終端器
４１０によりハイ信号を維持する。
【００４２】このような状態でデータ出力端子ＤＯＵＴ
の信号がハイ状態からロー状態に遷移すると、ＡＮＤゲ
ート５０３はＯＲゲート５０１のハイ信号と出力データ
ＤＯＵＴのロー信号とをＡＮＤ演算してロー信号を出力
しバッファ５０４をイネーブルさせる。したがって、抵
抗終端器のキャパシタに充電された電圧が急速に放電さ
れターゲット側の該当ＳＣＳＩバス駆動部に伝送され
る。
の信号がハイ状態からロー状態に遷移すると、ＡＮＤゲ
ート５０３はＯＲゲート５０１のハイ信号と出力データ
ＤＯＵＴのロー信号とをＡＮＤ演算してロー信号を出力
しバッファ５０４をイネーブルさせる。したがって、抵
抗終端器のキャパシタに充電された電圧が急速に放電さ
れターゲット側の該当ＳＣＳＩバス駆動部に伝送され
る。
【００４３】一方、ターゲット側の該当ＳＣＳＩバス駆
動部から受信するため、ホストコンピュータ側のＳＣＳ
Ｉ制御部はモード選択端子ＭＳＥＬを通ってＳＣＳＩバ
ス駆動部５００にロー信号を供給しデータ出力端子ＤＯ
ＵＴをハイ状態に維持させると、モード選択端子ＭＳＥ
Ｌの出力信号はインバータ５０２でハイ状態に反転され
た後ＯＲゲートに入力され、ＯＲゲート５０１はハイ状
態の信号をＡＮＤゲート５０３に出力する。前記ＡＮＤ
ゲート５０３は、ＯＲゲート５０１から出力されるハイ
信号と受信モードのときのデータ出力端子ＤＯＵＴから
のハイ信号とをＡＮＤ演算してハイ信号を出力しバッフ
ァ５０４をディスエーブルさせる。したがって、ターゲ
ット側の該当ＳＣＳＩバス駆動部からＳＣＳＩバス４２
０を通って転送されるデータがバッファ５０５を通って
受信され、該受信されたデータがデータ入力端子ＤＩＮ
を通ってホストコンピュータ側のＳＣＳＩ制御部に伝達
される。
動部から受信するため、ホストコンピュータ側のＳＣＳ
Ｉ制御部はモード選択端子ＭＳＥＬを通ってＳＣＳＩバ
ス駆動部５００にロー信号を供給しデータ出力端子ＤＯ
ＵＴをハイ状態に維持させると、モード選択端子ＭＳＥ
Ｌの出力信号はインバータ５０２でハイ状態に反転され
た後ＯＲゲートに入力され、ＯＲゲート５０１はハイ状
態の信号をＡＮＤゲート５０３に出力する。前記ＡＮＤ
ゲート５０３は、ＯＲゲート５０１から出力されるハイ
信号と受信モードのときのデータ出力端子ＤＯＵＴから
のハイ信号とをＡＮＤ演算してハイ信号を出力しバッフ
ァ５０４をディスエーブルさせる。したがって、ターゲ
ット側の該当ＳＣＳＩバス駆動部からＳＣＳＩバス４２
０を通って転送されるデータがバッファ５０５を通って
受信され、該受信されたデータがデータ入力端子ＤＩＮ
を通ってホストコンピュータ側のＳＣＳＩ制御部に伝達
される。
【００４４】図３は本発明の第３の実施の形態に係る図
面で、図５の構成と同様である。ただし、図２のＡＮＤ
ゲート５０３の代わりにＮＡＮＤゲート６０３を用い、
バッファ６０４はハイ信号によりイネーブルされる３−
状態型バッファである点が違っている。それで、図２と
同様な部分に対しては省略して簡略に説明する。
面で、図５の構成と同様である。ただし、図２のＡＮＤ
ゲート５０３の代わりにＮＡＮＤゲート６０３を用い、
バッファ６０４はハイ信号によりイネーブルされる３−
状態型バッファである点が違っている。それで、図２と
同様な部分に対しては省略して簡略に説明する。
【００４５】まず、ホストコンピュータがデータを送信
するためモード選択端子ＭＳＥＬを通ってハイ信号を供
給し、データ出力端子ＤＯＵＴを通ってロー信号を供給
すると、ＮＡＮＤゲート６０３はハイ信号を出力する。
該ＮＡＮＤゲート６０３からハイ信号が出力されると、
バッファ６０４はイネーブルされＳＣＳＩバス４２０上
にロー信号が供給される。
するためモード選択端子ＭＳＥＬを通ってハイ信号を供
給し、データ出力端子ＤＯＵＴを通ってロー信号を供給
すると、ＮＡＮＤゲート６０３はハイ信号を出力する。
該ＮＡＮＤゲート６０３からハイ信号が出力されると、
バッファ６０４はイネーブルされＳＣＳＩバス４２０上
にロー信号が供給される。
【００４６】このような状態でデータ出力端子ＤＯＵＴ
の信号がロー状態からハイ状態に遷移すると、ＮＡＮＤ
ゲート６０３はバッファ６０５およびＯＲゲート６０１
から入力されるロー信号と前記データ出力端子ＤＯＵＴ
からのハイ信号とをＮＡＮＤ演算しハイ信号を出力す
る。それで、前記バッファ６０４は継続イネーブルされ
ＳＣＳＩバス４２０上にハイ信号を供給する。このと
き、ＳＣＳＩバス４２０上の電圧は、前述したように、
抵抗終端器の抵抗とキャパシタによりバッファ６０４か
ら供給された電圧に比例して線形的に増加する。
の信号がロー状態からハイ状態に遷移すると、ＮＡＮＤ
ゲート６０３はバッファ６０５およびＯＲゲート６０１
から入力されるロー信号と前記データ出力端子ＤＯＵＴ
からのハイ信号とをＮＡＮＤ演算しハイ信号を出力す
る。それで、前記バッファ６０４は継続イネーブルされ
ＳＣＳＩバス４２０上にハイ信号を供給する。このと
き、ＳＣＳＩバス４２０上の電圧は、前述したように、
抵抗終端器の抵抗とキャパシタによりバッファ６０４か
ら供給された電圧に比例して線形的に増加する。
【００４７】このようにＳＣＳＩバス４２０上の出力電
圧が段々増加しシュミットトリガバッファ６０５の論理
しきい電圧よりも高くなると、前記バッファ６０５はＳ
ＣＳＩバス４２０上の出力電圧をバッファリングしハイ
状態の信号を出力する。それで、前記ＮＡＮＤゲート６
０３はバッファ６０５およびＯＲゲート６０１により入
力されるハイ信号と前記データ出力端子ＤＯＵＴのハイ
信号とをＮＡＮＤ演算してロー状態の信号を出力し、前
記バッファ６０４をディスエーブルさせる。
圧が段々増加しシュミットトリガバッファ６０５の論理
しきい電圧よりも高くなると、前記バッファ６０５はＳ
ＣＳＩバス４２０上の出力電圧をバッファリングしハイ
状態の信号を出力する。それで、前記ＮＡＮＤゲート６
０３はバッファ６０５およびＯＲゲート６０１により入
力されるハイ信号と前記データ出力端子ＤＯＵＴのハイ
信号とをＮＡＮＤ演算してロー状態の信号を出力し、前
記バッファ６０４をディスエーブルさせる。
【００４８】一方、ホストコンピュータがターゲット側
からデータの受信のためモード選択端子ＭＳＥＬを通っ
てロー信号を出力し、このとき、データ出力端子ＤＯＵ
Ｔの信号をハイ状態に維持させ出力すると、ＮＡＮＤゲ
ート６０３はそれらをＮＡＮＤ演算しロー信号を出力し
て前記バッファ６０４をディスエーブルさせる。それ
で、ターゲット側から送信されたデータはＳＣＳＩバス
４２０、バッファ６０５およびデータ入力端子ＤＩＮを
通ってホストコンピュータ側に受信される。
からデータの受信のためモード選択端子ＭＳＥＬを通っ
てロー信号を出力し、このとき、データ出力端子ＤＯＵ
Ｔの信号をハイ状態に維持させ出力すると、ＮＡＮＤゲ
ート６０３はそれらをＮＡＮＤ演算しロー信号を出力し
て前記バッファ６０４をディスエーブルさせる。それ
で、ターゲット側から送信されたデータはＳＣＳＩバス
４２０、バッファ６０５およびデータ入力端子ＤＩＮを
通ってホストコンピュータ側に受信される。
【００４９】
【発明の効果】以上説明したように、本発明に係るＳＣ
ＳＩバス駆動回路は、ＳＣＳＩバスの負荷キャパシタン
スの値、すなわち、ＳＣＳＩバスケーブルの長さおよび
接続されるターゲットの個数にかかわらずＳＣＳＩプロ
トコルで規定する同期モードの高速（１０Ｍｂｐｓ；bi
t per second）データ伝送が可能であり、また、ＳＣＳ
Ｉバス制御回路が簡単な構成となって集積回路化が容易
という効果がある。
ＳＩバス駆動回路は、ＳＣＳＩバスの負荷キャパシタン
スの値、すなわち、ＳＣＳＩバスケーブルの長さおよび
接続されるターゲットの個数にかかわらずＳＣＳＩプロ
トコルで規定する同期モードの高速（１０Ｍｂｐｓ；bi
t per second）データ伝送が可能であり、また、ＳＣＳ
Ｉバス制御回路が簡単な構成となって集積回路化が容易
という効果がある。
【図１】本発明に係るＳＣＳＩバス駆動回路の第１の実
施の形態を示した図である。
施の形態を示した図である。
【図２】本発明に係るＳＣＳＩバス駆動回路の第２の実
施の形態を示した図である。
施の形態を示した図である。
【図３】本発明に係るＳＣＳＩバス駆動回路の第３の実
施の形態を示した図である。
施の形態を示した図である。
【図４】図１−図３の出力信号の波形を示した図で、
（Ａ）はＳＣＳＩバス駆動回路の出力電圧を示した波形
図、（Ｂ）はバッファを制御する信号の状態を示した図
である。
（Ａ）はＳＣＳＩバス駆動回路の出力電圧を示した波形
図、（Ｂ）はバッファを制御する信号の状態を示した図
である。
【図５】一般のＳＣＳＩシステムの構成図である。
【図６】従来のＳＣＳＩバス駆動回路を示した図で、
（Ａ）はオープンコレクタ型のＳＣＳＩバス駆動回路を
示した図、（Ｂ）は３−状態型のＳＣＳＩバス駆動回路
を示した図である。
（Ａ）はオープンコレクタ型のＳＣＳＩバス駆動回路を
示した図、（Ｂ）は３−状態型のＳＣＳＩバス駆動回路
を示した図である。
【図７】図６におけるＳＣＳＩバス駆動回路の出力電圧
を示した波形図である。
を示した波形図である。
４００：ＳＣＳＩバス駆動部 ４０１：ＮＡＮＤゲート ４００ｂ：インバータ ４００ｃ：ＡＮＤゲート ４０３：バッファ ４０４：受信部 ４１０：抵抗終端器 ４３０：ターゲットＳＣＳＩバス駆動部
Claims (11)
- 【請求項１】 抵抗終端器およびＳＣＳＩバスを通って
多数個のターゲットＳＣＳＩ駆動回路と接続されたホス
ト駆動回路であって、 ホストコンピュータから出力されるデータ出力端子の出
力信号をバッファリングし出力する出力バッファ手段
と、 該出力バッファの出力信号を論理ゲートの論理しきい値
電圧を用いて検出し、 該検出された信号とホストコンピュータから出力される
モード選択端子の出力信号とを論理和して前記バッファ
のイネーブルを制御するイネーブル手段と、を備えたＳ
ＣＳＩバス駆動回路。 - 【請求項２】 前記出力バッファ手段は、３−状態型バ
ッファである請求項１記載のＳＣＳＩバス駆動回路。 - 【請求項３】 前記イネーブル手段は、前記出力バッフ
ァ手段の出力信号のレベルを論理しきい電圧を用いて検
出する入力バッファと、 該入力バッファの出力信号を反転するインバータと、 モード選択端子の出力信号と前記インバータの出力信号
とをＮＡＮＤ演算するＮＡＮＤゲートと、 該ＮＡＮＤゲートの出力信号とデータ出力端子の出力信
号とをＡＮＤ演算しその結果値により前記出力バッファ
手段をイネーブルさせるＡＮＤゲートと、を備えた請求
項１記載のＳＣＳＩバス駆動回路。 - 【請求項４】 前記入力バッファは、シュミットトリガ
バッファである請求項３記載のＳＣＳＩバス駆動回路。 - 【請求項５】 前記出力バッファ手段は、ローアクティ
ブである請求項３記載のＳＣＳＩバス駆動回路。 - 【請求項６】 前記イネーブル手段は、モード選択端子
の出力信号を反転するインバータと、 前記出力バッファ手段の出力信号のレベルを論理しきい
電圧を用いて検出する入力バッファと、 前記インバータの出力信号と入力バッファの出力信号と
をＯＲ演算するＯＲゲートと、 該ＯＲゲートの出力信号とデータ出力端子の出力信号と
をＡＮＤ演算し、その結果値により前記出力バッファ手
段をイネーブルさせるＡＮＤゲートと、を備えた請求項
１記載のＳＣＳＩバス駆動回路。 - 【請求項７】 前記入力バッファは、シュミットトリガ
バッファである請求項６記載のＳＣＳＩバス駆動回路。 - 【請求項８】 前記出力バッファ手段は、ローアクティ
ブである請求項６記載のＳＣＳＩバス駆動回路。 - 【請求項９】 前記イネーブル手段は、モード選択端子
の出力信号を反転するインバータと、 前記出力バッファ手段の出力信号のレベルを論理しきい
電圧を用いて検出する入力バッファと、 前記インバータの出力信号と入力バッファの出力信号と
をＯＲ演算するＯＲゲートと、 該ＯＲゲートの出力信号とデータ出力端子の出力信号と
をＮＡＮＤ演算し、その結果値により前記出力バッファ
手段をイネーブルさせるＮＡＮＤゲートと、を備えた請
求項１記載のＳＣＳＩバス駆動回路。 - 【請求項１０】 前記入力バッファは、シュミットトリ
ガバッファである請求項９記載のＳＣＳＩバス駆動回
路。 - 【請求項１１】 前記出力バッファ手段は、ハイアクテ
ィブである請求項９記載のＳＣＳＩバス駆動回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940026962A KR970010371B1 (ko) | 1994-10-21 | 1994-10-21 | 컴퓨터 인터페이스의 버스 구동장치 |
| KR94P26962 | 1994-10-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08211976A JPH08211976A (ja) | 1996-08-20 |
| JP2628473B2 true JP2628473B2 (ja) | 1997-07-09 |
Family
ID=19395583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7274228A Expired - Fee Related JP2628473B2 (ja) | 1994-10-21 | 1995-10-23 | Ｓｃｓｉバス駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5680065A (ja) |
| JP (1) | JP2628473B2 (ja) |
| KR (1) | KR970010371B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926032A (en) * | 1995-08-14 | 1999-07-20 | Compaq Computer Corporation | Accommodating components |
| US5953540A (en) * | 1997-06-26 | 1999-09-14 | Compaq Computer Corporation | SCSI cable with two cable segments having a first resistor coupled to a Y-connection from each segment and a second resistor coupled to one corresponding conductor |
| US6047379A (en) * | 1997-12-17 | 2000-04-04 | Henri Larabell | Information bus regenerator |
| US6157204A (en) | 1998-08-05 | 2000-12-05 | Micron Technology, Inc. | Buffer with adjustable slew rate and a method of providing an adjustable slew rate |
| US6593768B1 (en) * | 1999-11-18 | 2003-07-15 | Intel Corporation | Dual termination serial data bus with pull-up current source |
| US6804232B1 (en) * | 2000-03-27 | 2004-10-12 | Bbnt Solutions Llc | Personal area network with automatic attachment and detachment |
| US6341068B1 (en) * | 2000-03-31 | 2002-01-22 | Alcatel Usa Sourcing, L.P. | Low profile connector system for providing multiple drives on a card |
| WO2002025421A1 (en) * | 2000-09-20 | 2002-03-28 | Park Young Ki | User interface for multimode |
| US6366123B1 (en) * | 2001-02-05 | 2002-04-02 | Etron Technology, Inc. | Input buffer circuit for low power application |
| US10785066B1 (en) * | 2019-11-22 | 2020-09-22 | Nxp B.V. | Can communication with broken cable |
| CN114974140B (zh) * | 2022-05-27 | 2023-08-29 | 北京芯格诺微电子有限公司 | 用于制造Mini-LED背光模组中单线链式通信链路的LED驱动芯片 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4342065A (en) * | 1981-04-10 | 1982-07-27 | Tektronix, Inc. | Protection circuit for a data driver |
| CA1331214C (en) * | 1989-01-05 | 1994-08-02 | Kun-Ming Lee | Interfacing control circuit with active circuit charge or discharge |
| JPH03252218A (ja) * | 1990-03-01 | 1991-11-11 | Fujitsu Ltd | トライステート・バッファ回路 |
| DE4108610A1 (de) * | 1991-03-16 | 1992-09-17 | Bosch Gmbh Robert | Senderendstufe |
| JPH0535668A (ja) * | 1991-07-30 | 1993-02-12 | Toshiba Corp | 信号処理装置 |
| US5361005A (en) * | 1993-03-31 | 1994-11-01 | Hewlett-Packard Company | Configurable driver circuit and termination for a computer input/output bus |
| US5510740A (en) * | 1993-04-21 | 1996-04-23 | Intel Corporation | Method for synchronizing clocks upon reset |
-
1994
- 1994-10-21 KR KR1019940026962A patent/KR970010371B1/ko not_active IP Right Cessation
-
1995
- 1995-10-20 US US08/545,966 patent/US5680065A/en not_active Expired - Lifetime
- 1995-10-23 JP JP7274228A patent/JP2628473B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08211976A (ja) | 1996-08-20 |
| KR960015245A (ko) | 1996-05-22 |
| US5680065A (en) | 1997-10-21 |
| KR970010371B1 (ko) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0664612B1 (en) | Noise filter | |
| KR100272671B1 (ko) | 데이터 트랜시버 및 그것을 갖는 버스 인터페이스 | |
| US5179299A (en) | Cmos low output voltage bus driver | |
| US20070156932A1 (en) | Integrated circuit device and electronic instrument | |
| JP2628473B2 (ja) | Ｓｃｓｉバス駆動回路 | |
| KR100273619B1 (ko) | 사용 상황 전달 장치 및 사용 상황 전달 방법 | |
| JP2009531934A (ja) | 容量帰還を用いる信号ドライバのための方法およびシステム | |
| US6693678B1 (en) | Data bus driver having first and second operating modes for coupling data to the bus at first and second rates | |
| US20180203063A1 (en) | Detection circuits, detection method, and electronic systems for i/o output status | |
| US7005891B2 (en) | Data transmission circuit for universal serial bus system | |
| US6657460B2 (en) | Spatially filtered data bus drivers and receivers and method of operating same | |
| US5206545A (en) | Method and apparatus for providing output contention relief for digital buffers | |
| US5751978A (en) | Multi-purpose peripheral bus driver apparatus and method | |
| US6084433A (en) | Integrated circuit SCSI input receiver having precision high speed input buffer with hysteresis | |
| US6857040B2 (en) | Bi-directional bus bridge in which multiple devices can assert bus concurrently | |
| JPH08263185A (ja) | プログラム可能なプルアップバッファ | |
| EP1071998A1 (en) | High speed data bus driver | |
| US6054875A (en) | Output buffer for a mixed voltage environment | |
| US20020057106A1 (en) | Data output buffer circuit usable with both PCI and PCI-X buses | |
| JPH0514146A (ja) | 入力バツフア | |
| US11356236B2 (en) | Bidirectional re-driver for half-duplex interfaces | |
| US7859307B2 (en) | High speed transient active pull-up I2C | |
| JPH0749733A (ja) | 入出力インタフェース回路装置 | |
| JPWO2002056546A1 (ja) | データ転送方式 | |
| JPH0523452B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970121 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 17 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |