JP3636692B2 - ピークホールド回路 - Google Patents
ピークホールド回路 Download PDFInfo
- Publication number
- JP3636692B2 JP3636692B2 JP2002014112A JP2002014112A JP3636692B2 JP 3636692 B2 JP3636692 B2 JP 3636692B2 JP 2002014112 A JP2002014112 A JP 2002014112A JP 2002014112 A JP2002014112 A JP 2002014112A JP 3636692 B2 JP3636692 B2 JP 3636692B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- peak
- input
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はピークホールド回路に関し、特に入力信号電圧のピーク値を検出保持するピークホールド回路に関する。
【０００２】
【従来の技術】
この種のピークホールド回路の構成は、大別して特開平５−１８９９９１号公報や特昭６１−２７８９７９号公報等に記載されたダイオードを用いたものと、特開平４−３０５１６６号公報や特開平６−１６７５２１号公報等に記載された電圧比較器とスイッチを用いたものとの２種類に分けられる。
【０００３】
本発明は、後者に属するので、以下の説明では、電圧比較器とスイッチを用いたピークホールド回路についてのみ取り上げる。
【０００４】
従来のこの種のピークホールド回路をブロックで示す図１３を参照すると、この従来のピークホールド回路は、非反転入力端に入力端子ＴＩを経由して供給される入力信号Ｉを反転入力端に後述の電圧保持用の容量Ｃ２３の保持電圧Ｐをそれぞれ入力しこれら入力信号Ｉの電圧（以下、入力電圧Ｉ）と保持電圧Ｐとの大小を検出し比較検出信号Ｄを出力する電圧比較器１０１と、入力信号Ｉのピーク値を保持電圧Ｐとして保持するピーク値保持回路１０２と、保持電圧Ｐをバッファ増幅し出力ピーク値ＰＯを出力するバッファ回路１０７とを備える。
【０００５】
ピーク値保持回路１０２は、電圧比較器１０１の出力である比較検出信号Ｄにより制御され入力信号Ｉの導通（オン）・遮断（オフ）を行う充電制御用のスイッチＳ２６と、スイッチＳ２６のオンの時入力信号Ｉを充電しオフのとき充電電圧を保持電圧Ｐとして保持する電圧保持用の容量Ｃ２３と、容量Ｃ２３の電荷を放電する抵抗Ｒ２１とを備える。
【０００６】
次に、図１３を参照して、従来のピークホールド回路の動作について説明すると、この従来のピークホールド回路の概略動作は、電圧比較器１０１が入力信号Ｉが容量Ｃ２３の保持電圧Ｐを超えたことを検出して比較検出信号Ｄを出力し、この比較検出信号Ｄを用いて入力信号が保持電圧Ｐ以上となる期間だけスイッチＳ２６を導通状態とするものである。
【０００７】
以下、説明の便宜上、入力信号Ｉが正弦波で、この正弦波の周期（サイクル）よりも長時間でレベルが変動するものとし、予め定めたサンプル期間、例えば正弦波の１２サイクルの期間でこの入力信号の正側の最大電圧値をピーク値（正側のピーク値）として検出するものとする。
【０００８】
まず、電圧比較器１０１は、入力信号Ｉの最初のサイクルで、入力電圧Ｉが保持電圧Ｐより大きい、すなわち、Ｉ＞Ｐのとき比較検出信号ＤとしてＨレベルを出力し、逆に、入力電圧Ｉが保持電圧Ｐより小さい、すなわち、Ｉ＜Ｐのとき比較検出信号ＤとしてＬレベルを出力して、スイッチＳ２６の制御端子に供給する。スイッチＳ２６は、供給を受けた比較検出信号ＤのＨレベルの応答して導通し、Ｌレベルに応答して遮断する。
【０００９】
スイッチＳ２６の導通時に、入力電圧ＩはこのスイッチＳ２６を経由して容量Ｃ２３を充電する。一方、スイッチＳ２６の遮断時には、入力端子ＴＩと容量Ｃ２３との接続が遮断され入力電圧Ｉの供給が停止するので、容量Ｃ２３はこのサイクルの入力電圧Ｉの最高値を保持電圧Ｐとして保持する。
【００１０】
以上の動作を入力信号Ｉの各サイクル毎に繰り返すことにより、ピーク値保持回路１０２の容量Ｃ２３は、入力電圧Ｉの最も高い電位、すなわち、ピーク値を保持電圧Ｐとして保持し、この保持電圧Ｐをバッファ回路１０７に供給する。バッファ回路１０７は、保持電圧Ｐをバッファ増幅し、出力端子ＴＯから出力ピーク値ＰＯを出力する。
【００１１】
以上の動作は、入力電圧Ｉの正側のピーク値を保持する動作であるが、電圧比較器１０１の非反転及び反転各入力端子への入力接続を逆に、すなわち、反転入力端に入力電圧Ｉを非反転入力端に電圧保持信号Ｐをそれぞれ入力することにより、入力電圧Ｉの負側のピーク値を保持する動作を行うことができる。
【００１２】
しかしながら、従来のピークホールド回路の動作をタイムチャートで示す図１４を参照すると、従来のピークホールド回路は、理想動作をした場合は、図１４（Ａ）に示すように、入力電圧Ｉのピーク値を検出できるが、実際には以下に説明する２つの要因により理想的なピークホールド特性の実現が困難である。
【００１３】
第１の要因は、電圧比較器１０１には、高い周波数での良好な動作特性（以下、高周波動作特性）と高利得を要求されるが、この２つの両立は一般的に困難であることである。すなわち、入力信号の周波数が高い場合、及びピーク保持動作の終了点付近では、図１４（Ａ）に示すように、比較電圧ＤのＨレベル時間すなわちスイッチＳ２６の導通すべき時間は限りなく０に近付くと共に、入力信号Ｉと保持電圧Ｐの差電圧も小さくなって行くが、この様な状況下においても、電圧比較器１０１は入力電圧Ｉと保持電圧Ｐの大小関係を瞬時の遅滞もなく確実に比較検出信号Ｄとして出力してスイッチＳ２６をオン・オフしなければならないため、良好な高周波動作特性と高利得が要求される。
【００１４】
電圧比較器１０１に応答遅れがある場合は、スイッチＳ２６の導通（オン）を遅らせ、この遅れは容量Ｃ２３の充電時間を短縮し、保持電圧Ｐが上昇せず最悪の場合には電圧比較器１０１が応答しないことも想定される。
【００１５】
逆にスイッチＳ２６の遮断（オフ）時の遅れは、入力電圧Ｉのピークを通り過ぎた所で保持動作が行われ、結果としていずれもピーク値より低い電圧が保持されることになるため、オン時、オフ時の双方とも応答遅れは許されない。
【００１６】
電圧比較器１０１に応答遅れがある場合の動作をタイムチャートで示す図１４（Ｂ）を参照すると、電圧比較器１０１の遅延により、スイッチＳ２６の切断タイミングが遅れピーク値をすぎても容量Ｃ２３がまだ入力端子と接続しているため、ピークから下がったレベルで電圧を保持している。
【００１７】
第２の要因は、信号源インピーダンスと充電制御用のスイッチＳ２６の導通抵抗、及び電圧保持用の容量Ｃ２３で決まるピークホールド時定数をスイッチＳ２６のオン期間より充分短く設定する必要があるが、高周波の動作でこの条件を満たすことが困難であることである。
【００１８】
上記と同様に、比較検出信号ＤのＨレベルの幅、すなわち、スイッチＳ２６の導通時間が限りなく０に近づいた場合でも容量Ｃ２３を確実に充電完了しなければならず、このためにはピークホールド時定数をスイッチＳ２６のオン期間より充分短く設定する必要がある。
【００１９】
ピークホールド時定数が、スイッチＳ２６の導通期間より長い場合の動作をタイムチャートで示す図１４（Ｃ）を参照すると、ピークホールド時定数が入力信号Ｉの周波数対応の角速度より大きく入力信号波形よりも遅れて容量Ｃ２６に充電を開始している。このため、信号電圧Ｉのピークに達した時もまだ充電が完了しておらず、それにもかかわらずスイッチＳ２６が遮断するため、信号電圧Ｉのピーク値を保持できないという現象が起きている。
【００２０】
【発明が解決しようとする課題】
上述した従来のピークホールド回路は、電圧比較器には、良好な高周波数動作特性と高利得を要求されるが、この２つの両立は一般的に困難であることと、信号源インピーダンスと充電制御用のスイッチの導通抵抗及び電圧保持用の容量で決まるピークホールド時定数を上記スイッチのオン期間より充分短く設定する必要があるが、高周波の動作でこの条件を満たすことが困難であることとにより、入力信号が高周波の場合理想的なピークホールド特性の実現が困難であるという欠点があった。
【００２１】
本発明の目的は、上記欠点を解決し、入力信号が高周波の場合でも良好なピークホールド特性を実現したピークホールド回路を提供することにある。
【００２２】
【課題を解決するための手段】
請求項１記載の発明のピークホールド回路は、入力信号の電圧である入力電圧の複数のサイクルから成る予め定めた期間における最大値又は最小値であるピーク値を検出して出力信号である出力ピーク値を出力するピークホールド回路において、
前記入力電圧と前記出力ピーク値との大小関係を比較し比較検出信号を出力する電圧比較器と、
電圧保持用の第１及び第２の容量と、これら第１及び第２の容量の各々と入力端子及び出力端子の各々との接続を相補的に切替える第１及び第２のスイッチとを備え、前記入力電圧のピーク値を保持電圧として保持し前記出力ピーク値を出力するピーク値保持回路と、
前記入力電圧の各サイクルのピーク点を検出してピーク点検出信号を出力するピーク点検出回路と、
前記比較検出信号と前記ピーク点検出信号とのレベル遷移情報に応じて前記第１及び第２の容量の一方を前記入力電圧が入力する入力端子に他方を前記出力ピーク値を出力する出力端子に接続するように前記第１及び第２のスイッチを相補的に切り替えるスイッチ制御信号を出力するスイッチ制御回路とを備えて構成されている。
【００２３】
また、請求項２記載の発明は、請求項１記載のピークホールド回路において、前記電圧比較器が、非反転入力端に前記入力端子を経由して供給される前記入力電圧を反転入力端に前記出力ピーク値をそれぞれ入力し前記入力電圧と前記出力ピーク値との大小関係を検出し前記比較検出信号を出力するコンパレータ回路を備えて構成されている。
【００２４】
また、請求項３記載の発明は、請求項１記載のピークホールド回路において、前記ピーク点検出回路が、前記入力電圧を微分し微分電圧を出力する微分回路と、
非反転入力端に基準電圧を反転入力端に前記微分電圧をそれぞれ入力し前記微分電圧の極性反転を検出して前記ピーク点検出信号を出力する電圧比較器とを備えて構成されている。
【００２５】
また、請求項４記載の発明は、請求項１記載のピークホールド回路において、前記ピーク点検出回路が、前記入力電圧を一定周波数のクロックでチョッピングして１クロック分前のピーク点検出信号である遅延検出信号と比較して前記ピーク点検出信号を出力するチョッパコンパレータと、
前記ピーク点検出信号を１クロック分遅延して前記遅延検出信号を出力するＤ型のフリップフロップとを備えて構成されている。
【００２６】
また、請求項５記載の発明は、請求項１記載のピークホールド回路において、前記スイッチ制御回路が、クロック端に前記ピーク点検出信号を入力し入力端に前記比較検出信号を入力し第１及び第２の出力端から相補の制御信号を出力し前記ピーク値保持回路に供給するフリップフロップとを備えて構成されている。
【００２７】
また、請求項６記載の発明は、請求項１記載のピークホールド回路において、前記第１及び第２のスイッチの各々が、それぞれＰチャネルトランジスタ及びＮチャネルトランジスタの並列接続から成り相補に動作する第１及び第２のトランスファゲートと、制御信号を反転して反転制御信号を出力するインバータとを備え、
前記第１のトランスファゲートが、各々のソース同士及びドレイン同士を共通接続してそれぞれ入力端及び出力端としゲートに前記制御信号の供給を受けるＮチャネル型の第１のトランジスタとゲートに前記反転制御信号の供給を受けるＰチャネル型の第２のトランジスタとを有し、
前記第２のトランスファゲートが、各々のソース同士及びドレイン同士を共通接続してそれぞれ入力端及び出力端としゲートに前記反転制御信号の供給を受けるＮチャネル型の第３のトランジスタとゲートに前記制御信号の供給を受けるＰチャネル型の第４のトランジスタとを有して構成されている。
【００２８】
また、請求項７記載の発明は、請求項１記載のピークホールド回路において、リセット信号の供給に応答して前記第１及び第２の容量に保持していた前記ピーク値を初期状態にリセットするリセット回路を備えて構成されている。
【００２９】
また、請求項８記載の発明は、請求項１記載のピークホールド回路において、前記ピーク点検出回路の出力端と前記スイッチ制御回路の前記ピーク点検出信号の入力端との間に挿入され選択信号の供給に応答して保持ピーク値の最大値と最小値のいずれか一方を選択して保持する保持ピーク値選択回路を備えて構成されている。
【００３０】
また、請求項９記載の発明は、請求項１記載のピークホールド回路において、前記入力端子と前記ピーク値保持回路の入力端との間に挿入され前記入力電圧を所定時間遅延するようバッファリングするバッファ回路を備えて構成されている。
【００３１】
また、請求項１０記載の発明は、請求項１記載のピークホールド回路において、前記電圧比較器の出力端及び前記ピーク点検出回路の出力端の各々と前記スイッチ制御回路の入力端の各々との間に予め定めた基準電圧より低い点で前記入力電圧の前記ピーク点を検出した場合前記スイッチ制御回路の動作を禁止する誤動作防止回路を備え、
前記誤動作防止回路が、前記入力電圧と前記基準電圧とを比較し低レベル検出信号を出力するレベル比較器と、
前記比較検出信号と前記低レベル検出信号との論理演算結果を前記スイッチ制御回路の入力端に供給する論理回路とを備えて構成されている。
【００３２】
また、請求項１１記載の発明は、請求項５記載のピークホールド回路において、前記フリップフロップが、第１及び第２の入力端を有するＪＫフリップフロップであることを特徴とするものである。
【００３３】
また、請求項１２記載の発明は、請求項５記載のピークホールド回路において、前記フリップフロップが、Ｔフリップフロップであることを特徴とするものである。
【００３４】
また、請求項１３記載の発明は、請求項７記載のピークホールド回路において、前記リセット回路が、初期電圧を出力する電圧源と、
各々の入力端が前記電圧源に各々の出力端が前記第１及び第２の容量の各々の一端にそれぞれ接続し制御端への前記リセット信号の供給に応答して導通する第１及び第２のリセットスイッチと、
前記リセット信号を反転し反転リセット信号を出力するインバータと、
入力電圧が入力する入力端子と前記入力電圧のピーク値を保持電圧として保持するピーク値保持回路の入力端との間に挿入され制御端への前記反転リセット信号の供給に応答して導通する第３のリセットスイッチとを備えて構成されている。
【００３５】
また、請求項１４記載の発明は、請求項８記載のピークホールド回路において、前記保持ピーク値選択回路が、一方の入力端が第１の電源に他方の入力端が第２の電源にそれぞれ接続し制御端への前記選択信号の供給に応答して前記第１及び第２の電源のいずれか一方を出力端に接続するピーク値選択スイッチと、
一方の入力端が前記ピーク値選択スイッチの出力端に他方の入力端が前記ピーク点検出信回路の出力端に出力端が前記スイッチ制御回路の前記ピーク点検出信号の入力端にそれぞれ接続した第１の排他的論理和回路と、
一方の入力端が前記ピーク値選択スイッチの出力端に他方の入力端が電圧比較器の出力端に出力端が前記スイッチ制御回路の入力端にそれぞれ接続した第２の排他的論理和回路とを備えて構成されている。
【００３６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００３７】
本実施の形態のピークホールド回路は、入力信号の電圧である入力電圧の複数のサイクルから成る予め定めた期間における最大値又は最小値であるピーク値を検出して出力信号である出力ピーク値を出力するピークホールド回路において、上記入力電圧と上記出力ピーク値との大小関係を比較し比較検出信号を出力する電圧比較器と、電圧保持用の第１及び第２の容量と、これら第１及び第２の容量の各々と入力端子及び出力端子の各々との接続を相補的に切替える第１及び第２のスイッチとを備え、上記入力電圧のピーク値を保持電圧として保持し上記出力ピーク値を出力するピーク値保持回路と、上記入力電圧の各サイクルのピーク点を検出してピーク点検出信号を出力するピーク点検出回路と、上記比較検出信号と上記ピーク点検出信号とのレベル遷移情報に応じて上記第１及び第２の容量の一方を上記入力電圧が入力する入力端子に他方を上記出力ピーク値を出力する出力端子に接続するように上記第１及び第２のスイッチを相補的に切り替えるスイッチ制御信号を出力するスイッチ制御回路とを備えることを特徴とする。
【００３８】
次に、本発明の実施の形態をブロックで示す図１を参照すると、この図に示す本実施の形態のピークホールド回路は、非反転入力端に入力端子ＴＩを経由して供給される入力信号の電圧（以下、入力電圧）Ｉを反転入力端に出力ピーク値）ＰＯをそれぞれ入力し入力信号Ｉと出力信号の電圧（以下出力ピーク値）ＰＯとの大小関係を検出し比較検出信号Ｄを出力するコンパレータ回路から成る電圧比較器１と、入力信号Ｉのピーク値を保持電圧Ｐとして保持し対応する出力ピーク値ＰＯを出力するピーク値保持回路２と、入力電圧Ｉの各サイクルのピーク点を検出してピーク点検出信号ＰＤを出力するピーク点検出回路３と、クロック端にピーク点検出信号ＰＤの供給をＪ及びＫ各入力端に比較検出信号Ｄの各々の供給をそれぞれ受け出力端Ｂ及びＱＢの各々から相補の制御信号Ｃ，ＢＣを出力しピーク値保持回路２に供給するＪＫ型のフリップフロップ４と、保持電圧Ｐをバッファ増幅し出力ピーク値ＰＯを出力するバッファ回路７とを備える。
【００３９】
ピーク値保持回路２は、一端が後述の節点Ｎ２１，Ｎ２２の各々に他端が接地にそれぞれ接続された電圧保持用の容量２１，２２と、入力端が入力端子ＴＩに一方の出力端が節点Ｎ２１に他方の出力端が節点Ｎ２２に制御端がフリップフロップ４の出力端ＱＢにそれぞれ接続されたスイッチＳ２１と、一方の入力端が節点Ｎ２１に他方の入力端が節点Ｎ２２に制御端がフリップフロップ４の出力端Ｂにそれぞれ接続されたスイッチＳ２２とを備える。
【００４０】
これらスイッチＳ２１，Ｓ２２は、フリップフロップ４からの相補の制御信号ＢＣ，Ｃの供給に応答して容量２１，２２の一方の一端を入力端子ＴＩに他方の一端を出力端子ＴＯに接続するように相補的に切替える。
【００４１】
ピーク点検出回路３は、入力電圧Ｉを微分し微分電圧ｄＩを出力する微分回路３１と、非反転入力端に基準電圧ＶＲを反転入力端に微分電圧ｄＩをそれぞれ入力し微分電圧ｄＩの極性反転を検出してピーク点検出信号を出力する電圧比較器３１と、基準電圧ＶＲを出力する電圧源Ｖ３１とを備える。
【００４２】
次に、図１及び各部波形をタイムチャートで示す図２を参照して本実施の形態の動作について説明すると、まず、説明の便宜上、従来と同様に、入力信号Ｉが正弦波で、この正弦波の周期（サイクル）よりも長時間でレベルが変動するものとし、予め定めたサンプル期間、例えば正弦波の１２サイクルの期間でこの入力信号の正側の最大電圧値をピーク値（正側のピーク値）として検出するものとする。
【００４３】
また、初期状態として、図示のように、スイッチＳ２１が入力端子ＴＩを節点Ｎ２２を経由して容量Ｃ２２に接続し、スイッチＳ２２が出力端子ＴＯを節点Ｎ２１を経由して容量Ｃ２１に接続しているものとする。
【００４４】
この状態で、入力端子ＴＩに入力信号（以下、入力電圧）Ｉの任意のサイクルが入力されると、この入力電圧Ｉは、スイッチＳ２１、節点Ｎ２２を経由して容量Ｃ２２に充電され、容量Ｃ２１の保持電圧Ｐ１は、節点Ｎ２１、スイッチＳ２２を経由して出力端子ＴＯに出力ピーク値ＰＯとして出力される。
【００４５】
同時に、入力電圧Ｉはピーク点検出回路３に入力される。ピーク点検出回路３は、以下に説明するようにこのサイクルの正弦波形入力電圧Ｉにおける上昇傾向が下降傾向に移行する点、すなわち、ピーク点を検出し、ピーク点検出信号ＰＤを出力してフリップフロップ４のクロック端に供給する。
【００４６】
まず、微分回路３１は、入力電圧Ｉを微分し微分電圧ｄＩを出力する。電圧比較器３１は、微分電圧ｄＩと基準電圧ＶＲとを比較し微分電圧ｄＩがプラス、すなわち入力電圧Ｉが上昇傾向の場合はピーク点検出信号ＰＤとしてＬレベルを出力する。入力電圧Ｉがピーク点に到達し微分電圧ｄＩが０からマイナス、すなわち入力電圧Ｉが下降傾向に変化したとき、電圧比較器３１は、ピーク点検出信号ＰＤとしてＨレベルを出力する。
【００４７】
電圧比較器１は、入力電圧Ｉが出力端子ＴＯの出力ピーク値ＰＯ、すなわち、容量Ｃ２１の保持電圧Ｐ１より大きい（Ｉ＞Ｐ１）とき比較検出信号ＤとしてＨレベルを出力し、逆に、入力電圧Ｉが保持電圧Ｐより小さい（Ｉ＜Ｐ１）とき比較信号ＤとしてＬレベルを出力して、フリップフロップ４の入力端Ｊ及びＫに供給する。フリップフロップ４は、入力端Ｊ，ＫがＨレベルの期間中にピーク点検出信号ＰＤがＨレベルとなったとき、遷移動作を行って出力端Ｂ，ＱＢの各々のレベルが反転し、スイッチＳ２１の出力端及びスイッチＳ２２の入力端を切り替える。すなわち、スイッチＳ２１は、節点Ｎ２１を経由して容量Ｃ２１を入力端子に接続するように、スイッチＳ２２は、節点Ｎ２２を経由して容量Ｃ２２を出力端子に接続よう切り替える。この結果、容量Ｃ２１は入力電圧Ｉの充電を開始し、容量Ｃ２２は保持電圧Ｐ２を保持電圧Ｐとして保持し、この保持電圧Ｐをバッファ回路７に供給する。バッファ回路７は、保持電圧Ｐをバッファ増幅し、出力端子ＴＯから出力ピーク値ＰＯを出力する。
【００４８】
この時、容量Ｃ２２の保持電圧Ｐ２はその時点の入力電圧Ｉであり、この入力電圧Ｉ対応の保持電圧Ｐ２を保持電圧Ｐ、すなわち、出力ピーク値ＰＯとして出力する。一方、それまでの最高電圧を保持電圧Ｐ１として保持していた容量Ｃ２１には、さらに入力電圧Ｉが供給され、入力電圧Ｉが保持電圧より高い場合は充電を行う。
【００４９】
以上の動作を入力信号Ｉの各サイクル毎に繰り返すことにより、ピーク値保持回路２の容量Ｃ２１，Ｃ２２は、入力電圧Ｉの最も高い電位、すなわち、ピーク値を保持電圧Ｐ１及びＰ２として保持し、この保持電圧Ｐ１，Ｐ２を保持電圧Ｐとして出力端子ＴＯから対応する出力ピーク値ＰＯを出力する。
【００５０】
このように、スイッチＳ２１，Ｓ２２が切り替わった時点の入力電圧値がピーク値として出力されるので、入力電圧Ｉの周波数が高い場合でも確実にピーク値保持回路２の容量Ｃ２１，Ｃ２２はピーク値を保持することができ、容量Ｃ２１，Ｃ２２の充電時間に起因する不十分なピーク値保持を防止できる。また、ピーク点検出回路３を備えることにより、入力電圧Ｉのピーク点を検出した瞬間にスイッチＳ２１，Ｓ２２の切替が終了してるので、ピーク値超過時点の値の保持を防止できる。
【００５１】
スイッチＳ２１，Ｓ２２の構成の一例を示す図３（Ａ）を参照すると、この図は代表としてスイッチＳ２２の構成を示し、それぞれＰチャネルトランジスタ及びＮチャネルトランジスタの並列接続から成り、相補に動作するトランスファゲートＴＧ２１，ＴＧ２２と、制御信号Ｃを反転して反転制御信号ＢＣを出力するインバータＩＶ２１とを備える。
【００５２】
トランスファゲートＴＧ２１は、各々のソース同士及びドレイン同士を共通接続してそれぞれ入力端及び出力端としたＮチャネル型のトランジスタＮ２１とＰチャネル型のトランジスタＰ２１とから成り、トランジスタＮ２１のゲートに制御信号Ｃの供給をトランジスタＰ２１のゲートに反転制御信号ＢＣの供給をそれぞれ受ける。
【００５３】
トランスファゲートＴＧ２２は、各々のソース同士及びドレイン同士を共通接続してそれぞれ入力端及び出力端としたＮチャネル型のトランジスタＮ２２とＰチャネル型のトランジスタＰ２２とから成り、トランジスタＰ２２のゲートに制御信号Ｃの供給をトランジスタＮ２２のゲートに反転制御信号ＢＣの供給をそれぞれ受ける。
【００５４】
図３（Ｂ）にスイッチＳ２２の等価回路を示す。すなわち、トランスファゲートＴＧ２１の共通接続ソースが一方の入力端に、トランスファゲートＴＧ２２の共通接続ソースが他方の入力端に、トランスファゲートＴＧ２１，ＴＧ２２の各々の共通接続ドレインをさらに共通接続したものが出力端に、制御信号Ｃの入力端子が制御端Ｃにそれぞれ相当する。
【００５５】
スイッチＳ２１はトランスファゲートＴＧ２１，ＴＧ２２の各々の入力端を共通接続し、各々の出力端をそれぞれ一方の出力端及び他方の出力端とする以外はスイッチＳ２２と同様である。
【００５６】
なお、以上の説明では、便宜上ソースをトランスファゲートの入力端として説明したが、ドレイン側を入力端としても良いことは、公知である。
【００５７】
以上の動作は、入力電圧Ｉの正側のピーク値を保持する動作であるが、電圧比較器１の非反転及び反転各入力端子への入力接続を逆に、すなわち、反転入力端に入力電圧Ｉを非反転入力端に電圧保持信号Ｐをそれぞれ入力すること、及びピーク点検出回路３の検出特性を逆、すなわち、正弦波形入力電圧Ｉにおける下降傾向が上昇傾向に移行する点をピーク点として検出することとにより、入力電圧Ｉの負側のピーク値を保持する動作を行うことができる。
【００５８】
次に、本発明の第２の実施の形態を図１と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図４を参照すると、この図に示す本実施の形態の前述の第１の実施の形態との相違点は、リセット信号Ｒの供給に応答して電圧保持用の容量Ｃ２１，Ｃ２２に保持していたピーク値を初期状態にリセットするリセット回路５を備えることである。
【００５９】
リセット回路５は、初期電圧ＶＡを出力する電圧源Ｖ５１と、各々の入力端が電圧源Ｖ５１に各々の出力端がピーク値保持回路の容量Ｃ２１，Ｃ２２の各々の一端、すなわち、節点Ｎ２１，Ｎ２１の各々にそれぞれ接続し制御端へのリセット信号Ｒの供給に応答して導通（オン）するスイッチＳ５１，Ｓ５２と、入力端がリセット端子ＴＲに接続されリセット信号Ｒを反転し反転リセット信号ＢＲを出力するインバータＩＶ５１と、入力端子ＴＩとスイッチＳ２１の入力端（ピーク値保持回路２の入力端）との間に挿入され制御端への反転リセット信号ＢＲの供給に応答して導通するスイッチＳ５３とを備える。
【００６０】
スイッチＳ５１，Ｓ５２，Ｓ５３の構成の一例を示す図３（Ｃ）を参照すると、この図は代表としてスイッチＳ５１の構成を示し、Ｐチャネルトランジスタ及びＮチャネルトランジスタの並列接続から成るトランスファゲートＴＧ５１と、制御信号Ｃを反転して反転制御信号ＢＣを出力するインバータＩＶ５２とを備える。
【００６１】
図３（Ｄ）にスイッチＳ５１の等価回路を示す。すなわち、トランスファゲートＴＧ５１の共通接続ソースが入力端に、トランスファゲートＴＧ５１の共通接続ドレインが出力端に、制御信号Ｃの入力端子が制御端Ｃにそれぞれ相当する。
【００６２】
図４及び各部波形をタイムチャートで示す図５を参照して本実施の形態の動作について第１の実施の形態との相違点を重点的に説明すると、リセット信号ＲがＬレベルのときは通常通りピークホールド動作を行う。リセット信号ＲがＨレベルとなった時、ピークホールド動作を停止し出力Ｏがリセットされ初期状態となる。
【００６３】
これにより、リセット信号の供給に応答して瞬時にホールド（保持）電圧の放電を終え、次回のピークホールド動作へ移行できる。
【００６４】
次に、本発明の第３の実施の形態を図１と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図６を参照すると、この図に示す本実施の形態の前述の第１の実施の形態との相違点は、ピーク点検出回路３の出力端とフリップフロップ４のクロック端との間に挿入され選択信号Ｓの供給に応答して保持ピーク値の最大値と最小値のいずれか一方を選択して保持する保持ピーク値選択回路６を備えることである。
【００６５】
保持ピーク値選択回路６は、一方の入力端が電源ＶＤＤに他方の入力端が接地電位ＶＳＳにそれぞれ接続し制御端への選択信号Ｓの供給に応答して電源ＶＤＤと接地電位ＶＳＳのいずれか一方を出力端に接続するスイッチＳ６１と、一方の入力端がスイッチＳ６１の出力端に他方の入力端がピーク点検出信回路３の出力端に出力端がフリップフロップ４のクロック入力端にそれぞれ接続した排他的論理和（ＥＸＯＲ）回路Ｅ６１と、一方の入力端がスイッチＳ６１の出力端に他方の入力端が電圧比較器１の出力端に出力端がフリップフロップ４の入力端Ｊ，Ｋにそれぞれ接続したＥＸＯＲ回路Ｅ６２とを備える。
【００６６】
図６及び各部波形をタイムチャートで示す図７を参照して本実施の形態の動作について第１の実施の形態との相違点を重点的に説明すると、選択端子ＴＳからの選択信号Ｓの供給に応答してスイッチＳ６１が動作し、選択信号ＳがＬレベルのときは接地電位ＶＳＳをＥＸＯＲ回路Ｅ６１，Ｅ６２に供給して保持ピーク値の最大値を、Ｈレベルのときは電源電位ＶＤＤをＥＸＯＲ回路Ｅ６１，Ｅ６２に供給して保持ピーク値の最小値をそれぞれ保持する。
【００６７】
本実施の形態では、ＥＸＯＲ回路を用いて保持ピーク値選択回路を構成したが、インバータ回路、ＮＡＮＤ回路等を用いても構成できることは明らかである。
【００６８】
次に、本発明の第４の実施の形態を図１と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図８を参照すると、この図に示す本実施の形態の前述の第１の実施の形態との相違点は、入力端子ＴＩとピーク値保持回路２の入力端との間に挿入され入力電圧Ｉを所定時間遅延するようバッファリングするバッファ回路９を備えることである。
【００６９】
図８及び各部波形をタイムチャートで示す図８を参照して本実施の形態の動作について第１の実施の形態との相違点を重点的に説明すると、第１の実施の形態の構成では、ピーク点検出回路３の動作遅延によりピーク点検出信号ＰＤの出力タイミングが実際のピーク点より遅れる。そのため、電圧保持用の容量Ｃ２１，Ｃ２２の切替がピーク点より遅れ、ピーク値を超えた時点で電位を保持するるため図９（Ａ）に示すように、実際のピーク値の保持ができなくなってしまう。バッファ回路９の挿入により、容量Ｃ２１，Ｃ２２の入力電圧Ｉをピーク点検出信号ＰＤの遅延時間分を補正することにより、図９（Ｂ）に示すように、より高精度にピーク値を保持できる。
【００７０】
次に、本発明の第５の実施の形態を図１と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図１０を参照すると、この図に示す本実施の形態の前述の第１の実施の形態との相違点は、ピーク点検出回路３の代わりに、微分回路３１と電圧比較器３２の代わりに入力電圧Ｉを一定周波数のクロックφでチョッピングして１クロック分前のピーク点検出信号である遅延検出信号ＤＰＤと比較してピーク点検出信号ＰＤを出力するチョッパコンパレータ３３と、ピーク点検出信号ＰＤを１クロック分遅延して遅延検出信号ＤＰＤを出力するＤ型のフリップフロップ３４とを備えるピーク点検出回路３Ａを備えることである。
【００７１】
図１０を参照して本実施の形態の動作について第１の実施の形態との相違点を重点的に説明すると、ピーク点検出回路３Ａのチョッパコンパレータ３３は、入力電圧Ｉを常に１クロック分前のピーク点検出信号ＰＤである遅延検出信号ＤＰＤと比較し、入力電圧Ｉが遅延検出信号ＤＰＤより大きい、すなわち、入力電圧が上昇傾向である場合はピーク点検出信号ＰＤとしてＬレベルを出力する。入力電圧Ｉがピーク点に到達し入力電圧Ｉが下降傾向に変化したとき、入力電圧Ｉは遅延検出信号ＤＰＤよりも小さくなるので、チョッパコンパレータ３３は、ピーク点検出信号ＰＤとしてＨレベルを出力する。
【００７２】
次に、本発明の第６の実施の形態を図１と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図１１を参照すると、この図に示す本実施の形態の前述の第１の実施の形態との相違点は、電圧比較器１の出力端及びピーク点検出回路３の出力端の各々とフリップフロップ４の入力端Ｊ及び入力端Ｋの各々との間に予め定めた基準電圧ＶＦより低い点で入力電圧Ｉのピーク点を検出した場合フリップフロップ４の動作を禁止する誤動作防止回路８を備えることである。
【００７３】
誤動作防止回路８は、入力電圧Ｉと基準電圧ＶＦとを比較し低レベル検出信号ＬＤを出力する電圧比較器８１と、電圧比較器１からの比較検出信号Ｄと低レベル検出信号ＬＤとの論理積（ＡＮＤ）結果をフリップフロップ４の入力Ｊ，Ｋの各々に供給するＡＮＤ回路Ａ８１，Ａ８２と、基準電圧ＶＦを出力する電圧源Ｖ８１とを備える。
【００７４】
図１１及び入力電圧Ｉの波形例をタイムチャートで示す図１２を参照して本実施の形態の動作について第１の実施の形態との相違点を重点的に説明すると、ここでは、説明の便宜上正のピーク点を検出するもとする。まず、電圧比較器８１は、入力電圧Ｉのピーク点が基準電圧ＶＦより大きい場合（点ａ，ｃ，ｅ）は、低レベル検出信号ＬＤとしてＨレベルを出力しＡＮＤ回路Ａ８１，Ａ８２の一方の入力端に供給する。ＡＮＤ回路Ａ８１，Ａ８２の各々は他方の入力端に比較検出信号Ｄが入力されており、比較検出信号ＤがＨレベルの場合Ｈレベルを出力し、フリップフロップ４の入力Ｊ，Ｋの各々に供給するので、第１の実施の形態と同様に動作する。入力電圧Ｉが基準電圧ＶＦより小さい場合（点ｇ）は、低レベル検出信号ＬＤとしてＬレベルを出力し、従ってＡＮＤ回路Ａ８１，Ａ８２は、比較検出信号ＤがＨレベルの場合でもＬレベルを出力するので、ピーク点検出信号ＰＤがアクテイブ（Ｈレベル）となってもフリップフロップ４は動作しない。従ってピーク値保持回路２のスイッチＳ２１，Ｓ２２の切替動作は行われず、誤動作を防止できる。
【００７５】
負のピーク点検出の場合は、上記と逆に基準電圧ＶＦより大きい負ピーク点ｂ，ｄの検出を防止するよう動作する。
【００７６】
【発明の効果】
以上説明したように、本発明のピークホールド回路は、入力電圧と上記出力ピーク値との大小関係を比較し比較検出信号を出力する電圧比較器と、電圧保持用の第１及び第２の容量と、これら第１及び第２の容量の各々と入力端子及び出力端子の各々との接続を相補的に切替える第１及び第２のスイッチとを備え上記入力電圧のピーク値を保持電圧として保持し上記出力ピーク値を出力するピーク値保持回路と、上記入力電圧の各サイクルのピーク点を検出してピーク点検出信号を出力するピーク点検出回路と、上記比較検出信号と上記ピーク点検出信号とのレベル遷移情報に応じて上記第１及び第２の容量の一方を入力端子に他方を出力端子に接続するように上記第１及び第２のスイッチを相補的に切り替えるスイッチ制御信号を出力するスイッチ制御回路とを備えることにより、一方の容量がピーク値を出力する期間に他方の容量の保持電圧が入力電圧に追従しているため、スイッチが切り替わった時点の入力電圧値がピーク値として出力されるので、入力信号の周波数が高い場合でも容量の充電時間に起因する不十分なピーク値保持を防止できるという効果がある。
【００７７】
また、ピーク点検出回路を備えることにより、入力信号のピーク点を検出した瞬間に容量切替スイッチの切替が終了してるので、ピーク値超過時点の値の保持を防止できるという効果がある。
【図面の簡単な説明】
【図１】本発明のピークホールド回路の第１の実施の形態を示すブロック図である。
【図２】本実施の形態のピークホールド回路における動作の一例を示すタイムチャートである。
【図３】図１及び図４のスイッチの構成の一例を示す回路図及び等価回路図である。
【図４】本発明のピークホールド回路の第２の実施の形態を示すブロック図である。
【図５】本実施の形態のピークホールド回路における動作の一例を示すタイムチャートである。
【図６】本発明のピークホールド回路の第３の実施の形態を示すブロック図である。
【図７】本実施の形態のピークホールド回路における動作の一例を示すタイムチャートである。
【図８】本発明のピークホールド回路の第４の実施の形態を示すブロック図である。
【図９】本実施の形態のピークホールド回路における動作の一例を示すタイムチャートである。
【図１０】本発明のピークホールド回路の第５の実施の形態を示すブロック図である。
【図１１】本発明のピークホールド回路の第６の実施の形態を示すブロック図である。
【図１２】本実施の形態のピークホールド回路における動作の一例を示すタイムチャートである。
【図１３】従来のピークホールド回路の一例を示すブロック図である。
【図１４】従来のピークホールド回路における動作の一例を示すタイムチャートである。
【符号の説明】
１，３２，８１，１０１ 電圧比較器
２，１０２ ピーク値保持回路
３，３Ａ ピーク点検出回路
４，３４ フリップフロップ
５ リセット回路
６ 保持ピーク値選択回路
７，９，１０７ バッファ回路
８ 誤動作防止回路
３１ 微分回路
３３ チョッパコンパレータ
Ａ８１，Ａ８２ ＡＮＤ回路
Ｃ２１，Ｃ２２，Ｃ２３ 容量
Ｅ６１，Ｅ６２ ＥＸＯＲ回路
ＩＶ２１，ＩＶ５１，ＩＶ５２ インバータ
Ｒ２１ 抵抗
Ｓ２１，Ｓ２２，Ｓ２６，Ｓ５１，Ｓ５２，Ｓ５３，Ｓ６１ スイッチ
ＴＧ２１，ＴＧ２２，ＴＧ５１ トランスファゲート
Ｎ２１，Ｎ２２，Ｐ２１，Ｐ２２ トランジスタ
Ｖ３１，Ｖ５１，Ｖ８１ 電圧源
【発明の属する技術分野】
本発明はピークホールド回路に関し、特に入力信号電圧のピーク値を検出保持するピークホールド回路に関する。
【０００２】
【従来の技術】
この種のピークホールド回路の構成は、大別して特開平５−１８９９９１号公報や特昭６１−２７８９７９号公報等に記載されたダイオードを用いたものと、特開平４−３０５１６６号公報や特開平６−１６７５２１号公報等に記載された電圧比較器とスイッチを用いたものとの２種類に分けられる。
【０００３】
本発明は、後者に属するので、以下の説明では、電圧比較器とスイッチを用いたピークホールド回路についてのみ取り上げる。
【０００４】
従来のこの種のピークホールド回路をブロックで示す図１３を参照すると、この従来のピークホールド回路は、非反転入力端に入力端子ＴＩを経由して供給される入力信号Ｉを反転入力端に後述の電圧保持用の容量Ｃ２３の保持電圧Ｐをそれぞれ入力しこれら入力信号Ｉの電圧（以下、入力電圧Ｉ）と保持電圧Ｐとの大小を検出し比較検出信号Ｄを出力する電圧比較器１０１と、入力信号Ｉのピーク値を保持電圧Ｐとして保持するピーク値保持回路１０２と、保持電圧Ｐをバッファ増幅し出力ピーク値ＰＯを出力するバッファ回路１０７とを備える。
【０００５】
ピーク値保持回路１０２は、電圧比較器１０１の出力である比較検出信号Ｄにより制御され入力信号Ｉの導通（オン）・遮断（オフ）を行う充電制御用のスイッチＳ２６と、スイッチＳ２６のオンの時入力信号Ｉを充電しオフのとき充電電圧を保持電圧Ｐとして保持する電圧保持用の容量Ｃ２３と、容量Ｃ２３の電荷を放電する抵抗Ｒ２１とを備える。
【０００６】
次に、図１３を参照して、従来のピークホールド回路の動作について説明すると、この従来のピークホールド回路の概略動作は、電圧比較器１０１が入力信号Ｉが容量Ｃ２３の保持電圧Ｐを超えたことを検出して比較検出信号Ｄを出力し、この比較検出信号Ｄを用いて入力信号が保持電圧Ｐ以上となる期間だけスイッチＳ２６を導通状態とするものである。
【０００７】
以下、説明の便宜上、入力信号Ｉが正弦波で、この正弦波の周期（サイクル）よりも長時間でレベルが変動するものとし、予め定めたサンプル期間、例えば正弦波の１２サイクルの期間でこの入力信号の正側の最大電圧値をピーク値（正側のピーク値）として検出するものとする。
【０００８】
まず、電圧比較器１０１は、入力信号Ｉの最初のサイクルで、入力電圧Ｉが保持電圧Ｐより大きい、すなわち、Ｉ＞Ｐのとき比較検出信号ＤとしてＨレベルを出力し、逆に、入力電圧Ｉが保持電圧Ｐより小さい、すなわち、Ｉ＜Ｐのとき比較検出信号ＤとしてＬレベルを出力して、スイッチＳ２６の制御端子に供給する。スイッチＳ２６は、供給を受けた比較検出信号ＤのＨレベルの応答して導通し、Ｌレベルに応答して遮断する。
【０００９】
スイッチＳ２６の導通時に、入力電圧ＩはこのスイッチＳ２６を経由して容量Ｃ２３を充電する。一方、スイッチＳ２６の遮断時には、入力端子ＴＩと容量Ｃ２３との接続が遮断され入力電圧Ｉの供給が停止するので、容量Ｃ２３はこのサイクルの入力電圧Ｉの最高値を保持電圧Ｐとして保持する。
【００１０】
以上の動作を入力信号Ｉの各サイクル毎に繰り返すことにより、ピーク値保持回路１０２の容量Ｃ２３は、入力電圧Ｉの最も高い電位、すなわち、ピーク値を保持電圧Ｐとして保持し、この保持電圧Ｐをバッファ回路１０７に供給する。バッファ回路１０７は、保持電圧Ｐをバッファ増幅し、出力端子ＴＯから出力ピーク値ＰＯを出力する。
【００１１】
以上の動作は、入力電圧Ｉの正側のピーク値を保持する動作であるが、電圧比較器１０１の非反転及び反転各入力端子への入力接続を逆に、すなわち、反転入力端に入力電圧Ｉを非反転入力端に電圧保持信号Ｐをそれぞれ入力することにより、入力電圧Ｉの負側のピーク値を保持する動作を行うことができる。
【００１２】
しかしながら、従来のピークホールド回路の動作をタイムチャートで示す図１４を参照すると、従来のピークホールド回路は、理想動作をした場合は、図１４（Ａ）に示すように、入力電圧Ｉのピーク値を検出できるが、実際には以下に説明する２つの要因により理想的なピークホールド特性の実現が困難である。
【００１３】
第１の要因は、電圧比較器１０１には、高い周波数での良好な動作特性（以下、高周波動作特性）と高利得を要求されるが、この２つの両立は一般的に困難であることである。すなわち、入力信号の周波数が高い場合、及びピーク保持動作の終了点付近では、図１４（Ａ）に示すように、比較電圧ＤのＨレベル時間すなわちスイッチＳ２６の導通すべき時間は限りなく０に近付くと共に、入力信号Ｉと保持電圧Ｐの差電圧も小さくなって行くが、この様な状況下においても、電圧比較器１０１は入力電圧Ｉと保持電圧Ｐの大小関係を瞬時の遅滞もなく確実に比較検出信号Ｄとして出力してスイッチＳ２６をオン・オフしなければならないため、良好な高周波動作特性と高利得が要求される。
【００１４】
電圧比較器１０１に応答遅れがある場合は、スイッチＳ２６の導通（オン）を遅らせ、この遅れは容量Ｃ２３の充電時間を短縮し、保持電圧Ｐが上昇せず最悪の場合には電圧比較器１０１が応答しないことも想定される。
【００１５】
逆にスイッチＳ２６の遮断（オフ）時の遅れは、入力電圧Ｉのピークを通り過ぎた所で保持動作が行われ、結果としていずれもピーク値より低い電圧が保持されることになるため、オン時、オフ時の双方とも応答遅れは許されない。
【００１６】
電圧比較器１０１に応答遅れがある場合の動作をタイムチャートで示す図１４（Ｂ）を参照すると、電圧比較器１０１の遅延により、スイッチＳ２６の切断タイミングが遅れピーク値をすぎても容量Ｃ２３がまだ入力端子と接続しているため、ピークから下がったレベルで電圧を保持している。
【００１７】
第２の要因は、信号源インピーダンスと充電制御用のスイッチＳ２６の導通抵抗、及び電圧保持用の容量Ｃ２３で決まるピークホールド時定数をスイッチＳ２６のオン期間より充分短く設定する必要があるが、高周波の動作でこの条件を満たすことが困難であることである。
【００１８】
上記と同様に、比較検出信号ＤのＨレベルの幅、すなわち、スイッチＳ２６の導通時間が限りなく０に近づいた場合でも容量Ｃ２３を確実に充電完了しなければならず、このためにはピークホールド時定数をスイッチＳ２６のオン期間より充分短く設定する必要がある。
【００１９】
ピークホールド時定数が、スイッチＳ２６の導通期間より長い場合の動作をタイムチャートで示す図１４（Ｃ）を参照すると、ピークホールド時定数が入力信号Ｉの周波数対応の角速度より大きく入力信号波形よりも遅れて容量Ｃ２６に充電を開始している。このため、信号電圧Ｉのピークに達した時もまだ充電が完了しておらず、それにもかかわらずスイッチＳ２６が遮断するため、信号電圧Ｉのピーク値を保持できないという現象が起きている。
【００２０】
【発明が解決しようとする課題】
上述した従来のピークホールド回路は、電圧比較器には、良好な高周波数動作特性と高利得を要求されるが、この２つの両立は一般的に困難であることと、信号源インピーダンスと充電制御用のスイッチの導通抵抗及び電圧保持用の容量で決まるピークホールド時定数を上記スイッチのオン期間より充分短く設定する必要があるが、高周波の動作でこの条件を満たすことが困難であることとにより、入力信号が高周波の場合理想的なピークホールド特性の実現が困難であるという欠点があった。
【００２１】
本発明の目的は、上記欠点を解決し、入力信号が高周波の場合でも良好なピークホールド特性を実現したピークホールド回路を提供することにある。
【００２２】
【課題を解決するための手段】
請求項１記載の発明のピークホールド回路は、入力信号の電圧である入力電圧の複数のサイクルから成る予め定めた期間における最大値又は最小値であるピーク値を検出して出力信号である出力ピーク値を出力するピークホールド回路において、
前記入力電圧と前記出力ピーク値との大小関係を比較し比較検出信号を出力する電圧比較器と、
電圧保持用の第１及び第２の容量と、これら第１及び第２の容量の各々と入力端子及び出力端子の各々との接続を相補的に切替える第１及び第２のスイッチとを備え、前記入力電圧のピーク値を保持電圧として保持し前記出力ピーク値を出力するピーク値保持回路と、
前記入力電圧の各サイクルのピーク点を検出してピーク点検出信号を出力するピーク点検出回路と、
前記比較検出信号と前記ピーク点検出信号とのレベル遷移情報に応じて前記第１及び第２の容量の一方を前記入力電圧が入力する入力端子に他方を前記出力ピーク値を出力する出力端子に接続するように前記第１及び第２のスイッチを相補的に切り替えるスイッチ制御信号を出力するスイッチ制御回路とを備えて構成されている。
【００２３】
また、請求項２記載の発明は、請求項１記載のピークホールド回路において、前記電圧比較器が、非反転入力端に前記入力端子を経由して供給される前記入力電圧を反転入力端に前記出力ピーク値をそれぞれ入力し前記入力電圧と前記出力ピーク値との大小関係を検出し前記比較検出信号を出力するコンパレータ回路を備えて構成されている。
【００２４】
また、請求項３記載の発明は、請求項１記載のピークホールド回路において、前記ピーク点検出回路が、前記入力電圧を微分し微分電圧を出力する微分回路と、
非反転入力端に基準電圧を反転入力端に前記微分電圧をそれぞれ入力し前記微分電圧の極性反転を検出して前記ピーク点検出信号を出力する電圧比較器とを備えて構成されている。
【００２５】
また、請求項４記載の発明は、請求項１記載のピークホールド回路において、前記ピーク点検出回路が、前記入力電圧を一定周波数のクロックでチョッピングして１クロック分前のピーク点検出信号である遅延検出信号と比較して前記ピーク点検出信号を出力するチョッパコンパレータと、
前記ピーク点検出信号を１クロック分遅延して前記遅延検出信号を出力するＤ型のフリップフロップとを備えて構成されている。
【００２６】
また、請求項５記載の発明は、請求項１記載のピークホールド回路において、前記スイッチ制御回路が、クロック端に前記ピーク点検出信号を入力し入力端に前記比較検出信号を入力し第１及び第２の出力端から相補の制御信号を出力し前記ピーク値保持回路に供給するフリップフロップとを備えて構成されている。
【００２７】
また、請求項６記載の発明は、請求項１記載のピークホールド回路において、前記第１及び第２のスイッチの各々が、それぞれＰチャネルトランジスタ及びＮチャネルトランジスタの並列接続から成り相補に動作する第１及び第２のトランスファゲートと、制御信号を反転して反転制御信号を出力するインバータとを備え、
前記第１のトランスファゲートが、各々のソース同士及びドレイン同士を共通接続してそれぞれ入力端及び出力端としゲートに前記制御信号の供給を受けるＮチャネル型の第１のトランジスタとゲートに前記反転制御信号の供給を受けるＰチャネル型の第２のトランジスタとを有し、
前記第２のトランスファゲートが、各々のソース同士及びドレイン同士を共通接続してそれぞれ入力端及び出力端としゲートに前記反転制御信号の供給を受けるＮチャネル型の第３のトランジスタとゲートに前記制御信号の供給を受けるＰチャネル型の第４のトランジスタとを有して構成されている。
【００２８】
また、請求項７記載の発明は、請求項１記載のピークホールド回路において、リセット信号の供給に応答して前記第１及び第２の容量に保持していた前記ピーク値を初期状態にリセットするリセット回路を備えて構成されている。
【００２９】
また、請求項８記載の発明は、請求項１記載のピークホールド回路において、前記ピーク点検出回路の出力端と前記スイッチ制御回路の前記ピーク点検出信号の入力端との間に挿入され選択信号の供給に応答して保持ピーク値の最大値と最小値のいずれか一方を選択して保持する保持ピーク値選択回路を備えて構成されている。
【００３０】
また、請求項９記載の発明は、請求項１記載のピークホールド回路において、前記入力端子と前記ピーク値保持回路の入力端との間に挿入され前記入力電圧を所定時間遅延するようバッファリングするバッファ回路を備えて構成されている。
【００３１】
また、請求項１０記載の発明は、請求項１記載のピークホールド回路において、前記電圧比較器の出力端及び前記ピーク点検出回路の出力端の各々と前記スイッチ制御回路の入力端の各々との間に予め定めた基準電圧より低い点で前記入力電圧の前記ピーク点を検出した場合前記スイッチ制御回路の動作を禁止する誤動作防止回路を備え、
前記誤動作防止回路が、前記入力電圧と前記基準電圧とを比較し低レベル検出信号を出力するレベル比較器と、
前記比較検出信号と前記低レベル検出信号との論理演算結果を前記スイッチ制御回路の入力端に供給する論理回路とを備えて構成されている。
【００３２】
また、請求項１１記載の発明は、請求項５記載のピークホールド回路において、前記フリップフロップが、第１及び第２の入力端を有するＪＫフリップフロップであることを特徴とするものである。
【００３３】
また、請求項１２記載の発明は、請求項５記載のピークホールド回路において、前記フリップフロップが、Ｔフリップフロップであることを特徴とするものである。
【００３４】
また、請求項１３記載の発明は、請求項７記載のピークホールド回路において、前記リセット回路が、初期電圧を出力する電圧源と、
各々の入力端が前記電圧源に各々の出力端が前記第１及び第２の容量の各々の一端にそれぞれ接続し制御端への前記リセット信号の供給に応答して導通する第１及び第２のリセットスイッチと、
前記リセット信号を反転し反転リセット信号を出力するインバータと、
入力電圧が入力する入力端子と前記入力電圧のピーク値を保持電圧として保持するピーク値保持回路の入力端との間に挿入され制御端への前記反転リセット信号の供給に応答して導通する第３のリセットスイッチとを備えて構成されている。
【００３５】
また、請求項１４記載の発明は、請求項８記載のピークホールド回路において、前記保持ピーク値選択回路が、一方の入力端が第１の電源に他方の入力端が第２の電源にそれぞれ接続し制御端への前記選択信号の供給に応答して前記第１及び第２の電源のいずれか一方を出力端に接続するピーク値選択スイッチと、
一方の入力端が前記ピーク値選択スイッチの出力端に他方の入力端が前記ピーク点検出信回路の出力端に出力端が前記スイッチ制御回路の前記ピーク点検出信号の入力端にそれぞれ接続した第１の排他的論理和回路と、
一方の入力端が前記ピーク値選択スイッチの出力端に他方の入力端が電圧比較器の出力端に出力端が前記スイッチ制御回路の入力端にそれぞれ接続した第２の排他的論理和回路とを備えて構成されている。
【００３６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００３７】
本実施の形態のピークホールド回路は、入力信号の電圧である入力電圧の複数のサイクルから成る予め定めた期間における最大値又は最小値であるピーク値を検出して出力信号である出力ピーク値を出力するピークホールド回路において、上記入力電圧と上記出力ピーク値との大小関係を比較し比較検出信号を出力する電圧比較器と、電圧保持用の第１及び第２の容量と、これら第１及び第２の容量の各々と入力端子及び出力端子の各々との接続を相補的に切替える第１及び第２のスイッチとを備え、上記入力電圧のピーク値を保持電圧として保持し上記出力ピーク値を出力するピーク値保持回路と、上記入力電圧の各サイクルのピーク点を検出してピーク点検出信号を出力するピーク点検出回路と、上記比較検出信号と上記ピーク点検出信号とのレベル遷移情報に応じて上記第１及び第２の容量の一方を上記入力電圧が入力する入力端子に他方を上記出力ピーク値を出力する出力端子に接続するように上記第１及び第２のスイッチを相補的に切り替えるスイッチ制御信号を出力するスイッチ制御回路とを備えることを特徴とする。
【００３８】
次に、本発明の実施の形態をブロックで示す図１を参照すると、この図に示す本実施の形態のピークホールド回路は、非反転入力端に入力端子ＴＩを経由して供給される入力信号の電圧（以下、入力電圧）Ｉを反転入力端に出力ピーク値）ＰＯをそれぞれ入力し入力信号Ｉと出力信号の電圧（以下出力ピーク値）ＰＯとの大小関係を検出し比較検出信号Ｄを出力するコンパレータ回路から成る電圧比較器１と、入力信号Ｉのピーク値を保持電圧Ｐとして保持し対応する出力ピーク値ＰＯを出力するピーク値保持回路２と、入力電圧Ｉの各サイクルのピーク点を検出してピーク点検出信号ＰＤを出力するピーク点検出回路３と、クロック端にピーク点検出信号ＰＤの供給をＪ及びＫ各入力端に比較検出信号Ｄの各々の供給をそれぞれ受け出力端Ｂ及びＱＢの各々から相補の制御信号Ｃ，ＢＣを出力しピーク値保持回路２に供給するＪＫ型のフリップフロップ４と、保持電圧Ｐをバッファ増幅し出力ピーク値ＰＯを出力するバッファ回路７とを備える。
【００３９】
ピーク値保持回路２は、一端が後述の節点Ｎ２１，Ｎ２２の各々に他端が接地にそれぞれ接続された電圧保持用の容量２１，２２と、入力端が入力端子ＴＩに一方の出力端が節点Ｎ２１に他方の出力端が節点Ｎ２２に制御端がフリップフロップ４の出力端ＱＢにそれぞれ接続されたスイッチＳ２１と、一方の入力端が節点Ｎ２１に他方の入力端が節点Ｎ２２に制御端がフリップフロップ４の出力端Ｂにそれぞれ接続されたスイッチＳ２２とを備える。
【００４０】
これらスイッチＳ２１，Ｓ２２は、フリップフロップ４からの相補の制御信号ＢＣ，Ｃの供給に応答して容量２１，２２の一方の一端を入力端子ＴＩに他方の一端を出力端子ＴＯに接続するように相補的に切替える。
【００４１】
ピーク点検出回路３は、入力電圧Ｉを微分し微分電圧ｄＩを出力する微分回路３１と、非反転入力端に基準電圧ＶＲを反転入力端に微分電圧ｄＩをそれぞれ入力し微分電圧ｄＩの極性反転を検出してピーク点検出信号を出力する電圧比較器３１と、基準電圧ＶＲを出力する電圧源Ｖ３１とを備える。
【００４２】
次に、図１及び各部波形をタイムチャートで示す図２を参照して本実施の形態の動作について説明すると、まず、説明の便宜上、従来と同様に、入力信号Ｉが正弦波で、この正弦波の周期（サイクル）よりも長時間でレベルが変動するものとし、予め定めたサンプル期間、例えば正弦波の１２サイクルの期間でこの入力信号の正側の最大電圧値をピーク値（正側のピーク値）として検出するものとする。
【００４３】
また、初期状態として、図示のように、スイッチＳ２１が入力端子ＴＩを節点Ｎ２２を経由して容量Ｃ２２に接続し、スイッチＳ２２が出力端子ＴＯを節点Ｎ２１を経由して容量Ｃ２１に接続しているものとする。
【００４４】
この状態で、入力端子ＴＩに入力信号（以下、入力電圧）Ｉの任意のサイクルが入力されると、この入力電圧Ｉは、スイッチＳ２１、節点Ｎ２２を経由して容量Ｃ２２に充電され、容量Ｃ２１の保持電圧Ｐ１は、節点Ｎ２１、スイッチＳ２２を経由して出力端子ＴＯに出力ピーク値ＰＯとして出力される。
【００４５】
同時に、入力電圧Ｉはピーク点検出回路３に入力される。ピーク点検出回路３は、以下に説明するようにこのサイクルの正弦波形入力電圧Ｉにおける上昇傾向が下降傾向に移行する点、すなわち、ピーク点を検出し、ピーク点検出信号ＰＤを出力してフリップフロップ４のクロック端に供給する。
【００４６】
まず、微分回路３１は、入力電圧Ｉを微分し微分電圧ｄＩを出力する。電圧比較器３１は、微分電圧ｄＩと基準電圧ＶＲとを比較し微分電圧ｄＩがプラス、すなわち入力電圧Ｉが上昇傾向の場合はピーク点検出信号ＰＤとしてＬレベルを出力する。入力電圧Ｉがピーク点に到達し微分電圧ｄＩが０からマイナス、すなわち入力電圧Ｉが下降傾向に変化したとき、電圧比較器３１は、ピーク点検出信号ＰＤとしてＨレベルを出力する。
【００４７】
電圧比較器１は、入力電圧Ｉが出力端子ＴＯの出力ピーク値ＰＯ、すなわち、容量Ｃ２１の保持電圧Ｐ１より大きい（Ｉ＞Ｐ１）とき比較検出信号ＤとしてＨレベルを出力し、逆に、入力電圧Ｉが保持電圧Ｐより小さい（Ｉ＜Ｐ１）とき比較信号ＤとしてＬレベルを出力して、フリップフロップ４の入力端Ｊ及びＫに供給する。フリップフロップ４は、入力端Ｊ，ＫがＨレベルの期間中にピーク点検出信号ＰＤがＨレベルとなったとき、遷移動作を行って出力端Ｂ，ＱＢの各々のレベルが反転し、スイッチＳ２１の出力端及びスイッチＳ２２の入力端を切り替える。すなわち、スイッチＳ２１は、節点Ｎ２１を経由して容量Ｃ２１を入力端子に接続するように、スイッチＳ２２は、節点Ｎ２２を経由して容量Ｃ２２を出力端子に接続よう切り替える。この結果、容量Ｃ２１は入力電圧Ｉの充電を開始し、容量Ｃ２２は保持電圧Ｐ２を保持電圧Ｐとして保持し、この保持電圧Ｐをバッファ回路７に供給する。バッファ回路７は、保持電圧Ｐをバッファ増幅し、出力端子ＴＯから出力ピーク値ＰＯを出力する。
【００４８】
この時、容量Ｃ２２の保持電圧Ｐ２はその時点の入力電圧Ｉであり、この入力電圧Ｉ対応の保持電圧Ｐ２を保持電圧Ｐ、すなわち、出力ピーク値ＰＯとして出力する。一方、それまでの最高電圧を保持電圧Ｐ１として保持していた容量Ｃ２１には、さらに入力電圧Ｉが供給され、入力電圧Ｉが保持電圧より高い場合は充電を行う。
【００４９】
以上の動作を入力信号Ｉの各サイクル毎に繰り返すことにより、ピーク値保持回路２の容量Ｃ２１，Ｃ２２は、入力電圧Ｉの最も高い電位、すなわち、ピーク値を保持電圧Ｐ１及びＰ２として保持し、この保持電圧Ｐ１，Ｐ２を保持電圧Ｐとして出力端子ＴＯから対応する出力ピーク値ＰＯを出力する。
【００５０】
このように、スイッチＳ２１，Ｓ２２が切り替わった時点の入力電圧値がピーク値として出力されるので、入力電圧Ｉの周波数が高い場合でも確実にピーク値保持回路２の容量Ｃ２１，Ｃ２２はピーク値を保持することができ、容量Ｃ２１，Ｃ２２の充電時間に起因する不十分なピーク値保持を防止できる。また、ピーク点検出回路３を備えることにより、入力電圧Ｉのピーク点を検出した瞬間にスイッチＳ２１，Ｓ２２の切替が終了してるので、ピーク値超過時点の値の保持を防止できる。
【００５１】
スイッチＳ２１，Ｓ２２の構成の一例を示す図３（Ａ）を参照すると、この図は代表としてスイッチＳ２２の構成を示し、それぞれＰチャネルトランジスタ及びＮチャネルトランジスタの並列接続から成り、相補に動作するトランスファゲートＴＧ２１，ＴＧ２２と、制御信号Ｃを反転して反転制御信号ＢＣを出力するインバータＩＶ２１とを備える。
【００５２】
トランスファゲートＴＧ２１は、各々のソース同士及びドレイン同士を共通接続してそれぞれ入力端及び出力端としたＮチャネル型のトランジスタＮ２１とＰチャネル型のトランジスタＰ２１とから成り、トランジスタＮ２１のゲートに制御信号Ｃの供給をトランジスタＰ２１のゲートに反転制御信号ＢＣの供給をそれぞれ受ける。
【００５３】
トランスファゲートＴＧ２２は、各々のソース同士及びドレイン同士を共通接続してそれぞれ入力端及び出力端としたＮチャネル型のトランジスタＮ２２とＰチャネル型のトランジスタＰ２２とから成り、トランジスタＰ２２のゲートに制御信号Ｃの供給をトランジスタＮ２２のゲートに反転制御信号ＢＣの供給をそれぞれ受ける。
【００５４】
図３（Ｂ）にスイッチＳ２２の等価回路を示す。すなわち、トランスファゲートＴＧ２１の共通接続ソースが一方の入力端に、トランスファゲートＴＧ２２の共通接続ソースが他方の入力端に、トランスファゲートＴＧ２１，ＴＧ２２の各々の共通接続ドレインをさらに共通接続したものが出力端に、制御信号Ｃの入力端子が制御端Ｃにそれぞれ相当する。
【００５５】
スイッチＳ２１はトランスファゲートＴＧ２１，ＴＧ２２の各々の入力端を共通接続し、各々の出力端をそれぞれ一方の出力端及び他方の出力端とする以外はスイッチＳ２２と同様である。
【００５６】
なお、以上の説明では、便宜上ソースをトランスファゲートの入力端として説明したが、ドレイン側を入力端としても良いことは、公知である。
【００５７】
以上の動作は、入力電圧Ｉの正側のピーク値を保持する動作であるが、電圧比較器１の非反転及び反転各入力端子への入力接続を逆に、すなわち、反転入力端に入力電圧Ｉを非反転入力端に電圧保持信号Ｐをそれぞれ入力すること、及びピーク点検出回路３の検出特性を逆、すなわち、正弦波形入力電圧Ｉにおける下降傾向が上昇傾向に移行する点をピーク点として検出することとにより、入力電圧Ｉの負側のピーク値を保持する動作を行うことができる。
【００５８】
次に、本発明の第２の実施の形態を図１と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図４を参照すると、この図に示す本実施の形態の前述の第１の実施の形態との相違点は、リセット信号Ｒの供給に応答して電圧保持用の容量Ｃ２１，Ｃ２２に保持していたピーク値を初期状態にリセットするリセット回路５を備えることである。
【００５９】
リセット回路５は、初期電圧ＶＡを出力する電圧源Ｖ５１と、各々の入力端が電圧源Ｖ５１に各々の出力端がピーク値保持回路の容量Ｃ２１，Ｃ２２の各々の一端、すなわち、節点Ｎ２１，Ｎ２１の各々にそれぞれ接続し制御端へのリセット信号Ｒの供給に応答して導通（オン）するスイッチＳ５１，Ｓ５２と、入力端がリセット端子ＴＲに接続されリセット信号Ｒを反転し反転リセット信号ＢＲを出力するインバータＩＶ５１と、入力端子ＴＩとスイッチＳ２１の入力端（ピーク値保持回路２の入力端）との間に挿入され制御端への反転リセット信号ＢＲの供給に応答して導通するスイッチＳ５３とを備える。
【００６０】
スイッチＳ５１，Ｓ５２，Ｓ５３の構成の一例を示す図３（Ｃ）を参照すると、この図は代表としてスイッチＳ５１の構成を示し、Ｐチャネルトランジスタ及びＮチャネルトランジスタの並列接続から成るトランスファゲートＴＧ５１と、制御信号Ｃを反転して反転制御信号ＢＣを出力するインバータＩＶ５２とを備える。
【００６１】
図３（Ｄ）にスイッチＳ５１の等価回路を示す。すなわち、トランスファゲートＴＧ５１の共通接続ソースが入力端に、トランスファゲートＴＧ５１の共通接続ドレインが出力端に、制御信号Ｃの入力端子が制御端Ｃにそれぞれ相当する。
【００６２】
図４及び各部波形をタイムチャートで示す図５を参照して本実施の形態の動作について第１の実施の形態との相違点を重点的に説明すると、リセット信号ＲがＬレベルのときは通常通りピークホールド動作を行う。リセット信号ＲがＨレベルとなった時、ピークホールド動作を停止し出力Ｏがリセットされ初期状態となる。
【００６３】
これにより、リセット信号の供給に応答して瞬時にホールド（保持）電圧の放電を終え、次回のピークホールド動作へ移行できる。
【００６４】
次に、本発明の第３の実施の形態を図１と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図６を参照すると、この図に示す本実施の形態の前述の第１の実施の形態との相違点は、ピーク点検出回路３の出力端とフリップフロップ４のクロック端との間に挿入され選択信号Ｓの供給に応答して保持ピーク値の最大値と最小値のいずれか一方を選択して保持する保持ピーク値選択回路６を備えることである。
【００６５】
保持ピーク値選択回路６は、一方の入力端が電源ＶＤＤに他方の入力端が接地電位ＶＳＳにそれぞれ接続し制御端への選択信号Ｓの供給に応答して電源ＶＤＤと接地電位ＶＳＳのいずれか一方を出力端に接続するスイッチＳ６１と、一方の入力端がスイッチＳ６１の出力端に他方の入力端がピーク点検出信回路３の出力端に出力端がフリップフロップ４のクロック入力端にそれぞれ接続した排他的論理和（ＥＸＯＲ）回路Ｅ６１と、一方の入力端がスイッチＳ６１の出力端に他方の入力端が電圧比較器１の出力端に出力端がフリップフロップ４の入力端Ｊ，Ｋにそれぞれ接続したＥＸＯＲ回路Ｅ６２とを備える。
【００６６】
図６及び各部波形をタイムチャートで示す図７を参照して本実施の形態の動作について第１の実施の形態との相違点を重点的に説明すると、選択端子ＴＳからの選択信号Ｓの供給に応答してスイッチＳ６１が動作し、選択信号ＳがＬレベルのときは接地電位ＶＳＳをＥＸＯＲ回路Ｅ６１，Ｅ６２に供給して保持ピーク値の最大値を、Ｈレベルのときは電源電位ＶＤＤをＥＸＯＲ回路Ｅ６１，Ｅ６２に供給して保持ピーク値の最小値をそれぞれ保持する。
【００６７】
本実施の形態では、ＥＸＯＲ回路を用いて保持ピーク値選択回路を構成したが、インバータ回路、ＮＡＮＤ回路等を用いても構成できることは明らかである。
【００６８】
次に、本発明の第４の実施の形態を図１と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図８を参照すると、この図に示す本実施の形態の前述の第１の実施の形態との相違点は、入力端子ＴＩとピーク値保持回路２の入力端との間に挿入され入力電圧Ｉを所定時間遅延するようバッファリングするバッファ回路９を備えることである。
【００６９】
図８及び各部波形をタイムチャートで示す図８を参照して本実施の形態の動作について第１の実施の形態との相違点を重点的に説明すると、第１の実施の形態の構成では、ピーク点検出回路３の動作遅延によりピーク点検出信号ＰＤの出力タイミングが実際のピーク点より遅れる。そのため、電圧保持用の容量Ｃ２１，Ｃ２２の切替がピーク点より遅れ、ピーク値を超えた時点で電位を保持するるため図９（Ａ）に示すように、実際のピーク値の保持ができなくなってしまう。バッファ回路９の挿入により、容量Ｃ２１，Ｃ２２の入力電圧Ｉをピーク点検出信号ＰＤの遅延時間分を補正することにより、図９（Ｂ）に示すように、より高精度にピーク値を保持できる。
【００７０】
次に、本発明の第５の実施の形態を図１と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図１０を参照すると、この図に示す本実施の形態の前述の第１の実施の形態との相違点は、ピーク点検出回路３の代わりに、微分回路３１と電圧比較器３２の代わりに入力電圧Ｉを一定周波数のクロックφでチョッピングして１クロック分前のピーク点検出信号である遅延検出信号ＤＰＤと比較してピーク点検出信号ＰＤを出力するチョッパコンパレータ３３と、ピーク点検出信号ＰＤを１クロック分遅延して遅延検出信号ＤＰＤを出力するＤ型のフリップフロップ３４とを備えるピーク点検出回路３Ａを備えることである。
【００７１】
図１０を参照して本実施の形態の動作について第１の実施の形態との相違点を重点的に説明すると、ピーク点検出回路３Ａのチョッパコンパレータ３３は、入力電圧Ｉを常に１クロック分前のピーク点検出信号ＰＤである遅延検出信号ＤＰＤと比較し、入力電圧Ｉが遅延検出信号ＤＰＤより大きい、すなわち、入力電圧が上昇傾向である場合はピーク点検出信号ＰＤとしてＬレベルを出力する。入力電圧Ｉがピーク点に到達し入力電圧Ｉが下降傾向に変化したとき、入力電圧Ｉは遅延検出信号ＤＰＤよりも小さくなるので、チョッパコンパレータ３３は、ピーク点検出信号ＰＤとしてＨレベルを出力する。
【００７２】
次に、本発明の第６の実施の形態を図１と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図１１を参照すると、この図に示す本実施の形態の前述の第１の実施の形態との相違点は、電圧比較器１の出力端及びピーク点検出回路３の出力端の各々とフリップフロップ４の入力端Ｊ及び入力端Ｋの各々との間に予め定めた基準電圧ＶＦより低い点で入力電圧Ｉのピーク点を検出した場合フリップフロップ４の動作を禁止する誤動作防止回路８を備えることである。
【００７３】
誤動作防止回路８は、入力電圧Ｉと基準電圧ＶＦとを比較し低レベル検出信号ＬＤを出力する電圧比較器８１と、電圧比較器１からの比較検出信号Ｄと低レベル検出信号ＬＤとの論理積（ＡＮＤ）結果をフリップフロップ４の入力Ｊ，Ｋの各々に供給するＡＮＤ回路Ａ８１，Ａ８２と、基準電圧ＶＦを出力する電圧源Ｖ８１とを備える。
【００７４】
図１１及び入力電圧Ｉの波形例をタイムチャートで示す図１２を参照して本実施の形態の動作について第１の実施の形態との相違点を重点的に説明すると、ここでは、説明の便宜上正のピーク点を検出するもとする。まず、電圧比較器８１は、入力電圧Ｉのピーク点が基準電圧ＶＦより大きい場合（点ａ，ｃ，ｅ）は、低レベル検出信号ＬＤとしてＨレベルを出力しＡＮＤ回路Ａ８１，Ａ８２の一方の入力端に供給する。ＡＮＤ回路Ａ８１，Ａ８２の各々は他方の入力端に比較検出信号Ｄが入力されており、比較検出信号ＤがＨレベルの場合Ｈレベルを出力し、フリップフロップ４の入力Ｊ，Ｋの各々に供給するので、第１の実施の形態と同様に動作する。入力電圧Ｉが基準電圧ＶＦより小さい場合（点ｇ）は、低レベル検出信号ＬＤとしてＬレベルを出力し、従ってＡＮＤ回路Ａ８１，Ａ８２は、比較検出信号ＤがＨレベルの場合でもＬレベルを出力するので、ピーク点検出信号ＰＤがアクテイブ（Ｈレベル）となってもフリップフロップ４は動作しない。従ってピーク値保持回路２のスイッチＳ２１，Ｓ２２の切替動作は行われず、誤動作を防止できる。
【００７５】
負のピーク点検出の場合は、上記と逆に基準電圧ＶＦより大きい負ピーク点ｂ，ｄの検出を防止するよう動作する。
【００７６】
【発明の効果】
以上説明したように、本発明のピークホールド回路は、入力電圧と上記出力ピーク値との大小関係を比較し比較検出信号を出力する電圧比較器と、電圧保持用の第１及び第２の容量と、これら第１及び第２の容量の各々と入力端子及び出力端子の各々との接続を相補的に切替える第１及び第２のスイッチとを備え上記入力電圧のピーク値を保持電圧として保持し上記出力ピーク値を出力するピーク値保持回路と、上記入力電圧の各サイクルのピーク点を検出してピーク点検出信号を出力するピーク点検出回路と、上記比較検出信号と上記ピーク点検出信号とのレベル遷移情報に応じて上記第１及び第２の容量の一方を入力端子に他方を出力端子に接続するように上記第１及び第２のスイッチを相補的に切り替えるスイッチ制御信号を出力するスイッチ制御回路とを備えることにより、一方の容量がピーク値を出力する期間に他方の容量の保持電圧が入力電圧に追従しているため、スイッチが切り替わった時点の入力電圧値がピーク値として出力されるので、入力信号の周波数が高い場合でも容量の充電時間に起因する不十分なピーク値保持を防止できるという効果がある。
【００７７】
また、ピーク点検出回路を備えることにより、入力信号のピーク点を検出した瞬間に容量切替スイッチの切替が終了してるので、ピーク値超過時点の値の保持を防止できるという効果がある。
【図面の簡単な説明】
【図１】本発明のピークホールド回路の第１の実施の形態を示すブロック図である。
【図２】本実施の形態のピークホールド回路における動作の一例を示すタイムチャートである。
【図３】図１及び図４のスイッチの構成の一例を示す回路図及び等価回路図である。
【図４】本発明のピークホールド回路の第２の実施の形態を示すブロック図である。
【図５】本実施の形態のピークホールド回路における動作の一例を示すタイムチャートである。
【図６】本発明のピークホールド回路の第３の実施の形態を示すブロック図である。
【図７】本実施の形態のピークホールド回路における動作の一例を示すタイムチャートである。
【図８】本発明のピークホールド回路の第４の実施の形態を示すブロック図である。
【図９】本実施の形態のピークホールド回路における動作の一例を示すタイムチャートである。
【図１０】本発明のピークホールド回路の第５の実施の形態を示すブロック図である。
【図１１】本発明のピークホールド回路の第６の実施の形態を示すブロック図である。
【図１２】本実施の形態のピークホールド回路における動作の一例を示すタイムチャートである。
【図１３】従来のピークホールド回路の一例を示すブロック図である。
【図１４】従来のピークホールド回路における動作の一例を示すタイムチャートである。
【符号の説明】
１，３２，８１，１０１ 電圧比較器
２，１０２ ピーク値保持回路
３，３Ａ ピーク点検出回路
４，３４ フリップフロップ
５ リセット回路
６ 保持ピーク値選択回路
７，９，１０７ バッファ回路
８ 誤動作防止回路
３１ 微分回路
３３ チョッパコンパレータ
Ａ８１，Ａ８２ ＡＮＤ回路
Ｃ２１，Ｃ２２，Ｃ２３ 容量
Ｅ６１，Ｅ６２ ＥＸＯＲ回路
ＩＶ２１，ＩＶ５１，ＩＶ５２ インバータ
Ｒ２１ 抵抗
Ｓ２１，Ｓ２２，Ｓ２６，Ｓ５１，Ｓ５２，Ｓ５３，Ｓ６１ スイッチ
ＴＧ２１，ＴＧ２２，ＴＧ５１ トランスファゲート
Ｎ２１，Ｎ２２，Ｐ２１，Ｐ２２ トランジスタ
Ｖ３１，Ｖ５１，Ｖ８１ 電圧源
Claims (14)
- 入力信号の電圧である入力電圧の複数のサイクルから成る予め定めた期間における最大値又は最小値であるピーク値を検出して出力信号である出力ピーク値を出力するピークホールド回路において、
前記入力電圧と前記出力ピーク値との大小関係を比較し比較検出信号を出力する電圧比較器と、
電圧保持用の第１及び第２の容量と、これら第１及び第２の容量の各々と入力端子及び出力端子の各々との接続を相補的に切替える第１及び第２のスイッチとを備え、前記入力電圧のピーク値を保持電圧として保持し前記出力ピーク値を出力するピーク値保持回路と、
前記入力電圧の各サイクルのピーク点を検出してピーク点検出信号を出力するピーク点検出回路と、
前記比較検出信号と前記ピーク点検出信号とのレベル遷移情報に応じて前記第１及び第２の容量の一方を前記入力電圧が入力する入力端子に他方を前記出力ピーク値を出力する出力端子に接続するように前記第１及び第２のスイッチを相補的に切り替えるスイッチ制御信号を出力するスイッチ制御回路とを備えることを特徴とするピークホールド回路。 - 前記電圧比較器が、非反転入力端に前記入力端子を経由して供給される前記入力電圧を反転入力端に前記出力ピーク値をそれぞれ入力し前記入力電圧と前記出力ピーク値との大小関係を検出し前記比較検出信号を出力するコンパレータ回路を備えることを特徴とする請求項１記載のピークホールド回路。
- 前記ピーク点検出回路が、前記入力電圧を微分し微分電圧を出力する微分回路と、
非反転入力端に基準電圧を反転入力端に前記微分電圧をそれぞれ入力し前記微分電圧の極性反転を検出して前記ピーク点検出信号を出力する電圧比較器とを備えることを特徴とする請求項１記載のピークホールド回路。 - 前記ピーク点検出回路が、前記入力電圧を一定周波数のクロックでチョッピングして１クロック分前のピーク点検出信号である遅延検出信号と比較して前記ピーク点検出信号を出力するチョッパコンパレータと、
前記ピーク点検出信号を１クロック分遅延して前記遅延検出信号を出力するＤ型のフリップフロップとを備えることを特徴とする請求項１記載のピークホールド回路。 - 前記スイッチ制御回路が、クロック端に前記ピーク点検出信号を入力し入力端に前記比較検出信号を入力し第１及び第２の出力端から相補の制御信号を出力し前記ピーク値保持回路に供給するフリップフロップとを備えることを特徴とする請求項１記載のピークホールド回路。
- 前記第１及び第２のスイッチの各々が、それぞれＰチャネルトランジスタ及びＮチャネルトランジスタの並列接続から成り相補に動作する第１及び第２のトランスファゲートと、制御信号を反転して反転制御信号を出力するインバータとを備え、
前記第１のトランスファゲートが、各々のソース同士及びドレイン同士を共通接続してそれぞれ入力端及び出力端としゲートに前記制御信号の供給を受けるＮチャネル型の第１のトランジスタとゲートに前記反転制御信号の供給を受けるＰチャネル型の第２のトランジスタとを有し、
前記第２のトランスファゲートが、各々のソース同士及びドレイン同士を共通接続してそれぞれ入力端及び出力端としゲートに前記反転制御信号の供給を受けるＮチャネル型の第３のトランジスタとゲートに前記制御信号の供給を受けるＰチャネル型の第４のトランジスタとを有することを特徴とする請求項１記載のピークホールド回路。 - リセット信号の供給に応答して前記第１及び第２の容量に保持していた前記ピーク値を初期状態にリセットするリセット回路を備えることを特徴とする請求項１記載のピークホールド回路。
- 前記ピーク点検出回路の出力端と前記スイッチ制御回路の前記ピーク点検出信号の入力端との間に挿入され選択信号の供給に応答して保持ピーク値の最大値と最小値のいずれか一方を選択して保持する保持ピーク値選択回路を備えることを特徴とする請求項１記載のピークホールド回路。
- 前記入力端子と前記ピーク値保持回路の入力端との間に挿入され前記入力電圧を所定時間遅延するようバッファリングするバッファ回路を備えることを特徴とする請求項１記載のピークホールド回路。
- 前記電圧比較器の出力端及び前記ピーク点検出回路の出力端の各々と前記スイッチ制御回路の入力端の各々との間に予め定めた基準電圧より低い点で前記入力電圧の前記ピーク点を検出した場合前記スイッチ制御回路の動作を禁止する誤動作防止回路を備え、
前記誤動作防止回路が、前記入力電圧と前記基準電圧とを比較し低レベル検出信号を出力するレベル比較器と、
前記比較検出信号と前記低レベル検出信号との論理演算結果を前記スイッチ制御回路の入力端に供給する論理回路とを備えることを特徴とする請求項１記載のピークホールド回路。 - 前記フリップフロップが、第１及び第２の入力端を有するＪＫフリップフロップであることを特徴とする請求項５記載のピークホールド回路。
- 前記フリップフロップが、Ｔフリップフロップであることを特徴とする請求項５記載のピークホールド回路。
- 前記リセット回路が、初期電圧を出力する電圧源と、
各々の入力端が前記電圧源に各々の出力端が前記第１及び第２の容量の各々の一端にそれぞれ接続し制御端への前記リセット信号の供給に応答して導通する第１及び第２のリセットスイッチと、
前記リセット信号を反転し反転リセット信号を出力するインバータと、
入力電圧が入力する入力端子と前記入力電圧のピーク値を保持電圧として保持するピーク値保持回路の入力端との間に挿入され制御端への前記反転リセット信号の供給に応答して導通する第３のリセットスイッチとを備えることを特徴とする請求項７記載のピークホールド回路。 - 前記保持ピーク値選択回路が、一方の入力端が第１の電源に他方の入力端が第２の電源にそれぞれ接続し制御端への前記選択信号の供給に応答して前記第１及び第２の電源のいずれか一方を出力端に接続するピーク値選択スイッチと、
一方の入力端が前記ピーク値選択スイッチの出力端に他方の入力端が前記ピーク点検出信回路の出力端に出力端が前記スイッチ制御回路の前記ピーク点検出信号の入力端にそれぞれ接続した第１の排他的論理和回路と、
一方の入力端が前記ピーク値選択スイッチの出力端に他方の入力端が電圧比較器の出力端に出力端が前記スイッチ制御回路の入力端にそれぞれ接続した第２の排他的論理和回路とを備えることを特徴とする請求項８記載のピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002014112A JP3636692B2 (ja) | 2002-01-23 | 2002-01-23 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002014112A JP3636692B2 (ja) | 2002-01-23 | 2002-01-23 | ピークホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003215173A JP2003215173A (ja) | 2003-07-30 |
| JP3636692B2 true JP3636692B2 (ja) | 2005-04-06 |
Family
ID=27650884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002014112A Expired - Fee Related JP3636692B2 (ja) | 2002-01-23 | 2002-01-23 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3636692B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102735910A (zh) * | 2011-04-08 | 2012-10-17 | 中山大学 | 最大峰值电压侦测电路 |
| CN103346758A (zh) * | 2013-06-03 | 2013-10-09 | 西北工业大学 | 前端读出电路中的自触发峰值保持电路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103472288A (zh) * | 2013-08-30 | 2013-12-25 | 西北工业大学 | 峰值电压检测电路 |
| JP6554453B2 (ja) * | 2015-12-24 | 2019-07-31 | 矢崎総業株式会社 | 差電圧測定装置 |
| CN108051635A (zh) * | 2017-10-23 | 2018-05-18 | 上海卫星工程研究所 | 火工品点火电流峰值检测电路 |
| JP7059647B2 (ja) * | 2018-01-24 | 2022-04-26 | 株式会社ソシオネクスト | ピーク・ボトム検出回路、ａ／ｄコンバータ及び集積回路 |
| CN113406602B (zh) * | 2021-05-21 | 2024-04-26 | 中山大学 | 一种脉冲峰值保持电路及控制方法 |
| CN113364537B (zh) * | 2021-06-02 | 2022-01-28 | 沸蓝建设咨询有限公司 | 一种基于5g通信的物联网监测系统 |
| CN113419102B (zh) * | 2021-06-26 | 2022-09-13 | 广州金升阳科技有限公司 | 一种波峰检测电路及其应用 |
-
2002
- 2002-01-23 JP JP2002014112A patent/JP3636692B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102735910A (zh) * | 2011-04-08 | 2012-10-17 | 中山大学 | 最大峰值电压侦测电路 |
| CN102735910B (zh) * | 2011-04-08 | 2014-10-29 | 中山大学 | 最大峰值电压侦测电路 |
| CN103346758A (zh) * | 2013-06-03 | 2013-10-09 | 西北工业大学 | 前端读出电路中的自触发峰值保持电路 |
| CN103346758B (zh) * | 2013-06-03 | 2016-02-10 | 西北工业大学 | 前端读出电路中的自触发峰值保持电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003215173A (ja) | 2003-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581206A (en) | Power level detection circuit | |
| US6249445B1 (en) | Booster including charge pumping circuit with its electric power consumption reduced and method of operating the same | |
| US7710177B2 (en) | Latch device having low-power data retention | |
| US6992511B2 (en) | Output buffer circuit | |
| US7190203B2 (en) | Memory device having a duty ratio corrector | |
| US7746131B2 (en) | Reset signal filter | |
| JP3636692B2 (ja) | ピークホールド回路 | |
| US20190190505A1 (en) | Delay control circuits | |
| US20080088365A1 (en) | Semiconductor device and method for decreasing noise of output driver | |
| US11456666B2 (en) | Zero current detection system used in switching regulator comprising an inductor | |
| US8054122B2 (en) | Analog switch with a low flatness operating characteristic | |
| US11848678B2 (en) | Comparator low power response | |
| EP0887935A1 (en) | Noise isolation circuit | |
| WO2005088804A1 (en) | Intelligent battery switching circuit block for portable devices | |
| CA2124745C (en) | High-speed cmos pseudo-ecl output driver | |
| EP3465915B1 (en) | Low power receiver with wide input voltage range | |
| JP2013232719A (ja) | アイソレーション回路 | |
| US7737748B2 (en) | Level shifter of semiconductor device and method for controlling duty ratio in the device | |
| US6037827A (en) | Noise isolation circuit | |
| EP0582289B1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| US6686776B2 (en) | Digital data coincidence determining circuit | |
| US6396305B1 (en) | Digital leakage compensation circuit | |
| KR100449950B1 (ko) | 부하구동력 가변형 증폭회로 | |
| US20010028260A1 (en) | Very low-power comparison device | |
| WO2012061799A2 (en) | Latch circuits with synchronous data loading and self-timed asynchronous data capture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050105 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |