JP2003215173A - ピークホールド回路 - Google Patents

Abstract

(57)【要約】 【課題】入力信号が高周波の場合でも良好なピークホー
ルド特性を実現する。 【解決手段】入力電圧Ｉと出力ピーク値Ｏとの大小関係
を比較し比較検出信号Ｄを出力する電圧比較器１と、電
圧保持用の容量Ｃ２１，Ｃ２２と、これら容量Ｃ２１，
Ｃ２２の各々と入力端子ＴＩ及び出力端子ＴＯの各々と
の接続を相補的に切替えるスイッチＳ２１，Ｓ２２とを
備え入力電圧Ｉのピーク値を保持電圧として保持し出力
ピーク値Ｏを出力するピーク値保持回路２と、入力電圧
Ｉの各サイクルのピーク点を検出してピーク点検出信号
ＰＤを出力するピーク点検出回路３と、比較検出信号Ｄ
とピーク点検出信号ＰＤとのレベル遷移情報に応じて容
量Ｃ２１，Ｃ２２の一方を入力端子ＴＩに他方を出力端
子ＴＯに接続するようにスイッチＳ２１，Ｓ２２を相補
的に切り替えるスイッチ制御信号を出力するフリップフ
ロップ４とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はピークホールド回路
に関し、特に入力信号電圧のピーク値を検出保持するピ
ークホールド回路に関する。

【０００２】

【従来の技術】この種のピークホールド回路の構成は、
大別して特開平５−１８９９９１号公報や特昭６１−２
７８９７９号公報等に記載されたダイオードを用いたも
のと、特開平４−３０５１６６号公報や特開平６−１６
７５２１号公報等に記載された電圧比較器とスイッチを
用いたものとの２種類に分けられる。

【０００３】本発明は、後者に属するので、以下の説明
では、電圧比較器とスイッチを用いたピークホールド回
路についてのみ取り上げる。

【０００４】従来のこの種のピークホールド回路をブロ
ックで示す図１３を参照すると、この従来のピークホー
ルド回路は、非反転入力端に入力端子ＴＩを経由して供
給される入力信号Ｉを反転入力端に後述の電圧保持用の
容量Ｃ２３の保持電圧Ｐをそれぞれ入力しこれら入力信
号Ｉの電圧（以下、入力電圧Ｉ）と保持電圧Ｐとの大小
を検出し比較検出信号Ｄを出力する電圧比較器１０１
と、入力信号Ｉのピーク値を保持電圧Ｐとして保持する
ピーク値保持回路１０２と、保持電圧Ｐをバッファ増幅
し出力ピーク値ＰＯを出力するバッファ回路１０７とを
備える。

【０００５】ピーク値保持回路１０２は、電圧比較器１
０１の出力である比較検出信号Ｄにより制御され入力信
号Ｉの導通（オン）・遮断（オフ）を行う充電制御用の
スイッチＳ２６と、スイッチＳ２６のオンの時入力信号
Ｉを充電しオフのとき充電電圧を保持電圧Ｐとして保持
する電圧保持用の容量Ｃ２３と、容量Ｃ２３の電荷を放
電する抵抗Ｒ２１とを備える。

【０００６】次に、図１３を参照して、従来のピークホ
ールド回路の動作について説明すると、この従来のピー
クホールド回路の概略動作は、電圧比較器１０１が入力
信号Ｉが容量Ｃ２３の保持電圧Ｐを超えたことを検出し
て比較検出信号Ｄを出力し、この比較検出信号Ｄを用い
て入力信号が保持電圧Ｐ以上となる期間だけスイッチＳ
２６を導通状態とするものである。

【０００７】以下、説明の便宜上、入力信号Ｉが正弦波
で、この正弦波の周期（サイクル）よりも長時間でレベ
ルが変動するものとし、予め定めたサンプル期間、例え
ば正弦波の１２サイクルの期間でこの入力信号の正側の
最大電圧値をピーク値（正側のピーク値）として検出す
るものとする。

【０００８】まず、電圧比較器１０１は、入力信号Ｉの
最初のサイクルで、入力電圧Ｉが保持電圧Ｐより大き
い、すなわち、Ｉ＞Ｐのとき比較検出信号ＤとしてＨレ
ベルを出力し、逆に、入力電圧Ｉが保持電圧Ｐより小さ
い、すなわち、Ｉ＜Ｐのとき比較検出信号ＤとしてＬレ
ベルを出力して、スイッチＳ２６の制御端子に供給す
る。スイッチＳ２６は、供給を受けた比較検出信号Ｄの
Ｈレベルの応答して導通し、Ｌレベルに応答して遮断す
る。

【０００９】スイッチＳ２６の導通時に、入力電圧Ｉは
このスイッチＳ２６を経由して容量Ｃ２３を充電する。
一方、スイッチＳ２６の遮断時には、入力端子ＴＩと容
量Ｃ２３との接続が遮断され入力電圧Ｉの供給が停止す
るので、容量Ｃ２３はこのサイクルの入力電圧Ｉの最高
値を保持電圧Ｐとして保持する。

【００１０】以上の動作を入力信号Ｉの各サイクル毎に
繰り返すことにより、ピーク値保持回路１０２の容量Ｃ
２３は、入力電圧Ｉの最も高い電位、すなわち、ピーク
値を保持電圧Ｐとして保持し、この保持電圧Ｐをバッフ
ァ回路１０７に供給する。バッファ回路１０７は、保持
電圧Ｐをバッファ増幅し、出力端子ＴＯから出力ピーク
値ＰＯを出力する。

【００１１】以上の動作は、入力電圧Ｉの正側のピーク
値を保持する動作であるが、電圧比較器１０１の非反転
及び反転各入力端子への入力接続を逆に、すなわち、反
転入力端に入力電圧Ｉを非反転入力端に電圧保持信号Ｐ
をそれぞれ入力することにより、入力電圧Ｉの負側のピ
ーク値を保持する動作を行うことができる。

【００１２】しかしながら、従来のピークホールド回路
の動作をタイムチャートで示す図１４を参照すると、従
来のピークホールド回路は、理想動作をした場合は、図
１４（Ａ）に示すように、入力電圧Ｉのピーク値を検出
できるが、実際には以下に説明する２つの要因により理
想的なピークホールド特性の実現が困難である。

【００１３】第１の要因は、電圧比較器１０１には、高
い周波数での良好な動作特性（以下、高周波動作特性）
と高利得を要求されるが、この２つの両立は一般的に困
難であることである。すなわち、入力信号の周波数が高
い場合、及びピーク保持動作の終了点付近では、図１４
（Ａ）に示すように、比較電圧ＤのＨレベル時間すなわ
ちスイッチＳ２６の導通すべき時間は限りなく０に近付
くと共に、入力信号Ｉと保持電圧Ｐの差電圧も小さくな
って行くが、この様な状況下においても、電圧比較器１
０１は入力電圧Ｉと保持電圧Ｐの大小関係を瞬時の遅滞
もなく確実に比較検出信号Ｄとして出力してスイッチＳ
２６をオン・オフしなければならないため、良好な高周
波動作特性と高利得が要求される。

【００１４】電圧比較器１０１に応答遅れがある場合
は、スイッチＳ２６の導通（オン）を遅らせ、この遅れ
は容量Ｃ２３の充電時間を短縮し、保持電圧Ｐが上昇せ
ず最悪の場合には電圧比較器１０１が応答しないことも
想定される。

【００１５】逆にスイッチＳ２６の遮断（オフ）時の遅
れは、入力電圧Ｉのピークを通り過ぎた所で保持動作が
行われ、結果としていずれもピーク値より低い電圧が保
持されることになるため、オン時、オフ時の双方とも応
答遅れは許されない。

【００１６】電圧比較器１０１に応答遅れがある場合の
動作をタイムチャートで示す図１４（Ｂ）を参照する
と、電圧比較器１０１の遅延により、スイッチＳ２６の
切断タイミングが遅れピーク値をすぎても容量Ｃ２３が
まだ入力端子と接続しているため、ピークから下がった
レベルで電圧を保持している。

【００１７】第２の要因は、信号源インピーダンスと充
電制御用のスイッチＳ２６の導通抵抗、及び電圧保持用
の容量Ｃ２３で決まるピークホールド時定数をスイッチ
Ｓ２６のオン期間より充分短く設定する必要があるが、
高周波の動作でこの条件を満たすことが困難であること
である。

【００１８】上記と同様に、比較検出信号ＤのＨレベル
の幅、すなわち、スイッチＳ２６の導通時間が限りなく
０に近づいた場合でも容量Ｃ２３を確実に充電完了しな
ければならず、このためにはピークホールド時定数をス
イッチＳ２６のオン期間より充分短く設定する必要があ
る。

【００１９】ピークホールド時定数が、スイッチＳ２６
の導通期間より長い場合の動作をタイムチャートで示す
図１４（Ｃ）を参照すると、ピークホールド時定数が入
力信号Ｉの周波数対応の角速度より大きく入力信号波形
よりも遅れて容量Ｃ２６に充電を開始している。このた
め、信号電圧Ｉのピークに達した時もまだ充電が完了し
ておらず、それにもかかわらずスイッチＳ２６が遮断す
るため、信号電圧Ｉのピーク値を保持できないという現
象が起きている。

【００２０】

【発明が解決しようとする課題】上述した従来のピーク
ホールド回路は、電圧比較器には、良好な高周波数動作
特性と高利得を要求されるが、この２つの両立は一般的
に困難であることと、信号源インピーダンスと充電制御
用のスイッチの導通抵抗及び電圧保持用の容量で決まる
ピークホールド時定数を上記スイッチのオン期間より充
分短く設定する必要があるが、高周波の動作でこの条件
を満たすことが困難であることとにより、入力信号が高
周波の場合理想的なピークホールド特性の実現が困難で
あるという欠点があった。

【００２１】本発明の目的は、上記欠点を解決し、入力
信号が高周波の場合でも良好なピークホールド特性を実
現したピークホールド回路を提供することにある。

【００２２】

【課題を解決するための手段】請求項１記載の発明のピ
ークホールド回路は、入力信号の電圧である入力電圧の
複数のサイクルから成る予め定めた期間における最大値
又は最小値であるピーク値を検出して出力信号である出
力ピーク値を出力するピークホールド回路において、前
記入力電圧と前記出力ピーク値との大小関係を比較し比
較検出信号を出力する電圧比較器と、電圧保持用の第１
及び第２の容量と、これら第１及び第２の容量の各々と
入力端子及び出力端子の各々との接続を相補的に切替え
る第１及び第２のスイッチとを備え、前記入力電圧のピ
ーク値を保持電圧として保持し前記出力ピーク値を出力
するピーク値保持回路と、前記入力電圧の各サイクルの
ピーク点を検出してピーク点検出信号を出力するピーク
点検出回路と、前記比較検出信号と前記ピーク点検出信
号とのレベル遷移情報に応じて前記第１及び第２の容量
の一方を前記入力電圧が入力する入力端子に他方を前記
出力ピーク値を出力する出力端子に接続するように前記
第１及び第２のスイッチを相補的に切り替えるスイッチ
制御信号を出力するスイッチ制御回路とを備えて構成さ
れている。

【００２３】また、請求項２記載の発明は、請求項１記
載のピークホールド回路において、前記電圧比較器が、
非反転入力端に前記入力端子を経由して供給される前記
入力電圧を反転入力端に前記出力ピーク値をそれぞれ入
力し前記入力電圧と前記出力ピーク値との大小関係を検
出し前記比較検出信号を出力するコンパレータ回路を備
えて構成されている。

【００２４】また、請求項３記載の発明は、請求項１記
載のピークホールド回路において、前記ピーク点検出回
路が、前記入力電圧を微分し微分電圧を出力する微分回
路と、非反転入力端に基準電圧を反転入力端に前記微分
電圧をそれぞれ入力し前記微分電圧の極性反転を検出し
て前記ピーク点検出信号を出力する電圧比較器とを備え
て構成されている。

【００２５】また、請求項４記載の発明は、請求項１記
載のピークホールド回路において、前記ピーク点検出回
路が、前記入力電圧を一定周波数のクロックでチョッピ
ングして１クロック分前のピーク点検出信号である遅延
検出信号と比較して前記ピーク点検出信号を出力するチ
ョッパコンパレータと、前記ピーク点検出信号を１クロ
ック分遅延して前記遅延検出信号を出力するＤ型のフリ
ップフロップとを備えて構成されている。

【００２６】また、請求項５記載の発明は、請求項１記
載のピークホールド回路において、前記スイッチ制御回
路が、クロック端に前記ピーク点検出信号を入力し入力
端に前記比較検出信号を入力し第１及び第２の出力端か
ら相補の制御信号を出力し前記ピーク値保持回路に供給
するフリップフロップとを備えて構成されている。

【００２７】また、請求項６記載の発明は、請求項１記
載のピークホールド回路において、前記第１及び第２の
スイッチの各々が、それぞれＰチャネルトランジスタ及
びＮチャネルトランジスタの並列接続から成り相補に動
作する第１及び第２のトランスファゲートと、制御信号
を反転して反転制御信号を出力するインバータとを備
え、前記第１のトランスファゲートが、各々のソース同
士及びドレイン同士を共通接続してそれぞれ入力端及び
出力端としゲートに前記制御信号の供給を受けるＮチャ
ネル型の第１のトランジスタとゲートに前記反転制御信
号の供給を受けるＰチャネル型の第２のトランジスタと
を有し、前記第２のトランスファゲートが、各々のソー
ス同士及びドレイン同士を共通接続してそれぞれ入力端
及び出力端としゲートに前記反転制御信号の供給を受け
るＮチャネル型の第３のトランジスタとゲートに前記制
御信号の供給を受けるＰチャネル型の第４のトランジス
タとを有して構成されている。

【００２８】また、請求項７記載の発明は、請求項１記
載のピークホールド回路において、リセット信号の供給
に応答して前記第１及び第２の容量に保持していた前記
ピーク値を初期状態にリセットするリセット回路を備え
て構成されている。

【００２９】また、請求項８記載の発明は、請求項１記
載のピークホールド回路において、前記ピーク点検出回
路の出力端と前記スイッチ制御回路の前記ピーク点検出
信号の入力端との間に挿入され選択信号の供給に応答し
て保持ピーク値の最大値と最小値のいずれか一方を選択
して保持する保持ピーク値選択回路を備えて構成されて
いる。

【００３０】また、請求項９記載の発明は、請求項１記
載のピークホールド回路において、前記入力端子と前記
ピーク値保持回路の入力端との間に挿入され前記入力電
圧を所定時間遅延するようバッファリングするバッファ
回路を備えて構成されている。

【００３１】また、請求項１０記載の発明は、請求項１
記載のピークホールド回路において、前記電圧比較器の
出力端及び前記ピーク点検出回路の出力端の各々と前記
スイッチ制御回路の入力端の各々との間に予め定めた基
準電圧より低い点で前記入力電圧の前記ピーク点を検出
した場合前記スイッチ制御回路の動作を禁止する誤動作
防止回路を備え、前記誤動作防止回路が、前記入力電圧
と前記基準電圧とを比較し低レベル検出信号を出力する
レベル比較器と、前記比較検出信号と前記低レベル検出
信号との論理演算結果を前記スイッチ制御回路の入力端
に供給する論理回路とを備えて構成されている。

【００３２】また、請求項１１記載の発明は、請求項５
記載のピークホールド回路において、前記フリップフロ
ップが、第１及び第２の入力端を有するＪＫフリップフ
ロップであることを特徴とするものである。

【００３３】また、請求項１２記載の発明は、請求項５
記載のピークホールド回路において、前記フリップフロ
ップが、Ｔフリップフロップであることを特徴とするも
のである。

【００３４】また、請求項１３記載の発明は、請求項７
記載のピークホールド回路において、前記リセット回路
が、初期電圧を出力する電圧源と、各々の入力端が前記
電圧源に各々の出力端が前記第１及び第２の容量の各々
の一端にそれぞれ接続し制御端への前記リセット信号の
供給に応答して導通する第１及び第２のリセットスイッ
チと、前記リセット信号を反転し反転リセット信号を出
力するインバータと、入力電圧が入力する入力端子と前
記入力電圧のピーク値を保持電圧として保持するピーク
値保持回路の入力端との間に挿入され制御端への前記反
転リセット信号の供給に応答して導通する第３のリセッ
トスイッチとを備えて構成されている。

【００３５】また、請求項１４記載の発明は、請求項８
記載のピークホールド回路において、前記保持ピーク値
選択回路が、一方の入力端が第１の電源に他方の入力端
が第２の電源にそれぞれ接続し制御端への前記選択信号
の供給に応答して前記第１及び第２の電源のいずれか一
方を出力端に接続するピーク値選択スイッチと、一方の
入力端が前記ピーク値選択スイッチの出力端に他方の入
力端が前記ピーク点検出信回路の出力端に出力端が前記
スイッチ制御回路の前記ピーク点検出信号の入力端にそ
れぞれ接続した第１の排他的論理和回路と、一方の入力
端が前記ピーク値選択スイッチの出力端に他方の入力端
が電圧比較器の出力端に出力端が前記スイッチ制御回路
の入力端にそれぞれ接続した第２の排他的論理和回路と
を備えて構成されている。

【００３６】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００３７】本実施の形態のピークホールド回路は、入
力信号の電圧である入力電圧の複数のサイクルから成る
予め定めた期間における最大値又は最小値であるピーク
値を検出して出力信号である出力ピーク値を出力するピ
ークホールド回路において、上記入力電圧と上記出力ピ
ーク値との大小関係を比較し比較検出信号を出力する電
圧比較器と、電圧保持用の第１及び第２の容量と、これ
ら第１及び第２の容量の各々と入力端子及び出力端子の
各々との接続を相補的に切替える第１及び第２のスイッ
チとを備え、上記入力電圧のピーク値を保持電圧として
保持し上記出力ピーク値を出力するピーク値保持回路
と、上記入力電圧の各サイクルのピーク点を検出してピ
ーク点検出信号を出力するピーク点検出回路と、上記比
較検出信号と上記ピーク点検出信号とのレベル遷移情報
に応じて上記第１及び第２の容量の一方を上記入力電圧
が入力する入力端子に他方を上記出力ピーク値を出力す
る出力端子に接続するように上記第１及び第２のスイッ
チを相補的に切り替えるスイッチ制御信号を出力するス
イッチ制御回路とを備えることを特徴とする。

【００３８】次に、本発明の実施の形態をブロックで示
す図１を参照すると、この図に示す本実施の形態のピー
クホールド回路は、非反転入力端に入力端子ＴＩを経由
して供給される入力信号の電圧（以下、入力電圧）Ｉを
反転入力端に出力ピーク値）ＰＯをそれぞれ入力し入力
信号Ｉと出力信号の電圧（以下出力ピーク値）ＰＯとの
大小関係を検出し比較検出信号Ｄを出力するコンパレー
タ回路から成る電圧比較器１と、入力信号Ｉのピーク値
を保持電圧Ｐとして保持し対応する出力ピーク値ＰＯを
出力するピーク値保持回路２と、入力電圧Ｉの各サイク
ルのピーク点を検出してピーク点検出信号ＰＤを出力す
るピーク点検出回路３と、クロック端にピーク点検出信
号ＰＤの供給をＪ及びＫ各入力端に比較検出信号Ｄの各
々の供給をそれぞれ受け出力端Ｂ及びＱＢの各々から相
補の制御信号Ｃ，ＢＣを出力しピーク値保持回路２に供
給するＪＫ型のフリップフロップ４と、保持電圧Ｐをバ
ッファ増幅し出力ピーク値ＰＯを出力するバッファ回路
７とを備える。

【００３９】ピーク値保持回路２は、一端が後述の節点
Ｎ２１，Ｎ２２の各々に他端が接地にそれぞれ接続され
た電圧保持用の容量２１，２２と、入力端が入力端子Ｔ
Ｉに一方の出力端が節点Ｎ２１に他方の出力端が節点Ｎ
２２に制御端がフリップフロップ４の出力端ＱＢにそれ
ぞれ接続されたスイッチＳ２１と、一方の入力端が節点
Ｎ２１に他方の入力端が節点Ｎ２２に制御端がフリップ
フロップ４の出力端Ｂにそれぞれ接続されたスイッチＳ
２２とを備える。

【００４０】これらスイッチＳ２１，Ｓ２２は、フリッ
プフロップ４からの相補の制御信号ＢＣ，Ｃの供給に応
答して容量２１，２２の一方の一端を入力端子ＴＩに他
方の一端を出力端子ＴＯに接続するように相補的に切替
える。

【００４１】ピーク点検出回路３は、入力電圧Ｉを微分
し微分電圧ｄＩを出力する微分回路３１と、非反転入力
端に基準電圧ＶＲを反転入力端に微分電圧ｄＩをそれぞ
れ入力し微分電圧ｄＩの極性反転を検出してピーク点検
出信号を出力する電圧比較器３１と、基準電圧ＶＲを出
力する電圧源Ｖ３１とを備える。

【００４２】次に、図１及び各部波形をタイムチャート
で示す図２を参照して本実施の形態の動作について説明
すると、まず、説明の便宜上、従来と同様に、入力信号
Ｉが正弦波で、この正弦波の周期（サイクル）よりも長
時間でレベルが変動するものとし、予め定めたサンプル
期間、例えば正弦波の１２サイクルの期間でこの入力信
号の正側の最大電圧値をピーク値（正側のピーク値）と
して検出するものとする。

【００４３】また、初期状態として、図示のように、ス
イッチＳ２１が入力端子ＴＩを節点Ｎ２２を経由して容
量Ｃ２２に接続し、スイッチＳ２２が出力端子ＴＯを節
点Ｎ２１を経由して容量Ｃ２１に接続しているものとす
る。

【００４４】この状態で、入力端子ＴＩに入力信号（以
下、入力電圧）Ｉの任意のサイクルが入力されると、こ
の入力電圧Ｉは、スイッチＳ２１、節点Ｎ２２を経由し
て容量Ｃ２２に充電され、容量Ｃ２１の保持電圧Ｐ１
は、節点Ｎ２１、スイッチＳ２２を経由して出力端子Ｔ
Ｏに出力ピーク値ＰＯとして出力される。

【００４５】同時に、入力電圧Ｉはピーク点検出回路３
に入力される。ピーク点検出回路３は、以下に説明する
ようにこのサイクルの正弦波形入力電圧Ｉにおける上昇
傾向が下降傾向に移行する点、すなわち、ピーク点を検
出し、ピーク点検出信号ＰＤを出力してフリップフロッ
プ４のクロック端に供給する。

【００４６】まず、微分回路３１は、入力電圧Ｉを微分
し微分電圧ｄＩを出力する。電圧比較器３１は、微分電
圧ｄＩと基準電圧ＶＲとを比較し微分電圧ｄＩがプラ
ス、すなわち入力電圧Ｉが上昇傾向の場合はピーク点検
出信号ＰＤとしてＬレベルを出力する。入力電圧Ｉがピ
ーク点に到達し微分電圧ｄＩが０からマイナス、すなわ
ち入力電圧Ｉが下降傾向に変化したとき、電圧比較器３
１は、ピーク点検出信号ＰＤとしてＨレベルを出力す
る。

【００４７】電圧比較器１は、入力電圧Ｉが出力端子Ｔ
Ｏの出力ピーク値ＰＯ、すなわち、容量Ｃ２１の保持電
圧Ｐ１より大きい（Ｉ＞Ｐ１）とき比較検出信号Ｄとし
てＨレベルを出力し、逆に、入力電圧Ｉが保持電圧Ｐよ
り小さい（Ｉ＜Ｐ１）とき比較信号ＤとしてＬレベルを
出力して、フリップフロップ４の入力端Ｊ及びＫに供給
する。フリップフロップ４は、入力端Ｊ，ＫがＨレベル
の期間中にピーク点検出信号ＰＤがＨレベルとなったと
き、遷移動作を行って出力端Ｂ，ＱＢの各々のレベルが
反転し、スイッチＳ２１の出力端及びスイッチＳ２２の
入力端を切り替える。すなわち、スイッチＳ２１は、節
点Ｎ２１を経由して容量Ｃ２１を入力端子に接続するよ
うに、スイッチＳ２２は、節点Ｎ２２を経由して容量Ｃ
２２を出力端子に接続よう切り替える。この結果、容量
Ｃ２１は入力電圧Ｉの充電を開始し、容量Ｃ２２は保持
電圧Ｐ２を保持電圧Ｐとして保持し、この保持電圧Ｐを
バッファ回路７に供給する。バッファ回路７は、保持電
圧Ｐをバッファ増幅し、出力端子ＴＯから出力ピーク値
ＰＯを出力する。

【００４８】この時、容量Ｃ２２の保持電圧Ｐ２はその
時点の入力電圧Ｉであり、この入力電圧Ｉ対応の保持電
圧Ｐ２を保持電圧Ｐ、すなわち、出力ピーク値ＰＯとし
て出力する。一方、それまでの最高電圧を保持電圧Ｐ１
として保持していた容量Ｃ２１には、さらに入力電圧Ｉ
が供給され、入力電圧Ｉが保持電圧より高い場合は充電
を行う。

【００４９】以上の動作を入力信号Ｉの各サイクル毎に
繰り返すことにより、ピーク値保持回路２の容量Ｃ２
１，Ｃ２２は、入力電圧Ｉの最も高い電位、すなわち、
ピーク値を保持電圧Ｐ１及びＰ２として保持し、この保
持電圧Ｐ１，Ｐ２を保持電圧Ｐとして出力端子ＴＯから
対応する出力ピーク値ＰＯを出力する。

【００５０】このように、スイッチＳ２１，Ｓ２２が切
り替わった時点の入力電圧値がピーク値として出力され
るので、入力電圧Ｉの周波数が高い場合でも確実にピー
ク値保持回路２の容量Ｃ２１，Ｃ２２はピーク値を保持
することができ、容量Ｃ２１，Ｃ２２の充電時間に起因
する不十分なピーク値保持を防止できる。また、ピーク
点検出回路３を備えることにより、入力電圧Ｉのピーク
点を検出した瞬間にスイッチＳ２１，Ｓ２２の切替が終
了してるので、ピーク値超過時点の値の保持を防止でき
る。

【００５１】スイッチＳ２１，Ｓ２２の構成の一例を示
す図３（Ａ）を参照すると、この図は代表としてスイッ
チＳ２２の構成を示し、それぞれＰチャネルトランジス
タ及びＮチャネルトランジスタの並列接続から成り、相
補に動作するトランスファゲートＴＧ２１，ＴＧ２２
と、制御信号Ｃを反転して反転制御信号ＢＣを出力する
インバータＩＶ２１とを備える。

【００５２】トランスファゲートＴＧ２１は、各々のソ
ース同士及びドレイン同士を共通接続してそれぞれ入力
端及び出力端としたＮチャネル型のトランジスタＮ２１
とＰチャネル型のトランジスタＰ２１とから成り、トラ
ンジスタＮ２１のゲートに制御信号Ｃの供給をトランジ
スタＰ２１のゲートに反転制御信号ＢＣの供給をそれぞ
れ受ける。

【００５３】トランスファゲートＴＧ２２は、各々のソ
ース同士及びドレイン同士を共通接続してそれぞれ入力
端及び出力端としたＮチャネル型のトランジスタＮ２２
とＰチャネル型のトランジスタＰ２２とから成り、トラ
ンジスタＰ２２のゲートに制御信号Ｃの供給をトランジ
スタＮ２２のゲートに反転制御信号ＢＣの供給をそれぞ
れ受ける。

【００５４】図３（Ｂ）にスイッチＳ２２の等価回路を
示す。すなわち、トランスファゲートＴＧ２１の共通接
続ソースが一方の入力端に、トランスファゲートＴＧ２
２の共通接続ソースが他方の入力端に、トランスファゲ
ートＴＧ２１，ＴＧ２２の各々の共通接続ドレインをさ
らに共通接続したものが出力端に、制御信号Ｃの入力端
子が制御端Ｃにそれぞれ相当する。

【００５５】スイッチＳ２１はトランスファゲートＴＧ
２１，ＴＧ２２の各々の入力端を共通接続し、各々の出
力端をそれぞれ一方の出力端及び他方の出力端とする以
外はスイッチＳ２２と同様である。

【００５６】なお、以上の説明では、便宜上ソースをト
ランスファゲートの入力端として説明したが、ドレイン
側を入力端としても良いことは、公知である。

【００５７】以上の動作は、入力電圧Ｉの正側のピーク
値を保持する動作であるが、電圧比較器１の非反転及び
反転各入力端子への入力接続を逆に、すなわち、反転入
力端に入力電圧Ｉを非反転入力端に電圧保持信号Ｐをそ
れぞれ入力すること、及びピーク点検出回路３の検出特
性を逆、すなわち、正弦波形入力電圧Ｉにおける下降傾
向が上昇傾向に移行する点をピーク点として検出するこ
ととにより、入力電圧Ｉの負側のピーク値を保持する動
作を行うことができる。

【００５８】次に、本発明の第２の実施の形態を図１と
共通の構成要素には共通の参照文字／数字を付して同様
にブロックで示す図４を参照すると、この図に示す本実
施の形態の前述の第１の実施の形態との相違点は、リセ
ット信号Ｒの供給に応答して電圧保持用の容量Ｃ２１，
Ｃ２２に保持していたピーク値を初期状態にリセットす
るリセット回路５を備えることである。

【００５９】リセット回路５は、初期電圧ＶＡを出力す
る電圧源Ｖ５１と、各々の入力端が電圧源Ｖ５１に各々
の出力端がピーク値保持回路の容量Ｃ２１，Ｃ２２の各
々の一端、すなわち、節点Ｎ２１，Ｎ２１の各々にそれ
ぞれ接続し制御端へのリセット信号Ｒの供給に応答して
導通（オン）するスイッチＳ５１，Ｓ５２と、入力端が
リセット端子ＴＲに接続されリセット信号Ｒを反転し反
転リセット信号ＢＲを出力するインバータＩＶ５１と、
入力端子ＴＩとスイッチＳ２１の入力端（ピーク値保持
回路２の入力端）との間に挿入され制御端への反転リセ
ット信号ＢＲの供給に応答して導通するスイッチＳ５３
とを備える。

【００６０】スイッチＳ５１，Ｓ５２，Ｓ５３の構成の
一例を示す図３（Ｃ）を参照すると、この図は代表とし
てスイッチＳ５１の構成を示し、Ｐチャネルトランジス
タ及びＮチャネルトランジスタの並列接続から成るトラ
ンスファゲートＴＧ５１と、制御信号Ｃを反転して反転
制御信号ＢＣを出力するインバータＩＶ５２とを備え
る。

【００６１】図３（Ｄ）にスイッチＳ５１の等価回路を
示す。すなわち、トランスファゲートＴＧ５１の共通接
続ソースが入力端に、トランスファゲートＴＧ５１の共
通接続ドレインが出力端に、制御信号Ｃの入力端子が制
御端Ｃにそれぞれ相当する。

【００６２】図４及び各部波形をタイムチャートで示す
図５を参照して本実施の形態の動作について第１の実施
の形態との相違点を重点的に説明すると、リセット信号
ＲがＬレベルのときは通常通りピークホールド動作を行
う。リセット信号ＲがＨレベルとなった時、ピークホー
ルド動作を停止し出力Ｏがリセットされ初期状態とな
る。

【００６３】これにより、リセット信号の供給に応答し
て瞬時にホールド（保持）電圧の放電を終え、次回のピ
ークホールド動作へ移行できる。

【００６４】次に、本発明の第３の実施の形態を図１と
共通の構成要素には共通の参照文字／数字を付して同様
にブロックで示す図６を参照すると、この図に示す本実
施の形態の前述の第１の実施の形態との相違点は、ピー
ク点検出回路３の出力端とフリップフロップ４のクロッ
ク端との間に挿入され選択信号Ｓの供給に応答して保持
ピーク値の最大値と最小値のいずれか一方を選択して保
持する保持ピーク値選択回路６を備えることである。

【００６５】保持ピーク値選択回路６は、一方の入力端
が電源ＶＤＤに他方の入力端が接地電位ＶＳＳにそれぞ
れ接続し制御端への選択信号Ｓの供給に応答して電源Ｖ
ＤＤと接地電位ＶＳＳのいずれか一方を出力端に接続す
るスイッチＳ６１と、一方の入力端がスイッチＳ６１の
出力端に他方の入力端がピーク点検出信回路３の出力端
に出力端がフリップフロップ４のクロック入力端にそれ
ぞれ接続した排他的論理和（ＥＸＯＲ）回路Ｅ６１と、
一方の入力端がスイッチＳ６１の出力端に他方の入力端
が電圧比較器１の出力端に出力端がフリップフロップ４
の入力端Ｊ，Ｋにそれぞれ接続したＥＸＯＲ回路Ｅ６２
とを備える。

【００６６】図６及び各部波形をタイムチャートで示す
図７を参照して本実施の形態の動作について第１の実施
の形態との相違点を重点的に説明すると、選択端子ＴＳ
からの選択信号Ｓの供給に応答してスイッチＳ６１が動
作し、選択信号ＳがＬレベルのときは接地電位ＶＳＳを
ＥＸＯＲ回路Ｅ６１，Ｅ６２に供給して保持ピーク値の
最大値を、Ｈレベルのときは電源電位ＶＤＤをＥＸＯＲ
回路Ｅ６１，Ｅ６２に供給して保持ピーク値の最小値を
それぞれ保持する。

【００６７】本実施の形態では、ＥＸＯＲ回路を用いて
保持ピーク値選択回路を構成したが、インバータ回路、
ＮＡＮＤ回路等を用いても構成できることは明らかであ
る。

【００６８】次に、本発明の第４の実施の形態を図１と
共通の構成要素には共通の参照文字／数字を付して同様
にブロックで示す図８を参照すると、この図に示す本実
施の形態の前述の第１の実施の形態との相違点は、入力
端子ＴＩとピーク値保持回路２の入力端との間に挿入さ
れ入力電圧Ｉを所定時間遅延するようバッファリングす
るバッファ回路９を備えることである。

【００６９】図８及び各部波形をタイムチャートで示す
図８を参照して本実施の形態の動作について第１の実施
の形態との相違点を重点的に説明すると、第１の実施の
形態の構成では、ピーク点検出回路３の動作遅延により
ピーク点検出信号ＰＤの出力タイミングが実際のピーク
点より遅れる。そのため、電圧保持用の容量Ｃ２１，Ｃ
２２の切替がピーク点より遅れ、ピーク値を超えた時点
で電位を保持するるため図９（Ａ）に示すように、実際
のピーク値の保持ができなくなってしまう。バッファ回
路９の挿入により、容量Ｃ２１，Ｃ２２の入力電圧Ｉを
ピーク点検出信号ＰＤの遅延時間分を補正することによ
り、図９（Ｂ）に示すように、より高精度にピーク値を
保持できる。

【００７０】次に、本発明の第５の実施の形態を図１と
共通の構成要素には共通の参照文字／数字を付して同様
にブロックで示す図１０を参照すると、この図に示す本
実施の形態の前述の第１の実施の形態との相違点は、ピ
ーク点検出回路３の代わりに、微分回路３１と電圧比較
器３２の代わりに入力電圧Ｉを一定周波数のクロックφ
でチョッピングして１クロック分前のピーク点検出信号
である遅延検出信号ＤＰＤと比較してピーク点検出信号
ＰＤを出力するチョッパコンパレータ３３と、ピーク点
検出信号ＰＤを１クロック分遅延して遅延検出信号ＤＰ
Ｄを出力するＤ型のフリップフロップ３４とを備えるピ
ーク点検出回路３Ａを備えることである。

【００７１】図１０を参照して本実施の形態の動作につ
いて第１の実施の形態との相違点を重点的に説明する
と、ピーク点検出回路３Ａのチョッパコンパレータ３３
は、入力電圧Ｉを常に１クロック分前のピーク点検出信
号ＰＤである遅延検出信号ＤＰＤと比較し、入力電圧Ｉ
が遅延検出信号ＤＰＤより大きい、すなわち、入力電圧
が上昇傾向である場合はピーク点検出信号ＰＤとしてＬ
レベルを出力する。入力電圧Ｉがピーク点に到達し入力
電圧Ｉが下降傾向に変化したとき、入力電圧Ｉは遅延検
出信号ＤＰＤよりも小さくなるので、チョッパコンパレ
ータ３３は、ピーク点検出信号ＰＤとしてＨレベルを出
力する。

【００７２】次に、本発明の第６の実施の形態を図１と
共通の構成要素には共通の参照文字／数字を付して同様
にブロックで示す図１１を参照すると、この図に示す本
実施の形態の前述の第１の実施の形態との相違点は、電
圧比較器１の出力端及びピーク点検出回路３の出力端の
各々とフリップフロップ４の入力端Ｊ及び入力端Ｋの各
々との間に予め定めた基準電圧ＶＦより低い点で入力電
圧Ｉのピーク点を検出した場合フリップフロップ４の動
作を禁止する誤動作防止回路８を備えることである。

【００７３】誤動作防止回路８は、入力電圧Ｉと基準電
圧ＶＦとを比較し低レベル検出信号ＬＤを出力する電圧
比較器８１と、電圧比較器１からの比較検出信号Ｄと低
レベル検出信号ＬＤとの論理積（ＡＮＤ）結果をフリッ
プフロップ４の入力Ｊ，Ｋの各々に供給するＡＮＤ回路
Ａ８１，Ａ８２と、基準電圧ＶＦを出力する電圧源Ｖ８
１とを備える。

【００７４】図１１及び入力電圧Ｉの波形例をタイムチ
ャートで示す図１２を参照して本実施の形態の動作につ
いて第１の実施の形態との相違点を重点的に説明する
と、ここでは、説明の便宜上正のピーク点を検出するも
とする。まず、電圧比較器８１は、入力電圧Ｉのピーク
点が基準電圧ＶＦより大きい場合（点ａ，ｃ，ｅ）は、
低レベル検出信号ＬＤとしてＨレベルを出力しＡＮＤ回
路Ａ８１，Ａ８２の一方の入力端に供給する。ＡＮＤ回
路Ａ８１，Ａ８２の各々は他方の入力端に比較検出信号
Ｄが入力されており、比較検出信号ＤがＨレベルの場合
Ｈレベルを出力し、フリップフロップ４の入力Ｊ，Ｋの
各々に供給するので、第１の実施の形態と同様に動作す
る。入力電圧Ｉが基準電圧ＶＦより小さい場合（点ｇ）
は、低レベル検出信号ＬＤとしてＬレベルを出力し、従
ってＡＮＤ回路Ａ８１，Ａ８２は、比較検出信号ＤがＨ
レベルの場合でもＬレベルを出力するので、ピーク点検
出信号ＰＤがアクテイブ（Ｈレベル）となってもフリッ
プフロップ４は動作しない。従ってピーク値保持回路２
のスイッチＳ２１，Ｓ２２の切替動作は行われず、誤動
作を防止できる。

【００７５】負のピーク点検出の場合は、上記と逆に基
準電圧ＶＦより大きい負ピーク点ｂ，ｄの検出を防止す
るよう動作する。

【００７６】

【発明の効果】以上説明したように、本発明のピークホ
ールド回路は、入力電圧と上記出力ピーク値との大小関
係を比較し比較検出信号を出力する電圧比較器と、電圧
保持用の第１及び第２の容量と、これら第１及び第２の
容量の各々と入力端子及び出力端子の各々との接続を相
補的に切替える第１及び第２のスイッチとを備え上記入
力電圧のピーク値を保持電圧として保持し上記出力ピー
ク値を出力するピーク値保持回路と、上記入力電圧の各
サイクルのピーク点を検出してピーク点検出信号を出力
するピーク点検出回路と、上記比較検出信号と上記ピー
ク点検出信号とのレベル遷移情報に応じて上記第１及び
第２の容量の一方を入力端子に他方を出力端子に接続す
るように上記第１及び第２のスイッチを相補的に切り替
えるスイッチ制御信号を出力するスイッチ制御回路とを
備えることにより、一方の容量がピーク値を出力する期
間に他方の容量の保持電圧が入力電圧に追従しているた
め、スイッチが切り替わった時点の入力電圧値がピーク
値として出力されるので、入力信号の周波数が高い場合
でも容量の充電時間に起因する不十分なピーク値保持を
防止できるという効果がある。

【００７７】また、ピーク点検出回路を備えることによ
り、入力信号のピーク点を検出した瞬間に容量切替スイ
ッチの切替が終了してるので、ピーク値超過時点の値の
保持を防止できるという効果がある。

【図面の簡単な説明】

【図１】本発明のピークホールド回路の第１の実施の形
態を示すブロック図である。

【図２】本実施の形態のピークホールド回路における動
作の一例を示すタイムチャートである。

【図３】図１及び図４のスイッチの構成の一例を示す回
路図及び等価回路図である。

【図４】本発明のピークホールド回路の第２の実施の形
態を示すブロック図である。

【図５】本実施の形態のピークホールド回路における動
作の一例を示すタイムチャートである。

【図６】本発明のピークホールド回路の第３の実施の形
態を示すブロック図である。

【図７】本実施の形態のピークホールド回路における動
作の一例を示すタイムチャートである。

【図８】本発明のピークホールド回路の第４の実施の形
態を示すブロック図である。

【図９】本実施の形態のピークホールド回路における動
作の一例を示すタイムチャートである。

【図１０】本発明のピークホールド回路の第５の実施の
形態を示すブロック図である。

【図１１】本発明のピークホールド回路の第６の実施の
形態を示すブロック図である。

【図１２】本実施の形態のピークホールド回路における
動作の一例を示すタイムチャートである。

【図１３】従来のピークホールド回路の一例を示すブロ
ック図である。

【図１４】従来のピークホールド回路における動作の一
例を示すタイムチャートである。

【符号の説明】

１，３２，８１，１０１ 電圧比較器 ２，１０２ ピーク値保持回路 ３，３Ａ ピーク点検出回路 ４，３４ フリップフロップ ５ リセット回路 ６ 保持ピーク値選択回路 ７，９，１０７ バッファ回路 ８ 誤動作防止回路 ３１ 微分回路 ３３ チョッパコンパレータ Ａ８１，Ａ８２ ＡＮＤ回路 Ｃ２１，Ｃ２２，Ｃ２３ 容量 Ｅ６１，Ｅ６２ ＥＸＯＲ回路 ＩＶ２１，ＩＶ５１，ＩＶ５２ インバータ Ｒ２１ 抵抗 Ｓ２１，Ｓ２２，Ｓ２６，Ｓ５１，Ｓ５２，Ｓ５３，Ｓ
６１ スイッチ ＴＧ２１，ＴＧ２２，ＴＧ５１ トランスファゲート Ｎ２１，Ｎ２２，Ｐ２１，Ｐ２２ トランジスタ Ｖ３１，Ｖ５１，Ｖ８１ 電圧源

フロントページの続き (72)発明者 石関 芳明 神奈川県川崎市中原区小杉町一丁目403番 53 エヌイーシーマイクロシステム株式会 社内 Ｆターム(参考） 2G035 AA13 AB04 AC01 AC05 AC15 AD10 AD16 AD17 AD23 AD31 AD44 AD46 AD47 AD50

Claims (14)

【特許請求の範囲】
1. 【請求項１】 入力信号の電圧である入力電圧の複数の
   サイクルから成る予め定めた期間における最大値又は最
   小値であるピーク値を検出して出力信号である出力ピー
   ク値を出力するピークホールド回路において、 前記入力電圧と前記出力ピーク値との大小関係を比較し
   比較検出信号を出力する電圧比較器と、 電圧保持用の第１及び第２の容量と、これら第１及び第
   ２の容量の各々と入力端子及び出力端子の各々との接続
   を相補的に切替える第１及び第２のスイッチとを備え、
   前記入力電圧のピーク値を保持電圧として保持し前記出
   力ピーク値を出力するピーク値保持回路と、 前記入力電圧の各サイクルのピーク点を検出してピーク
   点検出信号を出力するピーク点検出回路と、 前記比較検出信号と前記ピーク点検出信号とのレベル遷
   移情報に応じて前記第１及び第２の容量の一方を前記入
   力電圧が入力する入力端子に他方を前記出力ピーク値を
   出力する出力端子に接続するように前記第１及び第２の
   スイッチを相補的に切り替えるスイッチ制御信号を出力
   するスイッチ制御回路とを備えることを特徴とするピー
   クホールド回路。
2. 【請求項２】 前記電圧比較器が、非反転入力端に前記
   入力端子を経由して供給される前記入力電圧を反転入力
   端に前記出力ピーク値をそれぞれ入力し前記入力電圧と
   前記出力ピーク値との大小関係を検出し前記比較検出信
   号を出力するコンパレータ回路を備えることを特徴とす
   る請求項１記載のピークホールド回路。
3. 【請求項３】 前記ピーク点検出回路が、前記入力電圧
   を微分し微分電圧を出力する微分回路と、 非反転入力端に基準電圧を反転入力端に前記微分電圧を
   それぞれ入力し前記微分電圧の極性反転を検出して前記
   ピーク点検出信号を出力する電圧比較器とを備えること
   を特徴とする請求項１記載のピークホールド回路。
4. 【請求項４】 前記ピーク点検出回路が、前記入力電圧
   を一定周波数のクロックでチョッピングして１クロック
   分前のピーク点検出信号である遅延検出信号と比較して
   前記ピーク点検出信号を出力するチョッパコンパレータ
   と、 前記ピーク点検出信号を１クロック分遅延して前記遅延
   検出信号を出力するＤ型のフリップフロップとを備える
   ことを特徴とする請求項１記載のピークホールド回路。
5. 【請求項５】 前記スイッチ制御回路が、クロック端に
   前記ピーク点検出信号を入力し入力端に前記比較検出信
   号を入力し第１及び第２の出力端から相補の制御信号を
   出力し前記ピーク値保持回路に供給するフリップフロッ
   プとを備えることを特徴とする請求項１記載のピークホ
   ールド回路。
6. 【請求項６】 前記第１及び第２のスイッチの各々が、
   それぞれＰチャネルトランジスタ及びＮチャネルトラン
   ジスタの並列接続から成り相補に動作する第１及び第２
   のトランスファゲートと、制御信号を反転して反転制御
   信号を出力するインバータとを備え、 前記第１のトランスファゲートが、各々のソース同士及
   びドレイン同士を共通接続してそれぞれ入力端及び出力
   端としゲートに前記制御信号の供給を受けるＮチャネル
   型の第１のトランジスタとゲートに前記反転制御信号の
   供給を受けるＰチャネル型の第２のトランジスタとを有
   し、 前記第２のトランスファゲートが、各々のソース同士及
   びドレイン同士を共通接続してそれぞれ入力端及び出力
   端としゲートに前記反転制御信号の供給を受けるＮチャ
   ネル型の第３のトランジスタとゲートに前記制御信号の
   供給を受けるＰチャネル型の第４のトランジスタとを有
   することを特徴とする請求項１記載のピークホールド回
   路。
7. 【請求項７】 リセット信号の供給に応答して前記第１
   及び第２の容量に保持していた前記ピーク値を初期状態
   にリセットするリセット回路を備えることを特徴とする
   請求項１記載のピークホールド回路。
8. 【請求項８】 前記ピーク点検出回路の出力端と前記ス
   イッチ制御回路の前記ピーク点検出信号の入力端との間
   に挿入され選択信号の供給に応答して保持ピーク値の最
   大値と最小値のいずれか一方を選択して保持する保持ピ
   ーク値選択回路を備えることを特徴とする請求項１記載
   のピークホールド回路。
9. 【請求項９】 前記入力端子と前記ピーク値保持回路の
   入力端との間に挿入され前記入力電圧を所定時間遅延す
   るようバッファリングするバッファ回路を備えることを
   特徴とする請求項１記載のピークホールド回路。
10. 【請求項１０】 前記電圧比較器の出力端及び前記ピー
    ク点検出回路の出力端の各々と前記スイッチ制御回路の
    入力端の各々との間に予め定めた基準電圧より低い点で
    前記入力電圧の前記ピーク点を検出した場合前記スイッ
    チ制御回路の動作を禁止する誤動作防止回路を備え、 前記誤動作防止回路が、前記入力電圧と前記基準電圧と
    を比較し低レベル検出信号を出力するレベル比較器と、 前記比較検出信号と前記低レベル検出信号との論理演算
    結果を前記スイッチ制御回路の入力端に供給する論理回
    路とを備えることを特徴とする請求項１記載のピークホ
    ールド回路。
11. 【請求項１１】 前記フリップフロップが、第１及び第
    ２の入力端を有するＪＫフリップフロップであることを
    特徴とする請求項５記載のピークホールド回路。
12. 【請求項１２】 前記フリップフロップが、Ｔフリップ
    フロップであることを特徴とする請求項５記載のピーク
    ホールド回路。
13. 【請求項１３】 前記リセット回路が、初期電圧を出力
    する電圧源と、 各々の入力端が前記電圧源に各々の出力端が前記第１及
    び第２の容量の各々の一端にそれぞれ接続し制御端への
    前記リセット信号の供給に応答して導通する第１及び第
    ２のリセットスイッチと、 前記リセット信号を反転し反転リセット信号を出力する
    インバータと、 入力電圧が入力する入力端子と前記入力電圧のピーク値
    を保持電圧として保持するピーク値保持回路の入力端と
    の間に挿入され制御端への前記反転リセット信号の供給
    に応答して導通する第３のリセットスイッチとを備える
    ことを特徴とする請求項７記載のピークホールド回路。
14. 【請求項１４】 前記保持ピーク値選択回路が、一方の
    入力端が第１の電源に他方の入力端が第２の電源にそれ
    ぞれ接続し制御端への前記選択信号の供給に応答して前
    記第１及び第２の電源のいずれか一方を出力端に接続す
    るピーク値選択スイッチと、 一方の入力端が前記ピーク値選択スイッチの出力端に他
    方の入力端が前記ピーク点検出信回路の出力端に出力端
    が前記スイッチ制御回路の前記ピーク点検出信号の入力
    端にそれぞれ接続した第１の排他的論理和回路と、 一方の入力端が前記ピーク値選択スイッチの出力端に他
    方の入力端が電圧比較器の出力端に出力端が前記スイッ
    チ制御回路の入力端にそれぞれ接続した第２の排他的論
    理和回路とを備えることを特徴とする請求項８記載のピ
    ークホールド回路。