JP2019128248A - ピーク・ボトム検出回路、a/dコンバータ及び集積回路 - Google Patents
ピーク・ボトム検出回路、a/dコンバータ及び集積回路 Download PDFInfo
- Publication number
- JP2019128248A JP2019128248A JP2018009781A JP2018009781A JP2019128248A JP 2019128248 A JP2019128248 A JP 2019128248A JP 2018009781 A JP2018009781 A JP 2018009781A JP 2018009781 A JP2018009781 A JP 2018009781A JP 2019128248 A JP2019128248 A JP 2019128248A
- Authority
- JP
- Japan
- Prior art keywords
- capacitors
- peak
- bottom detection
- voltage
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 109
- 239000003990 capacitor Substances 0.000 claims abstract description 121
- 239000000758 substrate Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims 1
- SGZRFMMIONYDQU-UHFFFAOYSA-N n,n-bis(2-methylpropyl)-2-[octyl(phenyl)phosphoryl]acetamide Chemical group CCCCCCCCP(=O)(CC(=O)N(CC(C)C)CC(C)C)C1=CC=CC=C1 SGZRFMMIONYDQU-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 241000406799 Deto Species 0.000 description 7
- 210000004899 c-terminal region Anatomy 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1532—Peak detectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2503—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques for measuring voltage only, e.g. digital volt meters (DVM's)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
Abstract
Description
以下に図面を参照して、第一の実施形態について説明する。図1は、第一の実施形態のA/Dコンバータを示す図である。
以下に図面を参照して第二の実施形態について説明する。第二の実施形態では、キャパシタCnを4つ以上設けた点が、第一の実施形態と相違する。よって、以下の第二の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには、第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
以下に図面を参照して第三の実施形態について説明する。第三の実施形態では、第一の実施形態で説明したピーク・ボトム検出回路を複数搭載した集積回路である点が、第一の実施形態と相違する。よって、以下の第三の実施形態の説明では、第一の実施形態との相違点について説明し、第一の実施形態と同様の機能構成を有するものには、第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
200 ピーク・ボトム検出回路
210 制御部
201、202 電源
203、204 電流源
205 比較器
206 演算増幅器
300 A/D変換器
350、360 切り替え回路
400 集積回路
Claims (7)
- 3つ以上の複数のキャパシタと、
前記複数のキャパシタのうち、何れかのキャパシタの電圧と入力電圧とを比較する比較器と、
前記複数のキャパシタのうち、何れかのキャパシタの電圧を増幅させる演算増幅器と、
前記複数のキャパシタのそれぞれを前記比較器、前記演算増幅器、前記入力電圧の供給源の何れかに接続させる、前記複数のキャパシタのそれぞれと対応した3つ以上の複数のスイッチと、
前記複数のキャパシタのうちの3つのキャパシタのそれぞれの接続先が異なるように、前記複数のキャパシタの接続先を順次切り替える制御信号を生成して前記複数のスイッチのそれぞれに供給する制御部と、を有するピーク・ボトム検出回路。 - 前記制御部は、
前記制御部に入力される前記比較器の出力信号と、前記複数のキャパシタのうち前記演算増幅器と接続されたキャパシタの電圧を読み取るためのタイミング信号と、に基づき、前記制御信号を生成する、請求項1記載のピーク・ボトム検出回路。 - 前記複数のキャパシタは4つ以上であり、前記複数のスイッチは4つ以上であり、
前記制御部は、
前記複数のキャパシタのうち、少なくとも2つのキャパシタの接続先が同じになるように、前記制御信号を生成する、請求項1又は2記載のピーク・ボトム検出回路。 - 前記複数のキャパシタのそれぞれは、
前記入力電圧の供給源、前記比較器、前記演算増幅器の順に、接続先が切り替えられ、
さらに、前記複数のキャパシタのそれぞれの接続先は、前記演算増幅器の次に、前記入力電圧の供給源に切り替えられる、請求項1乃至3の何れか一項に記載のピーク・ボトム検出回路。 - 3つ以上の複数のキャパシタと、
前記複数のキャパシタのうち、何れかのキャパシタの電圧と入力電圧とを比較する比較器と、
前記複数のキャパシタのうち、何れかのキャパシタの電圧を増幅させる演算増幅器と、
前記複数のキャパシタのそれぞれを前記比較器、前記演算増幅器、前記入力電圧の供給源の何れかに接続させる、前記複数のキャパシタのそれぞれと対応した3つ以上の複数のスイッチと、
前記複数のキャパシタのうちの3つのキャパシタのそれぞれの接続先が異なるように、前記複数のキャパシタの接続先を順次切り替える制御信号を生成して前記複数のスイッチのそれぞれに供給する制御部と、を有するピーク・ボトム検出回路と、
前記演算増幅器の後段に接続されたA/D変換部と、を有するA/Dコンバータ。 - 複数のピーク・ボトム検出回路と、
前記複数のピーク・ボトム検出回路の後段に接続されたA/D変換部と、
前記複数のピーク・ボトム検出回路と、前記A/D変換器との接続/遮断を制御する切り替え回路と、を有する集積回路であって、
前記複数のピーク・ボトム検出回路のそれぞれは、
3つ以上の複数のキャパシタと、
前記複数のキャパシタのうち、何れかのキャパシタの電圧と入力電圧とを比較する比較器と、
前記複数のキャパシタのうち、何れかのキャパシタの電圧を増幅させる演算増幅器と、
前記複数のキャパシタのそれぞれを前記比較器、前記演算増幅器、前記入力電圧の供給源の何れかに接続させる、前記複数のキャパシタのそれぞれと対応した3つ以上の複数のスイッチと、
前記複数のキャパシタのうちの3つのキャパシタのそれぞれの接続先が異なるように、前記複数のキャパシタの接続先を順次切り替える制御信号を生成して前記複数のスイッチのそれぞれに供給する制御部と、を有する集積回路。 - 前記複数のピーク・ボトム検出回路は、それぞれが、前記集積回路の基板の端部の近傍に配置される、請求項6記載の集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018009781A JP7059647B2 (ja) | 2018-01-24 | 2018-01-24 | ピーク・ボトム検出回路、a/dコンバータ及び集積回路 |
US16/160,513 US10419012B2 (en) | 2018-01-24 | 2018-10-15 | Peak/bottom detection circuit, A/D converter, and integrated circuit |
CN201811284821.7A CN110068724B (zh) | 2018-01-24 | 2018-10-31 | 峰值谷值检测电路、a/d转换器以及集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018009781A JP7059647B2 (ja) | 2018-01-24 | 2018-01-24 | ピーク・ボトム検出回路、a/dコンバータ及び集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019128248A true JP2019128248A (ja) | 2019-08-01 |
JP7059647B2 JP7059647B2 (ja) | 2022-04-26 |
Family
ID=67300308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018009781A Active JP7059647B2 (ja) | 2018-01-24 | 2018-01-24 | ピーク・ボトム検出回路、a/dコンバータ及び集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10419012B2 (ja) |
JP (1) | JP7059647B2 (ja) |
CN (1) | CN110068724B (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003215173A (ja) * | 2002-01-23 | 2003-07-30 | Nec Microsystems Ltd | ピークホールド回路 |
JP2004251856A (ja) * | 2003-02-21 | 2004-09-09 | Espec Corp | 測定装置 |
JP2007151100A (ja) * | 2005-10-31 | 2007-06-14 | Sanyo Electric Co Ltd | サンプルアンドホールド回路 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5045672A (ja) | 1973-08-25 | 1975-04-23 | ||
US3947761A (en) | 1973-06-26 | 1976-03-30 | Sony Corporation | Peak level indicator |
JPS5539344Y2 (ja) | 1975-07-07 | 1980-09-13 | ||
JPS5243379A (en) | 1975-10-02 | 1977-04-05 | Matsushita Electric Ind Co Ltd | Peak holding element |
JP2994689B2 (ja) | 1990-05-28 | 1999-12-27 | 株式会社アドバンテスト | ピーク検出器 |
JP3684090B2 (ja) * | 1998-10-28 | 2005-08-17 | 株式会社東芝 | 半導体集積回路装置 |
JP3293576B2 (ja) | 1998-12-09 | 2002-06-17 | 日本電気株式会社 | ピークホールド回路 |
JP3902778B2 (ja) * | 2004-01-07 | 2007-04-11 | 株式会社半導体理工学研究センター | アナログディジタル変換回路 |
GB2421376B (en) * | 2004-12-15 | 2007-01-10 | Micron Technology Inc | Ramp generators for imager analog-to-digital converters |
US7274321B2 (en) * | 2005-03-21 | 2007-09-25 | Analog Devices, Inc. | Analog to digital converter |
JP2008085397A (ja) * | 2006-09-25 | 2008-04-10 | Fujitsu Ltd | 線路異常検出回路 |
JP4859902B2 (ja) | 2008-10-01 | 2012-01-25 | 株式会社豊田中央研究所 | ホールド回路 |
EP2216906A1 (fr) * | 2009-02-10 | 2010-08-11 | STMicroelectronics (Grenoble 2) SAS | Convertisseur analogique-numérique à architecture pipeline associé à un amplificateur à gain programmable |
CN202133712U (zh) * | 2011-07-08 | 2012-02-01 | 青岛智腾微电子有限公司 | 一种峰值检波电路 |
TWI429918B (zh) * | 2012-02-21 | 2014-03-11 | Univ Nat Sun Yat Sen | 電壓峰值偵測器 |
JP5945832B2 (ja) * | 2012-03-14 | 2016-07-05 | パナソニックIpマネジメント株式会社 | アナログ−デジタル変換回路及びその駆動方法 |
CN202533494U (zh) * | 2012-05-11 | 2012-11-14 | 四川优的科技有限公司 | 一种高精度峰值检测器 |
CN102710118B (zh) * | 2012-06-28 | 2014-10-29 | 成都芯源系统有限公司 | 一种功率因数校正电路及其控制电路和方法 |
JP6280747B2 (ja) * | 2014-01-14 | 2018-02-14 | 三重富士通セミコンダクター株式会社 | 半導体集積回路装置及びその製造方法 |
CN204156744U (zh) * | 2014-09-30 | 2015-02-11 | 深圳市南华东方科技有限公司 | 具有死区时间拓扑结构的自驱动同步整流电路 |
US9329209B1 (en) * | 2014-10-09 | 2016-05-03 | Stmicroelectronics S.R.L. | Peak voltage detector and related method of generating an envelope voltage |
CN106405212B (zh) * | 2016-12-12 | 2019-02-15 | 重庆西南集成电路设计有限责任公司 | 双沿触发微分法峰值检测器及峰值检测方法 |
CN107121587B (zh) * | 2017-06-26 | 2023-02-28 | 佛山科学技术学院 | 峰值及过峰时刻跟踪检测电路 |
-
2018
- 2018-01-24 JP JP2018009781A patent/JP7059647B2/ja active Active
- 2018-10-15 US US16/160,513 patent/US10419012B2/en active Active
- 2018-10-31 CN CN201811284821.7A patent/CN110068724B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003215173A (ja) * | 2002-01-23 | 2003-07-30 | Nec Microsystems Ltd | ピークホールド回路 |
JP2004251856A (ja) * | 2003-02-21 | 2004-09-09 | Espec Corp | 測定装置 |
JP2007151100A (ja) * | 2005-10-31 | 2007-06-14 | Sanyo Electric Co Ltd | サンプルアンドホールド回路 |
Also Published As
Publication number | Publication date |
---|---|
US10419012B2 (en) | 2019-09-17 |
CN110068724A (zh) | 2019-07-30 |
US20190229744A1 (en) | 2019-07-25 |
CN110068724B (zh) | 2021-04-06 |
JP7059647B2 (ja) | 2022-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6847234B2 (en) | Comparison apparatus operated at a low voltage | |
US20150357980A1 (en) | Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier | |
US20100237908A1 (en) | Low current comparator with programmable hysteresis | |
US5847601A (en) | Switched capacitor common mode feedback circuit for differential operational amplifier and method | |
US7477087B2 (en) | Switch-capacitor techniques for level-shifting | |
JP3839027B2 (ja) | Ad変換器 | |
JPH118535A (ja) | 差動入力チョッパ型電圧比較回路 | |
US7439780B2 (en) | Chopper type comparator | |
US20190286178A1 (en) | Wide common mode high resolution comparator | |
JP3597812B2 (ja) | 擬似差動増幅回路及び擬似差動増幅回路を使用したa/d変換器 | |
US7295042B2 (en) | Buffer | |
US7683677B2 (en) | Sample-and-hold amplification circuits | |
JP2003163843A (ja) | 画像読取信号処理装置 | |
JP7059647B2 (ja) | ピーク・ボトム検出回路、a/dコンバータ及び集積回路 | |
JP2010141406A (ja) | 差動増幅回路 | |
US7847601B2 (en) | Comparator and pipelined ADC utilizing the same | |
JPH11150454A (ja) | 全差動構成サンプル/ホールド比較回路 | |
WO2010082239A1 (ja) | 比較器およびa/d変換器 | |
JPS62126709A (ja) | コンパレ−タ | |
JP4530503B2 (ja) | インピーダンス変換回路 | |
JP4189283B2 (ja) | 低電圧で安定的に動作する比較器 | |
US6265910B1 (en) | Waveform track-and-hold circuit | |
JP4569286B2 (ja) | バイアス発生回路及び同回路を有するカスコード型差動増幅器及び同差動増幅器を備えたアナログ/ディジタル変換器 | |
JP2005159511A (ja) | 増幅回路 | |
JP4545116B2 (ja) | 電圧比較回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7059647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |