JP3684090B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3684090B2 JP3684090B2 JP30753498A JP30753498A JP3684090B2 JP 3684090 B2 JP3684090 B2 JP 3684090B2 JP 30753498 A JP30753498 A JP 30753498A JP 30753498 A JP30753498 A JP 30753498A JP 3684090 B2 JP3684090 B2 JP 3684090B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- signal
- current
- transistor
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
- H01S5/06832—Stabilising during amplitude modulation
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、レーザ出力のピークレベルまたはボトムレベルを検出するピークまたはボトム検出回路に関し、特に書き込み可能な光ディスク（ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＡＭ）用光ヘッドのレーザ出力制御に使用されるピークまたはボトム検出回路に関する。
【０００２】
【従来の技術】
図６は従来のピーク検出回路の構成を示すブロック図、図７はその動作を示す動作波形図である。
【０００３】
図６に示すように、入力信号ＳＡは入力端子５０に供給され、ピークホールド信号ＳＢは出力端子５４から出力される。
【０００４】
オペアンプ５１は、入力信号ＳＡとピークホールド信号ＳＢとを比較し、入力信号ＳＡがピークホールド信号ＳＢより大きい間（ＳＡ＞ＳＢ）、その出力を“Ｈ”レベルとし、ダイオード５２をオンさせる。ダイオード５２は、ホールドキャパシタ５３にチャージ電流ＩCCを供給し、ホールドキャパシタ５３をチャージする。ピークホールド信号ＳＢは、ホールドキャパシタ５３がチャージされることで、図７に示すように上昇する。
【０００５】
また、入力信号ＳＡがピークホールド信号ＳＢ以下となると（ＳＡ≦ＳＢ）、オペアンプ５１は、その出力を“Ｌ”レベルとし、ダイオード５２をオフさせる。これにより、ピークホールド信号ＳＢは、図７に示すように、ホールド状態となる。
【０００６】
このような動作を何回か繰り返すことにより、ピークホールド信号ＳＢは、概ね入力信号ＳＡのピークレベルでホールドされる。
【０００７】
【発明が解決しようとする課題】
しかしながら、図６に示すピーク検出回路は、チャージ電流ＩCCがコントロールされていないため、ホールドキャパシタ５３へのチャージを速やかに終了させることが難しい。このため、図７に示すように、ピークホールド信号ＳＢが入力信号ＳＡのピークレベルを大幅に超えてしまうことがある。これは、検出誤差ERR.となり、ピーク検出の精度を大きく低下させる。
【０００８】
また、ピーク検出動作を途中で停止させ、ホールド状態とすることもある。図６に示す回路において、このような制御を実行するためには、入力信号ＳＡを、ピークホールド信号ＳＢ以下になるように切り換える必要がある。このような制御は、レーザ出力制御システム、あるいはピーク検出回路の複雑化を招き、コストアップにつながる。
【０００９】
さらに入力信号ＳＡを切り換えれば、切換ノイズが発生する。ピーク検出回路が、この切換ノイズを検出してしまうと、精度の高いピーク検出は、益々難しくなってしまう。
【００１０】
この発明は、上記事情に鑑みてなされたもので、その主要な目的は、高速で高精度のピークまたはボトム検出を可能とするピークまたはボトム検出回路を持つ半導体集積回路装置を提供することにある。
【００１１】
また、他の目的は、検出精度の低下を回避しつつ、ピークまたはボトム検出動作を停止させることが可能なピークまたはボトム検出回路を持つ半導体集積回路装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記主要な目的を達成するために、この発明に係る半導体集積回路装置では、キャパシタと、このキャパシタを充電または放電する電流源と、この電流源を前記キャパシタに接続するスイッチと、このスイッチと前記キャパシタとの接続ノードの電位と、入力信号の電位とを比較し、この比較結果に応じて前記スイッチを開閉させるコンパレータと、前記スイッチと前記キャパシタとの接続ノードの電位をバッファし、出力信号を出力するバッファと、前記出力信号の電位と前記入力信号の電位とを比較し、前記入力信号の電位と前記出力信号の電位との電位差が小さくなるのにしたがって、前記電流源が流す電流が小さくなるように前記電流源に制動をかける制動器とを含むピーク又はボトム検出回路を具備することを特徴としている。
【００１３】
上記構成を有する半導体集積回路装置であると、出力信号の電位と入力信号の電位とを比較し、入力信号の電位と出力信号の電位との電位差が小さくなるのにしたがって、電流源が流す電流が小さくなるように電流源に制動をかける制動器を具備する。このため、従来、コントロールされなかったキャパシタへのチャージ（ディスチャージ）電流を、出力信号と入力信号との差が小さくなるのにしたがって減らすことができる。
【００１４】
このように出力信号と入力信号との差が小さくなるにしたがってチャージ電流を減らせば、チャージ電流がコントロールされなかった従来に比べて、キャパシタへのチャージを、より確実なタイミングで速やかに終了させることができる。よって、出力信号が入力信号のピークレベルを超えるような現象は生じ難くなり、ピーク検出の精度が大幅に向上する。
【００１５】
また、上記他の目的を達成するために、この発明では、前記コンパレータの出力を制御し、前記コンパレータの比較結果に関わらずに、前記スイッチをオフさせる制御段を、さらに具備することを特徴としている。
【００１６】
この構成を有する半導体集積回路装置であると、スイッチを、コンパレータの出力を制御することでオフさせる。このため、入力信号を制御しなくても、ピークまたはボトム検出動作を停止させることができる。
【００１７】
このように入力信号を制御せずに、ピークまたはボトム検出を停止できるので、停止に際し、入力信号に切換ノイズが発生することはない。よって、検出精度の低下を回避しつつ、ピークまたはボトム検出動作を停止できる。
【００１８】
【発明の実施の形態】
以下、この発明の実施形態を、図面を参照しながら説明する。
【００１９】
［第１の実施形態］
図１は、この発明の第１の実施形態に係るピーク検出回路の一構成例を示すブロック図である。
【００２０】
図１に示すように、入力信号ＳＡは入力端子１０に入力され、ピークホールド信号ＳＢは出力端子１２から出力される。
【００２１】
コンパレータ１は、入力信号ＳＡの電位とピーク検出出力ＳＰの電位とを比較し、比較結果に応じてロジカルな信号ＳＤを出力する。コンパレータ１は、たとえば入力信号ＳＡの電位が、ピーク検出出力ＳＰの電位より大きい間（ＳＡ＞ＳＰ）、“Ｈ”レベルのロジカルな信号ＳＤを出力する。また、入力信号ＳＡの電位がピーク検出出力ＳＰの電位以下となると（ＳＡ≦ＳＰ）、“Ｌ”レベルのロジカルな信号ＳＤを出力する。ロジカルな信号ＳＤは、ゲート回路３に供給される。
【００２２】
ゲート回路３は、ロジカルな信号ＳＤと制御信号ＳＣとの論理をとる論理回路である。この第１の実施形態は、ピーク検出動作を、任意に停止できる。ピーク検出を停止させた時、ピークホールド信号ＳＢは、停止した状態におけるレベルをホールドする。ピーク検出の停止は、制御信号ＳＣに応じて行われる。制御信号ＳＣは、制御端子１１に入力される。
【００２３】
ゲート回路３の一例は、たとえばＡＮＤ（論理積）回路である。ＡＮＤ回路からなるゲート回路３は、制御信号ＳＣが“Ｈ”レベルの時、活性状態となる。この状態において、ゲート回路３は、ロジカルな信号ＳＤが“Ｈ”レベルならばその出力を“Ｈ”レベルとし、ロジカルな信号ＳＤが“Ｌ”レベルならばその出力を“Ｌ”レベルとする。
【００２４】
また、ＡＮＤ回路からなるゲート回路３は、制御信号ＳＣが“Ｌ”レベルの時、非活性状態となる。この状態においては、ゲート回路３は、ロジカルな信号ＳＤのレベルに関わらずに、その出力を“Ｌ”レベルとする。ゲート回路３の出力は、スイッチ５に供給される。
【００２５】
スイッチ５は、ゲート回路３の出力のレベルに応じてオン、またはオフする。たとえばゲート回路３の出力が“Ｈ”レベルの時、スイッチ５はオンする。スイッチ５がオンすると、電流源４がホールドキャパシタ７に接続される。
【００２６】
また、ゲート回路３の出力が“Ｌ”レベルの時、スイッチ５はオフする。スイッチ５がオフすると、電流源４がホールドキャパシタ７から分離される。
【００２７】
スイッチ５とホールドキャパシタ７との接続ノード１３は、バッファ６の入力に接続される。ピーク検出出力ＳＰは、この接続ノード１３から得られる。
【００２８】
バッファ６は、接続ノード１３の電位をバッファリングし、ピークホールド信号ＳＢとして出力する。バッファ６は、ピーク検出出力ＳＰの電位と、概ね同じ電位のピークホールド信号ＳＢを出力する。
【００２９】
制動器２は、入力信号ＳＡの電位とピークホールド信号ＳＢの電位とを比較し、比較結果に応じて、電流源４に制動をかける。たとえば制動器２は、入力信号ＳＡとピークホールド信号ＳＢとの電位差Δ（ＳＡ−ＳＢ）が小さくなるのにしたがって、電流源４が流す電流（チャージ電流ＩCC）を小さくしていく。
【００３０】
次に、その動作を説明する。
【００３１】
図２は、この発明の第１の実施形態に係るピーク検出回路の一動作例を示す動作波形図である。
【００３２】
図２に示すように、光ディスク用光ヘッドのレーザー出力制御では、記録開始前に、レーザ出力のピークレベル、およびボトムレベルの検出が行われる。この期間を検出期間という。検出期間においては、テストパルスが数回発光される。入力信号ＳＡは、このテストパルスに応じたパルス状の波形を示す。
【００３３】
検出期間において、ピーク検出回路は、入力信号ＳＡを、ピーク検出出力ＳＰと比較しながら、その出力、即ちピークホールド信号ＳＢを、入力信号ＳＡのピークレベルに近づけていく。このピーク検出動作中、制動器２は、電位差Δ（ＳＡ−ＳＢ）が小さくなるにつれ、チャージ電流ＩCCが小さくなるように、電流源４に制動をかける。
【００３４】
このため、図２に示すように、ピークホールド信号ＳＢの電位上昇率は、入力信号ＳＡの電位に近づくにつれて、即ち電位差Δ（ＳＡ−ＳＢ）が小さくなるにつれて、小さくなる。電位上昇率が小さくなることで、入力信号ＳＡがピークホールド信号ＳＢ以下となった時点で、ホールドキャパシタ７へのチャージを速やかに終了させることができる。よって、ピークホールド信号ＳＢが、入力信号ＳＡのピークレベルを超えてしまうような現象は抑制される。よって、検出誤差は、従来に比べて小さくなり、ピーク検出の精度を向上できる。
【００３５】
なお、検出期間が終了した後、光ディスクへの記録が開始される。この記録中、レーザ出力は、テストパルス光強度以外の値、たとえば光ディスクにピットを作るための記録パルス光強度等に変調され、入力信号ＳＡのレベルもまた、テストパルス光強度以外の値に変調される。
【００３６】
この記録中は、たとえば制御信号ＳＣを“Ｌ”レベルとし、ピーク検出動作は停止させておく。これにより、ピークホールド信号ＳＢを、入力信号ＳＡのレベルに関わらずに、検出した入力信号ＳＡのピークレベルにホールドさせておくことができる。
【００３７】
さらにこの発明では、制御信号ＳＣをゲート回路３に入力する。このゲート回路３は、制御信号ＳＣに応答してコンパレータ１の出力を制御し、コンパレータ１の比較結果に関わらずに、スイッチ５をオフさせる。このため、入力信号ＳＡを制御しなくても、ピーク検出動作を停止させることができる。この停止の際、入力信号ＳＡは制御されないので、入力信号ＳＡに切換ノイズが発生することはない。よって、ピーク検出精度を低下させずに、ピーク検出動作を停止することができる。
【００３８】
なお、第１の実施形態は、ピーク検出回路の例を説明したが、この発明は、レーザ出力のボトムレベルを検出するボトム検出回路にも適用することができる。この発明を、ボトム検出回路に適用する場合には、たとえば図１に示す電流源４の極性、およびコンパレータ１の極性を変更すればよい。
【００３９】
なお、ボトム検出回路の一回路例については、第３の実施形態にて説明する。
［第２の実施形態］
次に、ピーク検出回路の具体的な一回路例を、この発明の第２の実施形態として説明する。
【００４０】
図３は、この発明の第２の実施形態に係るピーク検出回路の一回路例を示す回路図である。
【００４１】
図３に示すように、一回路例に係るコンパレータ１は、これを構成するトランジスタを非飽和領域で動作させる、いわゆる非飽和タイプである。
【００４２】
非飽和タイプのコンパレータ１を用いる利点は、検出速度が極めて速いことである。図６に示したように、従来のピーク検出回路はオペアンプ５１を有する。従来、このオペアンプ５１を構成するトランジスタは、飽和領域で動作されていた。このようなオペアンプ５１では、トランジスタが飽和領域で動作されるために、ラッチアップを起こす可能性がある。もし、ラッチアップを起こせば、検出速度が遅くなってしまう。また、スルーレートの制限から高速な検出が難しく、それは検出遅延となり大きな検出誤差を引き起こす可能性がある。
【００４３】
これに対し、非飽和タイプのコンパレータ１は、トランジスタを非飽和領域で動作させる。このため、トランジスタを飽和領域で動作される従来回路に比べて、ラッチアップを起こさずさらに検出速度が極めて速くなる。
【００４４】
図３に示すように、この一回路例において、非飽和タイプのコンパレータ１は、第１〜第３エミッタフォロワ段と、第１、第２の差動アンプ段とにより構成される。
【００４５】
第１エミッタフォロワ段は、 NPN型トランジスタＱ１０２、Ｑ１０５を含む。電流源Ｉ１０２、Ｉ１０４はそれぞれ、トランジスタＱ１０２、Ｑ１０５に電流を供給する。第１エミッタフォロワ段は、入力信号ＳＡおよびピーク検出出力ＳＰをそれぞれバッファーし、第１差動アンプ段に供給する。
【００４６】
第１差動アンプ段は、 NPN型トランジスタＱ１０３、Ｑ１０４、抵抗Ｒ１０１、Ｒ１０２を含む。電流源Ｉ１０３は、トランジスタＱ１０３、Ｑ１０４それぞれに電流を供給する。第１差動アンプ段は、入力信号ＳＡの電位とピーク検出出力ＳＰの電位との差を差動増幅する。増幅結果は、第２のエミッタフォロワ段から出力される。
【００４７】
第２エミッタフォロワ段は、 NPN型トランジスタＱ１０６、Ｑ１０７を含む。電流源Ｉ１０５、Ｉ１０６はそれぞれ、トランジスタＱ１０６、Ｑ１０７に電流を供給する。第２エミッタフォロワ段は、第１差動アンプ段による増幅結果をバッファーし、第２差動アンプ段に供給する。
【００４８】
第２差動アンプ段は、 NPN型トランジスタＱ１０８、Ｑ１１１、抵抗Ｒ１０３、Ｒ１０４を含む。電流源Ｉ１０７は、トランジスタＱ１０８、Ｑ１１１それぞれに電流を供給する。第２差動アンプ段は、第１差動アンプ段による増幅結果を、さらに差動増幅する。増幅結果は、第３のエミッタフォロワ段に供給される。第３エミッタフォロワ段は、 NPN型トランジスタＱ１１２、Ｑ１１３を含む。電流源Ｉ１０８、Ｉ１０９はそれぞれ、トランジスタＱ１１２、Ｑ１１３に電流を供給する。第３エミッタフォロワ段は、第２差動アンプ段による増幅結果をバッファーし、スイッチ５に供給する。
【００４９】
スイッチ５は、 PNP型トランジスタＱ１１４、Ｑ１１７を含む。トランジスタＱ１１４のベースは、トランジスタＱ１１３と電流源Ｉ１０９との接続ノードＮ１に接続され、トランジスタＱ１１７のベースは、トランジスタＱ１１２と電流源Ｉ１０８との接続ノードＮ２に接続されている。
【００５０】
スイッチ５は、ノードＮ２の電位Ｖ１１７が、ノードＮ１の電位Ｖ１１４よりも高い（Ｖ１１７＞Ｖ１１４）とオフする。反対に電位Ｖ１１７が、電位Ｖ１１４よりも低い（Ｖ１１７＜Ｖ１１４）とオンする。これら電位Ｖ１１４、Ｖ１１７はともに相補的な電位をとる。即ち、電位Ｖ１１４、Ｖ１１７は、第１の実施形態で説明したロジカルな信号ＳＤに相当する。
【００５１】
電流源４は、 PNP型トランジスタＱ１１５、Ｑ１１６を含む。トランジスタＱ１１５のベースと、トランジスタＱ１１６のベースとは共通に接続され、カレントミラー回路を構成している。この一回路例において、カレントミラー回路の出力段は、トランジスタＱ１１５であり、トランジスタＱ１１５は、スイッチ回路５のトランジスタＱ１１４、Ｑ１１７それぞれに電流を供給する。トランジスタＱ１１６は入力段であり、そのコレクタは、制動器２に接続されている。
【００５２】
制動器２は、 NPN型トランジスタＱ１００、Ｑ１０１、抵抗Ｒ１０１を含む。トランジスタＱ１００のベースには入力信号ＳＡが供給され、トランジスタＱ１０１のベースにはピークホールド信号ＳＢが供給される。この一回路例において、トランジスタＱ１０１のエミッタサイズは、トランジスタＱ１００のエミッタサイズの８倍である。さらに電流源Ｉ１０１は、トランジスタＱ１０１のエミッタに接続されるとともに、トランジスタＱ１００のエミッタに対しては、抵抗Ｒ１００を介して接続される。トランジスタＱ１００のコレクタは、電流源４のトランジスタＱ１１６のコレクタ、およびＱ１１５、Ｑ１１６のベースに接続されている。
【００５３】
制動器２は、そのトランジスタＱ１００の出力電流を、カレントミラー回路で構成された電流源４に入力する。これにより、入力信号ＳＡの電位とピークホールド信号ＳＢの電位との電位差Δ（ＳＡ−ＳＢ）が小さくなるにしたがって、電流源４が流す電流ＩCCを、加速度的に小さくすることができる。
【００５４】
さらにこの一回路例のように、トランジスタＱ１０１とＱ１００とのエミッタサイズ比、電流源１０１の電流値、および抵抗Ｒ１００の値を最適に調節すれば、電流源４に、より効率の良い制動をかけることができる。
【００５５】
たとえば電位差Δ（ＳＡ−ＳＢ）が充分に大きければ、より多量の電流ＩCCを流し、ホールドキャパシタ７を、より高速にチャージし、電位差Δ（ＳＡ−ＳＢ）が充分に小さくなれば、より少量の電流を流すようにして、ピークレベルに、よりソフトにランディングさせる。このような、より効率の良い制動では、充電時間の短縮、即ちピーク検出速度の高速化を図りつつ、より小さい検出誤差を実現できる。
【００５６】
また、この一回路例には、ゲート回路３の一回路例が示されている。
【００５７】
図３に示すように、ゲート回路３は、 NPN型トランジスタＱ１０９、Ｑ１１０を含む。ゲート回路３は、カレントスイッチ回路であり、トランジスタＱ１０９のコレクタは、第２差動アンプ段のトランジスタＱ１０８、Ｑ１１１のエミッタにそれぞれ接続され、そのエミッタは電流源Ｉ１０７に接続されている。トランジスタＱ１１０のコレクタは、第３エミッタフォロワ段のトランジスタＱ１１３のベースに接続され、そのエミッタは電流源Ｉ１０７に接続されている。
【００５８】
ゲート回路３は、トランジスタＱ１０９のベースの電位Ｖ１０９が、トランジスタＱ１１０のベースの電位Ｖ１１０よりも高ければ（Ｖ１０９＞Ｖ１１０）、第２差動アンプ段に電流を供給し、ピーク検出動作をイネーブルする。反対に電位Ｖ１０９が、電位Ｖ１１０よりも低ければ（Ｖ１０９＜Ｖ１１０）、第２差動アンプ段への電流の供給を停止し、ピーク検出動作をディセーブルする。これとともに、トランジスタＱ１１３のベース電位をＬレベルとする。これにより、電位Ｖ１１４はＬレベルとなり、スイッチ回路５はオフする。
【００５９】
上記電位Ｖ１０９、Ｖ１１０は、電位発生源Ｖ１００により、相補的な電位として発生される。即ち、電位Ｖ１０９、Ｖ１１０は、第１の実施形態で説明した制御信号ＳＣに相当する。
【００６０】
このように、相補的な電位Ｖ１０９、Ｖ１１０に応答して、第２差動アンプ段への供給電流を停止させるとともに、第３エミッタフォロワ段の出力電圧を、スイッチ回路５をオフさせる出力電圧に設定することで、入力信号ＳＡを制御せずに、ピーク検出動作を停止させることができる。
【００６１】
［第３の実施形態］
次に、ボトム検出回路の具体的な一回路例を、この発明の第３の実施形態として説明する。
【００６２】
図４は、この発明の第３の実施形態に係るボトム検出回路の一回路例を示す回路図である。
【００６３】
図４に示すように、ボトム検出回路は、ピーク検出回路とほぼ同様のブロック構成で実現できる。ただし、ボトム検出を可能とするために、ピーク検出とは逆極性となるように回路が変更されるブロックがある。
【００６４】
図４に示すように、非飽和タイプのコンパレータ２１は、差動アンプ段、エミッタフォロワ段から構成される。
【００６５】
第１エミッタフォロワ段は、 NPN型トランジスタＱ２０２、Ｑ２０５、抵抗Ｒ２０３を含む。電流源Ｉ２０１は、トランジスタＱ２０２に電流を供給し、電流源Ｉ２０３は、トランジスタＱ２０５に抵抗Ｒ２０３を介して電流を供給する。第１エミッタフォロワ段は、入力信号ＳＡおよびボトム検出出力ＳＰ’をそれぞれバッファーし、第１差動アンプ段に供給する。
【００６６】
第１差動アンプ段は、 NPN型トランジスタＱ２０３、Ｑ２０４、抵抗Ｒ２０１、Ｒ２０２を含む。電流源Ｉ２０２は、トランジスタＱ２０３、Ｑ２０４それぞれに電流を供給する。第１差動アンプ段は、入力信号ＳＡの電位とボトム検出出力ＳＰ’の電位との差を差動増幅する。増幅結果は、第２のエミッタフォロワ段から出力される。
【００６７】
第２エミッタフォロワ段は、 NPN型トランジスタＱ２０６、Ｑ２０７を含む。電流源Ｉ２０４、Ｉ２０５はそれぞれ、トランジスタＱ２０６、Ｑ２０７に電流を供給する。第２エミッタフォロワ段は、第１差動アンプ段による増幅結果をバッファーし、第２差動アンプ段に供給する。
【００６８】
第２差動アンプ段は、 NPN型トランジスタＱ２０８、Ｑ２１０、抵抗Ｒ２０４、Ｒ２０５を含む。電流源Ｉ２０６は、トランジスタＱ２０８、Ｑ２１０それぞれに電流を供給する。第２差動アンプ段は、第１差動アンプ段による増幅結果を、さらに差動増幅する。増幅結果は、第３のエミッタフォロワ段から出力される。
【００６９】
第３エミッタフォロワ段は、 NPN型トランジスタＱ２１２、Ｑ２１４を含む。第３エミッタフォロワ段は、第２差動アンプ段による増幅結果をバッファーし、レベルシフト段３４に供給する。
【００７０】
レベルシフト段３４は、 NPN型トランジスタＱ２１３、Ｑ２１５、Ｑ２１６、Ｑ２１７、Ｑ２１８、Ｑ２２０、抵抗Ｒ２０６、Ｒ２０７、Ｒ２０８、Ｒ２０９、Ｒ２１１、Ｒ２１２、電流源Ｉ２０９、Ｉ２１０、Ｉ２１１を含む。レベルシフト段３４は、コンパレータ２１の出力を、ボトム検出が可能なようにレベルシフトし、スイッチ２５に供給する。
【００７１】
スイッチ２５は、 NPN型トランジスタＱ２１９、Ｑ２２２を含む。トランジスタＱ２１９のベースは、トランジスタＱ２１７と電流源Ｉ２１０との接続ノードＮ３に接続され、トランジスタＱ２２２のベースは、トランジスタＱ２１６と電流源Ｉ２０９との接続ノードＮ４に接続されている。
【００７２】
スイッチ２５は、ノードＮ４の電位Ｖ２２２が、ノードＮ３の電位Ｖ２１９よりも低い（Ｖ２２２＜Ｖ２１９）とオフする。反対に電位Ｖ２２２が、電位Ｖ２１９よりも高い（Ｖ２２２＞Ｖ２１９）とオンする。
【００７３】
電流源２４は、 NPN型トランジスタＱ２２３、Ｑ２２５を含む。トランジスタＱ２２３のベースと、トランジスタＱ２２５のベースとは共通に接続され、カレントミラー回路を構成している。この一回路例において、カレントミラー回路の出力段は、トランジスタＱ２２３であり、トランジスタＱ２２３は、スイッチ回路２５のトランジスタＱ２１９、Ｑ２２２それぞれに電流を供給する。トランジスタＱ２２５は入力段であり、そのコレクタは、制動器２２に接続されている。制動器２２は、 PNP型トランジスタＱ２００、Ｑ２０１、抵抗Ｒ２００を含む。トランジスタＱ２０１のベースには入力信号ＳＡが供給され、トランジスタＱ２００のベースにはボトムホールド信号ＳＢ’が供給される。この一回路例において、トランジスタＱ２００のエミッタサイズは、トランジスタＱ２０１のエミッタサイズの４倍である。さらに電流源Ｉ２００は、トランジスタＱ２００のエミッタに接続されるとともに、トランジスタＱ２００のエミッタに対しては、抵抗Ｒ２００を介して接続される。トランジスタＱ２０１のコレクタは、電流源２４のトランジスタＱ２２５のコレクタ、およびＱ２２３、Ｑ２２５のベースに接続されている。
【００７４】
制動器２２は、そのトランジスタＱ２０１の出力電流を、カレントミラー回路で構成された電流源２４に入力する。これにより、入力信号ＳＡの電位とボトムホールド信号ＳＢ’の電位との電位差Δ（ＳＢ’−ＳＡ）が小さくなるにしたがって、電流源２４が流す電流を小さくすることができる。
【００７５】
さらにこの一回路例のように、トランジスタＱ２００とＱ２０１とのエミッタサイズ比、および抵抗Ｒ２００の値を最適に調節すれば、第２の実施形態と同様に、電流源２４に、より効率の良い制動をかけることができる。
【００７６】
ゲート回路２３は、 NPN型トランジスタＱ２０９、Ｑ２１１を含む。ゲート回路２３は、カレントスイッチ回路であり、トランジスタＱ２１１のコレクタは、第２差動アンプ段のトランジスタＱ２０８、Ｑ２１０のエミッタにそれぞれ接続され、そのエミッタは電流源Ｉ２０６に接続されている。トランジスタＱ２０９のコレクタは、第３エミッタフォロワ段のトランジスタＱ２１２のベースに接続され、そのエミッタは電流源Ｉ２０６に接続されている。
【００７７】
ゲート回路２３は、トランジスタＱ２０９のベースの電位Ｖ２０９が、トランジスタＱ２１１のベースの電位Ｖ２１１よりも高い（Ｖ２０９＞Ｖ２１１）と、第２差動アンプ段に電流を供給し、ボトム検出動作をイネーブルする。反対に電位Ｖ２０９が、電位Ｖ２１１よりも低ければ（Ｖ２０９＜Ｖ２１１）、第２差動アンプ段への電流の供給を停止し、ピーク検出動作をディセーブルする。これとともに、トランジスタＱ２１２のベース電位をＬレベルとする。これにより、電位Ｖ２２２がＬレベルとなり、スイッチ回路２５はオフする。
【００７８】
上記電位Ｖ２０９、Ｖ２１１は、電位発生源Ｖ２００により、相補的な電位として発生される。即ち、電位Ｖ２０９、Ｖ２１１は、ボトム検出動作を停止させる制御信号である。
【００７９】
トランジスタＱ２２１、Ｑ２２４と電流源Ｉ２１２は、ピーク検出出力の値をリセットするために配置され、リセット時に電流をホールドキャパシタ７に供給することで、ボトム検出出力ＳＰ’を上限値Ｖｒに固定する。上限値ＶｒはダイオードＤ２００と抵抗Ｒ２１０とを介して接続ノード１３に供給される。ダイオードＤ２００は、ホールドキャパシタ７の充電電圧が上限値Ｖｒを超えると、オンする。これにより、接続ノード１３の電位、即ち、ボトム検出出力ＳＰ’が、上限値Ｖｒに固定される。
【００８０】
なお、リセットは、相補的な電位Ｖ２２１、Ｖ２２４により制御される。電位Ｖ２２１、Ｖ２２４は、電位発生源Ｖ２０１により発生される、
このようなボトム検出回路によれば、入力信号ＳＡがボトムレベルに近づくにつれて、電流源２４が流すディスチャージ電流が小さくなる。これにより、ホールドキャパシタ７からのディスチャージを速やかに終了させることができ、ボトムホールド信号ＳＢ’が、入力信号ＳＡを下回る現象が生じ難くなる。よって、検出精度を向上させることができる。
【００８１】
また、ゲート回路２３に、ボトム検出動作を停止させる制御信号を入力することで、入力信号ＳＡを制御することなく、ボトム検出動作を停止させることができる。これにより、ボトム検出動作を停止させる際、入力信号ＳＡに切換ノイズが生ずることがなく、ボトム検出回路が切換ノイズを検出することもない。よって、検出精度を低下させずに、ボトム検出動作を終了させることができる。
【００８２】
前述では NPN型および PNP型トランジスタにて詳述したが、 MOS型トランジスタによっても容易に実現できる。
【００８３】
［第４の実施形態］
次に、この発明に係るピーク検出回路、およびボトム検出回路を用いたレーザ出力制御システムの一構成例を、第４の実施形態として説明する。
【００８４】
図５は、この発明の第４の実施形態に係るレーザ出力制御システムの一構成例を示すブロック図である。
【００８５】
図５に示すように、受光素子４０は、半導体レーザー４１が発光した光学的信号であるテストパルスTTP.を、電気的信号に変換する。変換された電気的信号はアンプ４２に入力され、ここで増幅される。増幅された電気的信号は、ピーク検出回路４３およびボトム検出回路４４それぞれに入力される。ピーク検出回路４３は、テストパルスTTP.のピークレベルを検出し、ボトム検出回路４４はそのボトムレベルを検出する。検出されたピークレベルおよびボトムレベル、さらにテストパルスTTP.のスルーＤＣレベルはそれぞれ、Ａ／Ｄコンバータ＆コントローラ４５を介してＭＣＵ４６に入力される。ＭＣＵ４６は、これらピークレベル、ボトムレベル、スルーＤＣレベルを参照して、半導体レーザー４１を駆動するための駆動電流値を演算する。この演算には、半導体レーザー４１の状態によって変動する項目、たとえば温度変化、経年変化が加味される。演算結果は、記録のための駆動電流値設定情報として、Ｄ／Ａコンバータ＆コントローラ４７を介してレーザードライバ４８に入力される。レーザードライバ４８は、入力された駆動電流値設定情報を参照して、半導体レーザー４１を駆動する。
【００８６】
この発明は、図５に示すようなレーザー出力制御システムにおいて、そのピーク検出回路４３、およびボトム検出回路４４それぞれに使用することができる。
【００８７】
【発明の効果】
この発明によれば、精度の高いピークまたはボトム検出を可能とするピークまたはボトム検出回路を持つ半導体集積回路装置を提供できる。
【００８８】
また、検出精度の低下を抑制しつつ、ピークまたはボトム検出動作を停止させることが可能なピークまたはボトム検出回路を持つ半導体集積回路装置を提供できる。
【図面の簡単な説明】
【図１】図１はこの発明の第１の実施形態に係るピーク検出回路の一構成例を示すブロック図。
【図２】図２はこの発明の第１の実施形態に係るピーク検出回路の一動作例を示す動作波形図。
【図３】図３はこの発明の第２の実施形態に係るピーク検出回路の一回路例を示す回路図。
【図４】図４はこの発明の第３の実施形態に係るボトム検出回路の一回路例を示す回路図。
【図５】図５はこの発明の第４の実施形態に係るレーザ出力制御システムの一構成例を示すブロック図。
【図６】図６は従来のピーク検出回路の構成を示すブロック図。
【図７】図７は従来のピーク検出回路の動作を示す動作波形図。
【符号の説明】
１…コンパレータ、
２…制動器、
３…ゲート回路、
４…電流源、
５…スイッチ、
６…バッファ、
７…ホールドキャパシタ、
１０…入力端子、
１１…制御端子、
１２…出力端子、
２１…コンパレータ、
２２…制動器、
２３…ゲート回路、
２４…電流源、
２５…スイッチ、
４０…受光素子、
４１…半導体レーザー、
４２…アンプ、
４３…ピーク検出回路、
４４…ボトム検出回路、
４５…Ａ／Ｄコンバータ＆コントローラ、
４６…ＭＣＵ、
４７…Ｄ／Ａコンバータ＆コントローラ、
４８…レーザードライバ。
【発明の属する技術分野】
この発明は、レーザ出力のピークレベルまたはボトムレベルを検出するピークまたはボトム検出回路に関し、特に書き込み可能な光ディスク（ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＡＭ）用光ヘッドのレーザ出力制御に使用されるピークまたはボトム検出回路に関する。
【０００２】
【従来の技術】
図６は従来のピーク検出回路の構成を示すブロック図、図７はその動作を示す動作波形図である。
【０００３】
図６に示すように、入力信号ＳＡは入力端子５０に供給され、ピークホールド信号ＳＢは出力端子５４から出力される。
【０００４】
オペアンプ５１は、入力信号ＳＡとピークホールド信号ＳＢとを比較し、入力信号ＳＡがピークホールド信号ＳＢより大きい間（ＳＡ＞ＳＢ）、その出力を“Ｈ”レベルとし、ダイオード５２をオンさせる。ダイオード５２は、ホールドキャパシタ５３にチャージ電流ＩCCを供給し、ホールドキャパシタ５３をチャージする。ピークホールド信号ＳＢは、ホールドキャパシタ５３がチャージされることで、図７に示すように上昇する。
【０００５】
また、入力信号ＳＡがピークホールド信号ＳＢ以下となると（ＳＡ≦ＳＢ）、オペアンプ５１は、その出力を“Ｌ”レベルとし、ダイオード５２をオフさせる。これにより、ピークホールド信号ＳＢは、図７に示すように、ホールド状態となる。
【０００６】
このような動作を何回か繰り返すことにより、ピークホールド信号ＳＢは、概ね入力信号ＳＡのピークレベルでホールドされる。
【０００７】
【発明が解決しようとする課題】
しかしながら、図６に示すピーク検出回路は、チャージ電流ＩCCがコントロールされていないため、ホールドキャパシタ５３へのチャージを速やかに終了させることが難しい。このため、図７に示すように、ピークホールド信号ＳＢが入力信号ＳＡのピークレベルを大幅に超えてしまうことがある。これは、検出誤差ERR.となり、ピーク検出の精度を大きく低下させる。
【０００８】
また、ピーク検出動作を途中で停止させ、ホールド状態とすることもある。図６に示す回路において、このような制御を実行するためには、入力信号ＳＡを、ピークホールド信号ＳＢ以下になるように切り換える必要がある。このような制御は、レーザ出力制御システム、あるいはピーク検出回路の複雑化を招き、コストアップにつながる。
【０００９】
さらに入力信号ＳＡを切り換えれば、切換ノイズが発生する。ピーク検出回路が、この切換ノイズを検出してしまうと、精度の高いピーク検出は、益々難しくなってしまう。
【００１０】
この発明は、上記事情に鑑みてなされたもので、その主要な目的は、高速で高精度のピークまたはボトム検出を可能とするピークまたはボトム検出回路を持つ半導体集積回路装置を提供することにある。
【００１１】
また、他の目的は、検出精度の低下を回避しつつ、ピークまたはボトム検出動作を停止させることが可能なピークまたはボトム検出回路を持つ半導体集積回路装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記主要な目的を達成するために、この発明に係る半導体集積回路装置では、キャパシタと、このキャパシタを充電または放電する電流源と、この電流源を前記キャパシタに接続するスイッチと、このスイッチと前記キャパシタとの接続ノードの電位と、入力信号の電位とを比較し、この比較結果に応じて前記スイッチを開閉させるコンパレータと、前記スイッチと前記キャパシタとの接続ノードの電位をバッファし、出力信号を出力するバッファと、前記出力信号の電位と前記入力信号の電位とを比較し、前記入力信号の電位と前記出力信号の電位との電位差が小さくなるのにしたがって、前記電流源が流す電流が小さくなるように前記電流源に制動をかける制動器とを含むピーク又はボトム検出回路を具備することを特徴としている。
【００１３】
上記構成を有する半導体集積回路装置であると、出力信号の電位と入力信号の電位とを比較し、入力信号の電位と出力信号の電位との電位差が小さくなるのにしたがって、電流源が流す電流が小さくなるように電流源に制動をかける制動器を具備する。このため、従来、コントロールされなかったキャパシタへのチャージ（ディスチャージ）電流を、出力信号と入力信号との差が小さくなるのにしたがって減らすことができる。
【００１４】
このように出力信号と入力信号との差が小さくなるにしたがってチャージ電流を減らせば、チャージ電流がコントロールされなかった従来に比べて、キャパシタへのチャージを、より確実なタイミングで速やかに終了させることができる。よって、出力信号が入力信号のピークレベルを超えるような現象は生じ難くなり、ピーク検出の精度が大幅に向上する。
【００１５】
また、上記他の目的を達成するために、この発明では、前記コンパレータの出力を制御し、前記コンパレータの比較結果に関わらずに、前記スイッチをオフさせる制御段を、さらに具備することを特徴としている。
【００１６】
この構成を有する半導体集積回路装置であると、スイッチを、コンパレータの出力を制御することでオフさせる。このため、入力信号を制御しなくても、ピークまたはボトム検出動作を停止させることができる。
【００１７】
このように入力信号を制御せずに、ピークまたはボトム検出を停止できるので、停止に際し、入力信号に切換ノイズが発生することはない。よって、検出精度の低下を回避しつつ、ピークまたはボトム検出動作を停止できる。
【００１８】
【発明の実施の形態】
以下、この発明の実施形態を、図面を参照しながら説明する。
【００１９】
［第１の実施形態］
図１は、この発明の第１の実施形態に係るピーク検出回路の一構成例を示すブロック図である。
【００２０】
図１に示すように、入力信号ＳＡは入力端子１０に入力され、ピークホールド信号ＳＢは出力端子１２から出力される。
【００２１】
コンパレータ１は、入力信号ＳＡの電位とピーク検出出力ＳＰの電位とを比較し、比較結果に応じてロジカルな信号ＳＤを出力する。コンパレータ１は、たとえば入力信号ＳＡの電位が、ピーク検出出力ＳＰの電位より大きい間（ＳＡ＞ＳＰ）、“Ｈ”レベルのロジカルな信号ＳＤを出力する。また、入力信号ＳＡの電位がピーク検出出力ＳＰの電位以下となると（ＳＡ≦ＳＰ）、“Ｌ”レベルのロジカルな信号ＳＤを出力する。ロジカルな信号ＳＤは、ゲート回路３に供給される。
【００２２】
ゲート回路３は、ロジカルな信号ＳＤと制御信号ＳＣとの論理をとる論理回路である。この第１の実施形態は、ピーク検出動作を、任意に停止できる。ピーク検出を停止させた時、ピークホールド信号ＳＢは、停止した状態におけるレベルをホールドする。ピーク検出の停止は、制御信号ＳＣに応じて行われる。制御信号ＳＣは、制御端子１１に入力される。
【００２３】
ゲート回路３の一例は、たとえばＡＮＤ（論理積）回路である。ＡＮＤ回路からなるゲート回路３は、制御信号ＳＣが“Ｈ”レベルの時、活性状態となる。この状態において、ゲート回路３は、ロジカルな信号ＳＤが“Ｈ”レベルならばその出力を“Ｈ”レベルとし、ロジカルな信号ＳＤが“Ｌ”レベルならばその出力を“Ｌ”レベルとする。
【００２４】
また、ＡＮＤ回路からなるゲート回路３は、制御信号ＳＣが“Ｌ”レベルの時、非活性状態となる。この状態においては、ゲート回路３は、ロジカルな信号ＳＤのレベルに関わらずに、その出力を“Ｌ”レベルとする。ゲート回路３の出力は、スイッチ５に供給される。
【００２５】
スイッチ５は、ゲート回路３の出力のレベルに応じてオン、またはオフする。たとえばゲート回路３の出力が“Ｈ”レベルの時、スイッチ５はオンする。スイッチ５がオンすると、電流源４がホールドキャパシタ７に接続される。
【００２６】
また、ゲート回路３の出力が“Ｌ”レベルの時、スイッチ５はオフする。スイッチ５がオフすると、電流源４がホールドキャパシタ７から分離される。
【００２７】
スイッチ５とホールドキャパシタ７との接続ノード１３は、バッファ６の入力に接続される。ピーク検出出力ＳＰは、この接続ノード１３から得られる。
【００２８】
バッファ６は、接続ノード１３の電位をバッファリングし、ピークホールド信号ＳＢとして出力する。バッファ６は、ピーク検出出力ＳＰの電位と、概ね同じ電位のピークホールド信号ＳＢを出力する。
【００２９】
制動器２は、入力信号ＳＡの電位とピークホールド信号ＳＢの電位とを比較し、比較結果に応じて、電流源４に制動をかける。たとえば制動器２は、入力信号ＳＡとピークホールド信号ＳＢとの電位差Δ（ＳＡ−ＳＢ）が小さくなるのにしたがって、電流源４が流す電流（チャージ電流ＩCC）を小さくしていく。
【００３０】
次に、その動作を説明する。
【００３１】
図２は、この発明の第１の実施形態に係るピーク検出回路の一動作例を示す動作波形図である。
【００３２】
図２に示すように、光ディスク用光ヘッドのレーザー出力制御では、記録開始前に、レーザ出力のピークレベル、およびボトムレベルの検出が行われる。この期間を検出期間という。検出期間においては、テストパルスが数回発光される。入力信号ＳＡは、このテストパルスに応じたパルス状の波形を示す。
【００３３】
検出期間において、ピーク検出回路は、入力信号ＳＡを、ピーク検出出力ＳＰと比較しながら、その出力、即ちピークホールド信号ＳＢを、入力信号ＳＡのピークレベルに近づけていく。このピーク検出動作中、制動器２は、電位差Δ（ＳＡ−ＳＢ）が小さくなるにつれ、チャージ電流ＩCCが小さくなるように、電流源４に制動をかける。
【００３４】
このため、図２に示すように、ピークホールド信号ＳＢの電位上昇率は、入力信号ＳＡの電位に近づくにつれて、即ち電位差Δ（ＳＡ−ＳＢ）が小さくなるにつれて、小さくなる。電位上昇率が小さくなることで、入力信号ＳＡがピークホールド信号ＳＢ以下となった時点で、ホールドキャパシタ７へのチャージを速やかに終了させることができる。よって、ピークホールド信号ＳＢが、入力信号ＳＡのピークレベルを超えてしまうような現象は抑制される。よって、検出誤差は、従来に比べて小さくなり、ピーク検出の精度を向上できる。
【００３５】
なお、検出期間が終了した後、光ディスクへの記録が開始される。この記録中、レーザ出力は、テストパルス光強度以外の値、たとえば光ディスクにピットを作るための記録パルス光強度等に変調され、入力信号ＳＡのレベルもまた、テストパルス光強度以外の値に変調される。
【００３６】
この記録中は、たとえば制御信号ＳＣを“Ｌ”レベルとし、ピーク検出動作は停止させておく。これにより、ピークホールド信号ＳＢを、入力信号ＳＡのレベルに関わらずに、検出した入力信号ＳＡのピークレベルにホールドさせておくことができる。
【００３７】
さらにこの発明では、制御信号ＳＣをゲート回路３に入力する。このゲート回路３は、制御信号ＳＣに応答してコンパレータ１の出力を制御し、コンパレータ１の比較結果に関わらずに、スイッチ５をオフさせる。このため、入力信号ＳＡを制御しなくても、ピーク検出動作を停止させることができる。この停止の際、入力信号ＳＡは制御されないので、入力信号ＳＡに切換ノイズが発生することはない。よって、ピーク検出精度を低下させずに、ピーク検出動作を停止することができる。
【００３８】
なお、第１の実施形態は、ピーク検出回路の例を説明したが、この発明は、レーザ出力のボトムレベルを検出するボトム検出回路にも適用することができる。この発明を、ボトム検出回路に適用する場合には、たとえば図１に示す電流源４の極性、およびコンパレータ１の極性を変更すればよい。
【００３９】
なお、ボトム検出回路の一回路例については、第３の実施形態にて説明する。
［第２の実施形態］
次に、ピーク検出回路の具体的な一回路例を、この発明の第２の実施形態として説明する。
【００４０】
図３は、この発明の第２の実施形態に係るピーク検出回路の一回路例を示す回路図である。
【００４１】
図３に示すように、一回路例に係るコンパレータ１は、これを構成するトランジスタを非飽和領域で動作させる、いわゆる非飽和タイプである。
【００４２】
非飽和タイプのコンパレータ１を用いる利点は、検出速度が極めて速いことである。図６に示したように、従来のピーク検出回路はオペアンプ５１を有する。従来、このオペアンプ５１を構成するトランジスタは、飽和領域で動作されていた。このようなオペアンプ５１では、トランジスタが飽和領域で動作されるために、ラッチアップを起こす可能性がある。もし、ラッチアップを起こせば、検出速度が遅くなってしまう。また、スルーレートの制限から高速な検出が難しく、それは検出遅延となり大きな検出誤差を引き起こす可能性がある。
【００４３】
これに対し、非飽和タイプのコンパレータ１は、トランジスタを非飽和領域で動作させる。このため、トランジスタを飽和領域で動作される従来回路に比べて、ラッチアップを起こさずさらに検出速度が極めて速くなる。
【００４４】
図３に示すように、この一回路例において、非飽和タイプのコンパレータ１は、第１〜第３エミッタフォロワ段と、第１、第２の差動アンプ段とにより構成される。
【００４５】
第１エミッタフォロワ段は、 NPN型トランジスタＱ１０２、Ｑ１０５を含む。電流源Ｉ１０２、Ｉ１０４はそれぞれ、トランジスタＱ１０２、Ｑ１０５に電流を供給する。第１エミッタフォロワ段は、入力信号ＳＡおよびピーク検出出力ＳＰをそれぞれバッファーし、第１差動アンプ段に供給する。
【００４６】
第１差動アンプ段は、 NPN型トランジスタＱ１０３、Ｑ１０４、抵抗Ｒ１０１、Ｒ１０２を含む。電流源Ｉ１０３は、トランジスタＱ１０３、Ｑ１０４それぞれに電流を供給する。第１差動アンプ段は、入力信号ＳＡの電位とピーク検出出力ＳＰの電位との差を差動増幅する。増幅結果は、第２のエミッタフォロワ段から出力される。
【００４７】
第２エミッタフォロワ段は、 NPN型トランジスタＱ１０６、Ｑ１０７を含む。電流源Ｉ１０５、Ｉ１０６はそれぞれ、トランジスタＱ１０６、Ｑ１０７に電流を供給する。第２エミッタフォロワ段は、第１差動アンプ段による増幅結果をバッファーし、第２差動アンプ段に供給する。
【００４８】
第２差動アンプ段は、 NPN型トランジスタＱ１０８、Ｑ１１１、抵抗Ｒ１０３、Ｒ１０４を含む。電流源Ｉ１０７は、トランジスタＱ１０８、Ｑ１１１それぞれに電流を供給する。第２差動アンプ段は、第１差動アンプ段による増幅結果を、さらに差動増幅する。増幅結果は、第３のエミッタフォロワ段に供給される。第３エミッタフォロワ段は、 NPN型トランジスタＱ１１２、Ｑ１１３を含む。電流源Ｉ１０８、Ｉ１０９はそれぞれ、トランジスタＱ１１２、Ｑ１１３に電流を供給する。第３エミッタフォロワ段は、第２差動アンプ段による増幅結果をバッファーし、スイッチ５に供給する。
【００４９】
スイッチ５は、 PNP型トランジスタＱ１１４、Ｑ１１７を含む。トランジスタＱ１１４のベースは、トランジスタＱ１１３と電流源Ｉ１０９との接続ノードＮ１に接続され、トランジスタＱ１１７のベースは、トランジスタＱ１１２と電流源Ｉ１０８との接続ノードＮ２に接続されている。
【００５０】
スイッチ５は、ノードＮ２の電位Ｖ１１７が、ノードＮ１の電位Ｖ１１４よりも高い（Ｖ１１７＞Ｖ１１４）とオフする。反対に電位Ｖ１１７が、電位Ｖ１１４よりも低い（Ｖ１１７＜Ｖ１１４）とオンする。これら電位Ｖ１１４、Ｖ１１７はともに相補的な電位をとる。即ち、電位Ｖ１１４、Ｖ１１７は、第１の実施形態で説明したロジカルな信号ＳＤに相当する。
【００５１】
電流源４は、 PNP型トランジスタＱ１１５、Ｑ１１６を含む。トランジスタＱ１１５のベースと、トランジスタＱ１１６のベースとは共通に接続され、カレントミラー回路を構成している。この一回路例において、カレントミラー回路の出力段は、トランジスタＱ１１５であり、トランジスタＱ１１５は、スイッチ回路５のトランジスタＱ１１４、Ｑ１１７それぞれに電流を供給する。トランジスタＱ１１６は入力段であり、そのコレクタは、制動器２に接続されている。
【００５２】
制動器２は、 NPN型トランジスタＱ１００、Ｑ１０１、抵抗Ｒ１０１を含む。トランジスタＱ１００のベースには入力信号ＳＡが供給され、トランジスタＱ１０１のベースにはピークホールド信号ＳＢが供給される。この一回路例において、トランジスタＱ１０１のエミッタサイズは、トランジスタＱ１００のエミッタサイズの８倍である。さらに電流源Ｉ１０１は、トランジスタＱ１０１のエミッタに接続されるとともに、トランジスタＱ１００のエミッタに対しては、抵抗Ｒ１００を介して接続される。トランジスタＱ１００のコレクタは、電流源４のトランジスタＱ１１６のコレクタ、およびＱ１１５、Ｑ１１６のベースに接続されている。
【００５３】
制動器２は、そのトランジスタＱ１００の出力電流を、カレントミラー回路で構成された電流源４に入力する。これにより、入力信号ＳＡの電位とピークホールド信号ＳＢの電位との電位差Δ（ＳＡ−ＳＢ）が小さくなるにしたがって、電流源４が流す電流ＩCCを、加速度的に小さくすることができる。
【００５４】
さらにこの一回路例のように、トランジスタＱ１０１とＱ１００とのエミッタサイズ比、電流源１０１の電流値、および抵抗Ｒ１００の値を最適に調節すれば、電流源４に、より効率の良い制動をかけることができる。
【００５５】
たとえば電位差Δ（ＳＡ−ＳＢ）が充分に大きければ、より多量の電流ＩCCを流し、ホールドキャパシタ７を、より高速にチャージし、電位差Δ（ＳＡ−ＳＢ）が充分に小さくなれば、より少量の電流を流すようにして、ピークレベルに、よりソフトにランディングさせる。このような、より効率の良い制動では、充電時間の短縮、即ちピーク検出速度の高速化を図りつつ、より小さい検出誤差を実現できる。
【００５６】
また、この一回路例には、ゲート回路３の一回路例が示されている。
【００５７】
図３に示すように、ゲート回路３は、 NPN型トランジスタＱ１０９、Ｑ１１０を含む。ゲート回路３は、カレントスイッチ回路であり、トランジスタＱ１０９のコレクタは、第２差動アンプ段のトランジスタＱ１０８、Ｑ１１１のエミッタにそれぞれ接続され、そのエミッタは電流源Ｉ１０７に接続されている。トランジスタＱ１１０のコレクタは、第３エミッタフォロワ段のトランジスタＱ１１３のベースに接続され、そのエミッタは電流源Ｉ１０７に接続されている。
【００５８】
ゲート回路３は、トランジスタＱ１０９のベースの電位Ｖ１０９が、トランジスタＱ１１０のベースの電位Ｖ１１０よりも高ければ（Ｖ１０９＞Ｖ１１０）、第２差動アンプ段に電流を供給し、ピーク検出動作をイネーブルする。反対に電位Ｖ１０９が、電位Ｖ１１０よりも低ければ（Ｖ１０９＜Ｖ１１０）、第２差動アンプ段への電流の供給を停止し、ピーク検出動作をディセーブルする。これとともに、トランジスタＱ１１３のベース電位をＬレベルとする。これにより、電位Ｖ１１４はＬレベルとなり、スイッチ回路５はオフする。
【００５９】
上記電位Ｖ１０９、Ｖ１１０は、電位発生源Ｖ１００により、相補的な電位として発生される。即ち、電位Ｖ１０９、Ｖ１１０は、第１の実施形態で説明した制御信号ＳＣに相当する。
【００６０】
このように、相補的な電位Ｖ１０９、Ｖ１１０に応答して、第２差動アンプ段への供給電流を停止させるとともに、第３エミッタフォロワ段の出力電圧を、スイッチ回路５をオフさせる出力電圧に設定することで、入力信号ＳＡを制御せずに、ピーク検出動作を停止させることができる。
【００６１】
［第３の実施形態］
次に、ボトム検出回路の具体的な一回路例を、この発明の第３の実施形態として説明する。
【００６２】
図４は、この発明の第３の実施形態に係るボトム検出回路の一回路例を示す回路図である。
【００６３】
図４に示すように、ボトム検出回路は、ピーク検出回路とほぼ同様のブロック構成で実現できる。ただし、ボトム検出を可能とするために、ピーク検出とは逆極性となるように回路が変更されるブロックがある。
【００６４】
図４に示すように、非飽和タイプのコンパレータ２１は、差動アンプ段、エミッタフォロワ段から構成される。
【００６５】
第１エミッタフォロワ段は、 NPN型トランジスタＱ２０２、Ｑ２０５、抵抗Ｒ２０３を含む。電流源Ｉ２０１は、トランジスタＱ２０２に電流を供給し、電流源Ｉ２０３は、トランジスタＱ２０５に抵抗Ｒ２０３を介して電流を供給する。第１エミッタフォロワ段は、入力信号ＳＡおよびボトム検出出力ＳＰ’をそれぞれバッファーし、第１差動アンプ段に供給する。
【００６６】
第１差動アンプ段は、 NPN型トランジスタＱ２０３、Ｑ２０４、抵抗Ｒ２０１、Ｒ２０２を含む。電流源Ｉ２０２は、トランジスタＱ２０３、Ｑ２０４それぞれに電流を供給する。第１差動アンプ段は、入力信号ＳＡの電位とボトム検出出力ＳＰ’の電位との差を差動増幅する。増幅結果は、第２のエミッタフォロワ段から出力される。
【００６７】
第２エミッタフォロワ段は、 NPN型トランジスタＱ２０６、Ｑ２０７を含む。電流源Ｉ２０４、Ｉ２０５はそれぞれ、トランジスタＱ２０６、Ｑ２０７に電流を供給する。第２エミッタフォロワ段は、第１差動アンプ段による増幅結果をバッファーし、第２差動アンプ段に供給する。
【００６８】
第２差動アンプ段は、 NPN型トランジスタＱ２０８、Ｑ２１０、抵抗Ｒ２０４、Ｒ２０５を含む。電流源Ｉ２０６は、トランジスタＱ２０８、Ｑ２１０それぞれに電流を供給する。第２差動アンプ段は、第１差動アンプ段による増幅結果を、さらに差動増幅する。増幅結果は、第３のエミッタフォロワ段から出力される。
【００６９】
第３エミッタフォロワ段は、 NPN型トランジスタＱ２１２、Ｑ２１４を含む。第３エミッタフォロワ段は、第２差動アンプ段による増幅結果をバッファーし、レベルシフト段３４に供給する。
【００７０】
レベルシフト段３４は、 NPN型トランジスタＱ２１３、Ｑ２１５、Ｑ２１６、Ｑ２１７、Ｑ２１８、Ｑ２２０、抵抗Ｒ２０６、Ｒ２０７、Ｒ２０８、Ｒ２０９、Ｒ２１１、Ｒ２１２、電流源Ｉ２０９、Ｉ２１０、Ｉ２１１を含む。レベルシフト段３４は、コンパレータ２１の出力を、ボトム検出が可能なようにレベルシフトし、スイッチ２５に供給する。
【００７１】
スイッチ２５は、 NPN型トランジスタＱ２１９、Ｑ２２２を含む。トランジスタＱ２１９のベースは、トランジスタＱ２１７と電流源Ｉ２１０との接続ノードＮ３に接続され、トランジスタＱ２２２のベースは、トランジスタＱ２１６と電流源Ｉ２０９との接続ノードＮ４に接続されている。
【００７２】
スイッチ２５は、ノードＮ４の電位Ｖ２２２が、ノードＮ３の電位Ｖ２１９よりも低い（Ｖ２２２＜Ｖ２１９）とオフする。反対に電位Ｖ２２２が、電位Ｖ２１９よりも高い（Ｖ２２２＞Ｖ２１９）とオンする。
【００７３】
電流源２４は、 NPN型トランジスタＱ２２３、Ｑ２２５を含む。トランジスタＱ２２３のベースと、トランジスタＱ２２５のベースとは共通に接続され、カレントミラー回路を構成している。この一回路例において、カレントミラー回路の出力段は、トランジスタＱ２２３であり、トランジスタＱ２２３は、スイッチ回路２５のトランジスタＱ２１９、Ｑ２２２それぞれに電流を供給する。トランジスタＱ２２５は入力段であり、そのコレクタは、制動器２２に接続されている。制動器２２は、 PNP型トランジスタＱ２００、Ｑ２０１、抵抗Ｒ２００を含む。トランジスタＱ２０１のベースには入力信号ＳＡが供給され、トランジスタＱ２００のベースにはボトムホールド信号ＳＢ’が供給される。この一回路例において、トランジスタＱ２００のエミッタサイズは、トランジスタＱ２０１のエミッタサイズの４倍である。さらに電流源Ｉ２００は、トランジスタＱ２００のエミッタに接続されるとともに、トランジスタＱ２００のエミッタに対しては、抵抗Ｒ２００を介して接続される。トランジスタＱ２０１のコレクタは、電流源２４のトランジスタＱ２２５のコレクタ、およびＱ２２３、Ｑ２２５のベースに接続されている。
【００７４】
制動器２２は、そのトランジスタＱ２０１の出力電流を、カレントミラー回路で構成された電流源２４に入力する。これにより、入力信号ＳＡの電位とボトムホールド信号ＳＢ’の電位との電位差Δ（ＳＢ’−ＳＡ）が小さくなるにしたがって、電流源２４が流す電流を小さくすることができる。
【００７５】
さらにこの一回路例のように、トランジスタＱ２００とＱ２０１とのエミッタサイズ比、および抵抗Ｒ２００の値を最適に調節すれば、第２の実施形態と同様に、電流源２４に、より効率の良い制動をかけることができる。
【００７６】
ゲート回路２３は、 NPN型トランジスタＱ２０９、Ｑ２１１を含む。ゲート回路２３は、カレントスイッチ回路であり、トランジスタＱ２１１のコレクタは、第２差動アンプ段のトランジスタＱ２０８、Ｑ２１０のエミッタにそれぞれ接続され、そのエミッタは電流源Ｉ２０６に接続されている。トランジスタＱ２０９のコレクタは、第３エミッタフォロワ段のトランジスタＱ２１２のベースに接続され、そのエミッタは電流源Ｉ２０６に接続されている。
【００７７】
ゲート回路２３は、トランジスタＱ２０９のベースの電位Ｖ２０９が、トランジスタＱ２１１のベースの電位Ｖ２１１よりも高い（Ｖ２０９＞Ｖ２１１）と、第２差動アンプ段に電流を供給し、ボトム検出動作をイネーブルする。反対に電位Ｖ２０９が、電位Ｖ２１１よりも低ければ（Ｖ２０９＜Ｖ２１１）、第２差動アンプ段への電流の供給を停止し、ピーク検出動作をディセーブルする。これとともに、トランジスタＱ２１２のベース電位をＬレベルとする。これにより、電位Ｖ２２２がＬレベルとなり、スイッチ回路２５はオフする。
【００７８】
上記電位Ｖ２０９、Ｖ２１１は、電位発生源Ｖ２００により、相補的な電位として発生される。即ち、電位Ｖ２０９、Ｖ２１１は、ボトム検出動作を停止させる制御信号である。
【００７９】
トランジスタＱ２２１、Ｑ２２４と電流源Ｉ２１２は、ピーク検出出力の値をリセットするために配置され、リセット時に電流をホールドキャパシタ７に供給することで、ボトム検出出力ＳＰ’を上限値Ｖｒに固定する。上限値ＶｒはダイオードＤ２００と抵抗Ｒ２１０とを介して接続ノード１３に供給される。ダイオードＤ２００は、ホールドキャパシタ７の充電電圧が上限値Ｖｒを超えると、オンする。これにより、接続ノード１３の電位、即ち、ボトム検出出力ＳＰ’が、上限値Ｖｒに固定される。
【００８０】
なお、リセットは、相補的な電位Ｖ２２１、Ｖ２２４により制御される。電位Ｖ２２１、Ｖ２２４は、電位発生源Ｖ２０１により発生される、
このようなボトム検出回路によれば、入力信号ＳＡがボトムレベルに近づくにつれて、電流源２４が流すディスチャージ電流が小さくなる。これにより、ホールドキャパシタ７からのディスチャージを速やかに終了させることができ、ボトムホールド信号ＳＢ’が、入力信号ＳＡを下回る現象が生じ難くなる。よって、検出精度を向上させることができる。
【００８１】
また、ゲート回路２３に、ボトム検出動作を停止させる制御信号を入力することで、入力信号ＳＡを制御することなく、ボトム検出動作を停止させることができる。これにより、ボトム検出動作を停止させる際、入力信号ＳＡに切換ノイズが生ずることがなく、ボトム検出回路が切換ノイズを検出することもない。よって、検出精度を低下させずに、ボトム検出動作を終了させることができる。
【００８２】
前述では NPN型および PNP型トランジスタにて詳述したが、 MOS型トランジスタによっても容易に実現できる。
【００８３】
［第４の実施形態］
次に、この発明に係るピーク検出回路、およびボトム検出回路を用いたレーザ出力制御システムの一構成例を、第４の実施形態として説明する。
【００８４】
図５は、この発明の第４の実施形態に係るレーザ出力制御システムの一構成例を示すブロック図である。
【００８５】
図５に示すように、受光素子４０は、半導体レーザー４１が発光した光学的信号であるテストパルスTTP.を、電気的信号に変換する。変換された電気的信号はアンプ４２に入力され、ここで増幅される。増幅された電気的信号は、ピーク検出回路４３およびボトム検出回路４４それぞれに入力される。ピーク検出回路４３は、テストパルスTTP.のピークレベルを検出し、ボトム検出回路４４はそのボトムレベルを検出する。検出されたピークレベルおよびボトムレベル、さらにテストパルスTTP.のスルーＤＣレベルはそれぞれ、Ａ／Ｄコンバータ＆コントローラ４５を介してＭＣＵ４６に入力される。ＭＣＵ４６は、これらピークレベル、ボトムレベル、スルーＤＣレベルを参照して、半導体レーザー４１を駆動するための駆動電流値を演算する。この演算には、半導体レーザー４１の状態によって変動する項目、たとえば温度変化、経年変化が加味される。演算結果は、記録のための駆動電流値設定情報として、Ｄ／Ａコンバータ＆コントローラ４７を介してレーザードライバ４８に入力される。レーザードライバ４８は、入力された駆動電流値設定情報を参照して、半導体レーザー４１を駆動する。
【００８６】
この発明は、図５に示すようなレーザー出力制御システムにおいて、そのピーク検出回路４３、およびボトム検出回路４４それぞれに使用することができる。
【００８７】
【発明の効果】
この発明によれば、精度の高いピークまたはボトム検出を可能とするピークまたはボトム検出回路を持つ半導体集積回路装置を提供できる。
【００８８】
また、検出精度の低下を抑制しつつ、ピークまたはボトム検出動作を停止させることが可能なピークまたはボトム検出回路を持つ半導体集積回路装置を提供できる。
【図面の簡単な説明】
【図１】図１はこの発明の第１の実施形態に係るピーク検出回路の一構成例を示すブロック図。
【図２】図２はこの発明の第１の実施形態に係るピーク検出回路の一動作例を示す動作波形図。
【図３】図３はこの発明の第２の実施形態に係るピーク検出回路の一回路例を示す回路図。
【図４】図４はこの発明の第３の実施形態に係るボトム検出回路の一回路例を示す回路図。
【図５】図５はこの発明の第４の実施形態に係るレーザ出力制御システムの一構成例を示すブロック図。
【図６】図６は従来のピーク検出回路の構成を示すブロック図。
【図７】図７は従来のピーク検出回路の動作を示す動作波形図。
【符号の説明】
１…コンパレータ、
２…制動器、
３…ゲート回路、
４…電流源、
５…スイッチ、
６…バッファ、
７…ホールドキャパシタ、
１０…入力端子、
１１…制御端子、
１２…出力端子、
２１…コンパレータ、
２２…制動器、
２３…ゲート回路、
２４…電流源、
２５…スイッチ、
４０…受光素子、
４１…半導体レーザー、
４２…アンプ、
４３…ピーク検出回路、
４４…ボトム検出回路、
４５…Ａ／Ｄコンバータ＆コントローラ、
４６…ＭＣＵ、
４７…Ｄ／Ａコンバータ＆コントローラ、
４８…レーザードライバ。
Claims (7)
- キャパシタと、
前記キャパシタを充電、または放電する電流源と、
前記電流源を前記キャパシタに接続するスイッチと、
前記スイッチと前記キャパシタとの接続ノードの電位と、入力信号の電位とを比較し、この比較結果に応じて前記スイッチを開閉させるコンパレータと、
前記スイッチと前記キャパシタとの接続ノードの電位をバッファし、出力信号を出力するバッファと、
前記出力信号の電位と前記入力信号の電位とを比較し、前記入力信号の電位と前記出力信号の電位との電位差が小さくなるのにしたがって、前記電流源が流す電流が小さくなるように前記電流源に制動をかける制動器と
を含むピーク又はボトム検出回路を具備することを特徴とする半導体集積回路装置。 - 前記コンパレータの出力を制御し、前記コンパレータの比較結果に関わらずに、前記スイッチを制御信号に応答してオフさせる制御段を、さらに具備することを特徴とする請求項１に記載の半導体集積回路装置。
- 前記コンパレータは、
前記スイッチと前記キャパシタとの接続ノードの電位と前記入力信号の電位とを比較し、これらの電位差を電流に変換する差動増幅段と、
前記差動増幅段の変換結果を、バッファするバッファ手段と
を含み、
前記制御段は、
前記制御信号に応答して、前記差動増幅段への供給電流を遮断する手段と、
前記制御信号に応答して、前記バッファ手段が出力する電圧を、前記スイッチをオフさせる電圧に設定する手段と
を含むことを特徴とする請求項２に記載の半導体集積回路装置。 - 前記制御信号は、ピーク検出動作、またはボトム検出動作を停止させ、停止した状態におけるレベルをホールドさせる信号であることを特徴とする請求項２及び請求項３いずれか一項に記載の半導体集積回路装置。
- 前記制動器は、
前記出力信号をベースに受け、この出力信号の電位に応じたコレクタ電流を流す第１のトランジスタと、
前記入力信号をベースに受け、この入力信号の電位に応じたコレクタ電流を流し、前記電流源に制動をかける第２のトランジスタとを含み、
前記第２のトランジスタのエミッタは、前記第１のトランジスタのエミッタに抵抗を介して接続されるとともに、前記第１のトランジスタのエミッタサイズよりも小さいことを特徴とする請求項１乃至請求項４いずれか一項に記載の半導体集積回路装置。 - 前記電流源はカレントミラー回路で構成され、
前記カレントミラー回路の入力段に、前記第２のトランジスタのコレクタが接続され、
前記カレントミラー回路の出力段に、前記スイッチが接続されることを特徴とする請求項５に記載の半導体集積回路装置。 - 前記出力信号は、ピークホールド信号、またはボトムホールド信号のいずれかであることを特徴とする請求項１乃至請求項６いずれか一項に記載の半導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30753498A JP3684090B2 (ja) | 1998-10-28 | 1998-10-28 | 半導体集積回路装置 |
| US09/404,198 US6177814B1 (en) | 1998-10-28 | 1999-09-23 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30753498A JP3684090B2 (ja) | 1998-10-28 | 1998-10-28 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000131352A JP2000131352A (ja) | 2000-05-12 |
| JP3684090B2 true JP3684090B2 (ja) | 2005-08-17 |
Family
ID=17970259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30753498A Expired - Fee Related JP3684090B2 (ja) | 1998-10-28 | 1998-10-28 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6177814B1 (ja) |
| JP (1) | JP3684090B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429696B1 (en) * | 2000-02-08 | 2002-08-06 | Cheng-Yung Kao | Peak hold and calibration circuit |
| TW580787B (en) * | 2003-03-14 | 2004-03-21 | Novatek Microelectronics Corp | Slew rate enhancement device and slew rate enhancement method |
| DE10337271B4 (de) * | 2003-08-13 | 2007-12-06 | Minebea Co., Ltd. | Spitzenwertgleichrichterschaltung |
| GB2405496B (en) * | 2003-08-27 | 2007-02-07 | Agilent Technologies Inc | A method and a system for evaluating aging of components, and computer program product therefor |
| KR100997156B1 (ko) * | 2004-11-02 | 2010-11-30 | 삼성전자주식회사 | 광 버스트 스위칭 네트워크에서 서지 성분 제거 방법 및장치 |
| US7518414B2 (en) * | 2004-12-13 | 2009-04-14 | Allegro Microsystems, Inc. | Track-and-hold peak detector circuit |
| TW200828224A (en) * | 2006-12-29 | 2008-07-01 | Innolux Display Corp | Liquid crystal display |
| JP5115282B2 (ja) * | 2008-04-01 | 2013-01-09 | 三菱電機株式会社 | ピークホールド回路 |
| JP5545751B2 (ja) * | 2010-11-25 | 2014-07-09 | 三菱電機株式会社 | ピークホールド回路及びボトムホールド回路 |
| DE102012000557A1 (de) * | 2012-01-16 | 2013-07-18 | Micronas Gmbh | Überwachungseinrichtung und Verfahren zur Überwachung eines Leitungsabschnittes mit einer Überwachungseinrichtung |
| JP7059647B2 (ja) * | 2018-01-24 | 2022-04-26 | 株式会社ソシオネクスト | ピーク・ボトム検出回路、ａ／ｄコンバータ及び集積回路 |
| US11088666B2 (en) * | 2018-10-11 | 2021-08-10 | Microchip Technology Incorporated | Operational amplifier with controllable output modes |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3440024A1 (de) * | 1984-11-02 | 1986-05-07 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Schaltungsanordnung fuer die vertikalablenkung von elektronenstrahlen in fernsehbildroehren |
| JPH0754335B2 (ja) * | 1989-01-31 | 1995-06-07 | 富士通株式会社 | ピーク値検出回路 |
| JP3224844B2 (ja) | 1991-09-09 | 2001-11-05 | 株式会社東芝 | 光ディスク装置 |
| JPH06103591A (ja) | 1992-09-21 | 1994-04-15 | Ricoh Co Ltd | 光ディスク装置用信号検出回路 |
| US5394020A (en) * | 1992-12-30 | 1995-02-28 | Zenith Electronics Corporation | Vertical ramp automatic amplitude control |
| US5428307A (en) * | 1993-10-20 | 1995-06-27 | Silicon Systems, Inc. | Closed-loop peak detector topology |
-
1998
- 1998-10-28 JP JP30753498A patent/JP3684090B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-23 US US09/404,198 patent/US6177814B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000131352A (ja) | 2000-05-12 |
| US6177814B1 (en) | 2001-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3684090B2 (ja) | 半導体集積回路装置 | |
| EP0289309B1 (en) | An apparatus for reading an optical disk | |
| US4745609A (en) | Stabilized laser device | |
| US4718068A (en) | Stabilized laser device of optical information recording/reproduction apparatus | |
| JPH087320A (ja) | 光ディスク記録用ビームパワーコントロール装置 | |
| JP3181250B2 (ja) | 光電センサ及びカラーセンサ | |
| JPH05290399A (ja) | 半導体レーザ制御装置 | |
| JPH11144287A (ja) | 光ディスク記録装置 | |
| JPH03266228A (ja) | 半導体レーザの制御回路 | |
| JP2533800Y2 (ja) | 光ディスク記録再生装置のａｐｃ回路 | |
| JPS6132232A (ja) | 変調レ−ザ光の制御回路 | |
| JP3240462B2 (ja) | 光ディスク装置の光ピックアップサーボ装置 | |
| JPS62273863A (ja) | 発光素子アレイの出力制御装置 | |
| KR100510544B1 (ko) | 광 구동기에 있어서 레이저 다이오드 파워 제어 장치 | |
| JPH03203821A (ja) | レーザのパワー制御装置 | |
| JP2550062Y2 (ja) | 光学式記録装置 | |
| JPH1126850A (ja) | レーザダイオード駆動装置 | |
| JP2004007791A (ja) | 光強度変調装置、これを用いたシステム及び装置と光強度変調方法 | |
| JPS5922240A (ja) | デイジタル情報記録装置 | |
| JP4626102B2 (ja) | 光ディスク記録装置 | |
| JPH0410222A (ja) | 光記憶再生装置 | |
| JP2006004564A (ja) | レーザーパワー検出方式 | |
| JPS6090423A (ja) | 位相比較器 | |
| JPH0451580A (ja) | 半導体レーザ制御回路 | |
| JPH04345930A (ja) | 光ディスク記憶装置のレーザ発光量制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050527 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |