JPS6090423A

JPS6090423A - 位相比較器

Info

Publication number: JPS6090423A
Application number: JP58198690A
Authority: JP
Inventors: Takeshi Ito; 武伊藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-10-24
Filing date: 1983-10-24
Publication date: 1985-05-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、例えばＣＤ（コンパクトディスク）方式の
ディスクレコード再生装置のトラッキングエラー信号生
成回路等に用いられる位相比較器に係り、特にこの位相
比較器をバイポーラ集積回路化し得るように改良したも
のに関する。

〔発明の技術的背景とその問題点〕

周知のように、例えばＣＤ方式のディスクを再生するデ
ィスクレコード再生装置にあっては、ディスクに記録さ
れたデジタル化データを誤りなく明確に読み出すために
、光学式ピックアップの半導体レーザから放射される光
ビームを集光する対物レンズに対して、上記光ビームの
焦点（スポット）が上記デジタル化データに対応してい
るビット列からディスクの半径方向にずれることなく、
正確にビット列上をトレースするようにトラッキングサ
ーボが施されている。

すなわち、このトラッキングサーぎは、上記光学式ピッ
クアップに内蔵される光電変換素子で、前記ディスクで
ビットの有無により変化を受けた光ビームを受光するこ
とによって得られる電気的信号から、前記スポットのビ
ット列に対する正逆方向のいずれに対応したトラッキン
グエラー信号を生成する。そして、このトラッキングエ
ラー係号を増幅した後対物レンズをトラッキング方向（
ディスクの半径方向）に駆動するだめのトラ、キングア
クチュエータコイルに供給して、対物レンズを常にスポ
ットがピット列上に位置するように心動制御するもので
ある。

ここで、上記トラッキングエラー信号生成手段について
説明する。第１図は、従来のトラッキングエラー信号生
成回路を示すものｔある。

すなわち、図中符号１１は上記光学式　ックアッゾに内
蔵されるフォトディテクタ（光電変換素子）である。こ
のフォトディテクタ１１は４分割式のもので、例えばフ
ォトダイオードにより４つの受光領域ＰＤ＆〜ＰＤｄが
形成されており、前記ディスクでビットの有無により変
化を受けた光ビーム（反射光）がその中心部に照射され
るようになされている。そして、このフォトディテクタ
１１の４つの受光領域ＰＤ、　−ＰＤｄは、上記反射光
を受光することによって、それぞれ上記ビットの有無に
対応した周波数信号Ｐａ〜Ｐｄを各別に独力して出力す
るものである。但し、この周波数信号Ｐａ−Ｐｄの各出
力レベルは、それぞれ受光領域ＰＤａ−ＰＤｄの各受光
量に応じて変化するものである。

このようにして得られた各周波数信号Ｐａ〜Ｐｄは、マ
トリクス回路１２を構成する加算器１２１．１２２にそ
れぞれ選択的に供給される。

つまり、このマトリクス回路１２は、Ｐａ＋Ｐ（、（＝ＴＪ　）　ｐ　Ｐｂ＋Ｐｄ（＝ＴＳ２
　）なる２つの周波数信号を生成するもので、この２つ
の信号ＴＳ１　、　’ｒｓ２は、それぞれ力、シリング
コンデンサＣ１＋Ｃ２を介してピックアップ制御用集積
回路１３の端子１３１，１３２に供給される。

ここで、上記ピックアップ制御用集積回路１３は、前記
トラッキングサーブの他にフォーカスサーブやフォーカ
スザーチを施すだめの中枢となる集積回路であり、この
ビックア、ゾ制御用集積回路１３内には上記信号’ｒｓ
、　、　ＴＳ２からトラ、キングエラー信号を生成する
位相比較器が構成されている。つまり、この位相比較器
は、位相差検出回路１４、秋分回路１５及び増幅回路１
６からなるもので、上記ピックアップ制御用集積回路１
３の９１１６子１３１，１３２に供給された周波数信号
ＴＳ１ｔ　ＴＳ２が、それぞれ上記位相差検出回路１４
に供給されるようになされている。この位相差検出回路
１４は、上記２つの周波数信号ＴＳ、　、　’ｒｓ、を
パルス波形に波形整形した後その時間差（位相差）を検
出するもので、上記信号ＴＳ、が信号ＴＳ２に対して進
んでいる場合には、出力端Ｕからその位相差分だけＨ（
ハイ）レベルとなるパルス信号Ｕが出力され、逆に信号
ＴＳ２が信号ＴＳ、に対して進んでいる場合には、出力
端ｄからその位相差分だけＨレベルとなるパルス（ｉ号
りが出力されるようになされている。尚、上記パルス信
号Ｕ、Ｄは、Ｈレベルで基準電圧ＶＣＣレベルで、また
Ｌ（ロー）レベルで０〔ｖ〕レベルとなるように設定さ
れており、位相差が検出されないとき共にＬレベルとな
るものである。

このように位相差検出回路１４で得られたパルス信号Ｕ
、Ｄ（位相差検出信号）は、それぞれ上記積分回路１５
に供給される。この精分回路１５は、イアＡ−ＪＩＮＶ
、１抵抗Ｒ１＋Ｒ２及びピックアップ制御用集積回路１
３の端子１３３を介して外部接続されるコンデンサＣ３
からなるもので、上記パルス信号Ｕを抵抗Ｒ１を介して
コンデンサＣ３に供給するようにし、また上記ノクルス
信号りをインバータＩＮＶ１によづて反転パルス信号り
に変換した後、抵抗Ｒ２を介して上記コンデンサＣ３に
供給するようになされている。つまり、この積分回路１
５の出力電圧ｖ１５は、パルス信号Ｕ、Ｄに対応して１
／！ｖｃｃレベルを基準にレベル変化するようになるも
ので、上記増幅回路１６に供給されるようになされてい
る。

この増幅回路１６は、演算増幅器ＯＰ１、抵抗Ｒ３ＦＲ
４及びピックアップ制御用集積回路１３の端子１３４，
１３５を介して外部接続される可変抵抗ＶＲ，からなる
もので、上記演算増幅器ＯＰの非反転入力端（ト）には
上記積分回路１５の出力電圧Ｖ１５が供給され、反転入
力端←）には抵抗Ｒ３＋Ｒ４によって設定されるＡｖＣ
ｃ電圧が供給されるようになされている。つまり、この
増幅回路１６は、上記積分回路１５の出力電圧Ｖ１５を
１１２ｖｃｃだけレベルシフトして、Ｏ［Ｖ、ルベルを
基準にレベル変化させて出力するようにしたもので、こ
こにトラッキングエラー信号ＴＥが生成されるものであ
る。このトラッキングエラー信号ＴＥは、その出力レベ
ルを上記可変抵抗Ｖａｌによって調覧可能であり、ピッ
クアップ制御用集積回路１３の端子１３６を介して図示
しないトラッキングアクチュエータコイル駆動回路に供
給され、前述したトラッキングサーボに供されるもので
ある。

ところで、上記のようなピックアップ制御用集積回路に
おり゛る位相比１１１（；　Ｐ＋÷は、従来よりＣ−Ｍ
Ｏ扮回路で構成されているが、さらに小型化、性能向上
を図るために、集積密度が高く高速度動作が可能なバイ
ポーラ集積回路で構成することが強く望まれている。し
かしながら、第１図に示したような従来の位相比較器の
回路構成は、以下のような問題からバイポーラ集積回路
に適していない。

すたわち、第１図に示した位相比較器において、周波数
信号ＴＳ１　ｒ　ＴＳ２の位相差がない場合を考えると
、位相差検出回路１４から出力されるパルス信号ｔＴ、
Ｄは共にＬレベルであり、また積分回路１５のインバー
タＩＮＶから出力される反転パルス４ｉ号りはＨレベル
（＝Ｖ−５）となっている。このだめ、上記トラッキン
グエラー信にＦｉＴ　Ｅの出力レベル”ＴＥは、演算増
幅器ＯＰＩの入力オフセット電圧をｅ。Ｓとすると、・
・・・・・（１）となり、さらにＲ，＝Ｒ，二Ｒ３：ｒｔ４　とすると、
ｖｔｒ；＝ｖｏ　’ｃｃ＋ｅＯＢ　・・・−（２）と表
わすことができる。この（２）式から明らかなよ蟲に、
この位相比較器は、ｖ百＝ｖｃｃ及びＲ，＝Ｒ２＝Ｒ３
＝Ｒ４の２つの条件を満足させなければ、トラッキング
エラー信号ＴＥにオフセット電圧が発生してしまうこと
になる。この２つの条件は、上記位相比較器を従来のよ
うにＣ−ＭＯ８回路で構成すれば容易に略満足させるこ
とができるが、バイポーラ集積回路で構成するには構造
が複雑になって非常に製造が困難である。

したがって、上記位相比較器は、結局積分回路１５をＣ
−ＭＯＳレベルで動作させなければならない。

また、上記位相比較器の位相差検出回路１４は、パイ列
？−ラ集債回路化した場合には当然動作速度の速いＥＣ
Ｌ　（エミッタ・カップルド・ロジ、り）回路で構成す
るようになるが、上述したように積分回路１５がＣ−Ｍ
ＯＳレベルで動作するので、位相差検出回路ノ４をＥＣ
Ｌ回路で構成した場合には位相差検出回路１４の出力段
にＥＣＬ　Ｌ／　ベルカラＣ−ＭＯＳレベルに変換ｆる
バッファ回路が必要になる。このため、上記位相比較器
は、位相差検出回路１４の素子数が増大してしまい、ま
た遅延時開も長くなってしまう。

したがって、従来の位相比較器は、その回路構成がバイ
ポーラ集積回路に適さないので、ピ。

クアップ制御用集積回路の小型化及び性能向上に供し得
ないものであった。

〔発明の目的〕

この発明は、上記のような事情を考慮してなされたもの
で、　ＥＣＬ回路で構成した位相差検出回路に対して積
分回路をＥＣＬレベルで確実に動作し得るようにして、
容易にバイポーラ集積回路で構成することのできる、極
めて良好な位相比較器を提供することを目的とする。

〔発明の概要〕

すなわち、この発明による位相比較器は、第１及び第２
の周波数信号の進み遅れに対応して第１及び第２の７４
′ルス信号を出力する位相差検出回路と、第１及び第２
の定電流供給回路及び前記位相差検出回路から出力され
る第１及び第２のパルス信号に対応して前記第１及び第
２の定電流供給回路の出力を選択的に導出するスイッチ
ング手段及びこのスイッチング手段で小出された電流に
よって充放電される充放電回路よりなる按分回路とを具
備して力ることを特徴とするものである。

〔発明の実施例〕

以下、第２図乃至第３図を参照してこの発明の一実施例
を詳細に説明する。但し、第２図において第１図と同一
部分には同一符号を付して示し、ここでは異なる部分に
ついてのみ説明するＯ第２図は、この発明に係る位相比較器を前記ＣＤ方式の
ディスクレコード再生装置のトラッキングエラー信号生
成回路に１１゛４用した基本回路を示すものである。す
なわち、図中符号１７はピックアップ制御用集積回路で
、このピックアップ制御用集積回路１７の内部にはバイ
ポーラ集積回路でなる位相比較器が構成されている。

この位相比較器は、位相差検出回路１８、積分回路１９
及び増幅回路２０でなるもので、上記位相差検出回路１
８にはピックアップ制御用集積回路１７の端子１７１，
１７２を介して前記周波数信号ＴＳ１．　ＴＳ２が供給
されるように々されている。

この位相差検出回路１８はＥＣＬ回路で構成され、従来
のものと同様に上記周波数信号’ｒｓｌ。

ＴＳ２の位相差（時間差）に応じて出力端ｕ、ｄからパ
ルス信号Ｕ、Ｄを出力するものであるが、その出力レベ
ルはＥＣＬレベルとなっている。そして、このパルス信
号Ｕ、Ｄは共に上記積分回路１９に供給されるようにな
されている。

子回路ｓｌ　、Ｓ２、第１及び第２の定電流源１１１１
２％抵抗Ｒ５及びピックアップ制御用集積回路１７の端
子１７３を介して外部接続されるコンデンサＣ４でなる
ものである。すなわち、この積分回ド「１８は、上記ノ
ヤルス信号Ｕ。

Ｄによって上記第１及び第２のスイッチ回路Ｓｌ　、Ｓ
２がオン・オフ制御されるようになされており、第１の
スイッチ回路Ｓ！がオン状態でＶ、。電源に接続されて
いる第１の定電流源Ｉｌが抵抗Ｒ５及びコンデンサＣ４
に接続され、また第２のスイッチ回路Ｓ２がオン状態で
ＶＥＲ（−Ｖｃｃ）電源に接続されている第２の定電流
源Ｉ２が上記抵抗Ｒ６及びコンデンサＣ４に接続される
ようにしだものである。そして、上記コンデンサＣ４の
充放電電圧力、；積分回路１９の出力電圧Ｖ１９として
上記増幅器ｖ１１２θへ供給されるようになされている
。

この増幅回路２０は、演算増幅器ＯＰ２及び抵抗Ｒ６か
らなるもので、演算増幅器ＯＰ２の非反転入力ｊ’：１
４（ト）には上記積分回路１９の出力電圧Ｖ１９が供給
され、また反転入力端（→にはその出力がオフセット補
償用抵抗Ｒ６を介して供給されるようになされている。

つまり、この増幅回路２０は、演算増幅器ＯＰ２の入力
オフセット電圧を補償して上記積分回路１９の出力信号
を増幅し、これをトラッキングエラー信号ＴＥとして、
ピックアップ制御用集積回路１７の端子１７４を介して
前記トラッキングアクチュエータコイル駆狸」回路に出
力するものである。尚、上記ピックアップ制御用集積回
路１７の端子１７３には、上記積分回路１９の出力レベ
ルヲ調整する可変抵抗ＶＲ２が接続されている。

」二記のような構成において、以下その動作について説
明する。

まず、前記周波数信号’ｒｓｌ、　’ｒｓ２に位相差が
ない場合は、位相差検出回路１８がら出力されるｉｅル
ス信号Ｕ、Ｄは共にＬレベルであり、上記積分回路１９
の第１及び第２のスイッチ回路Ｓ１＊Ｓ２は共にオフ状
態である。このため、抵抗Ｒ５には電流が流れずコンデ
ンサＣヰの充放電電圧はＯＣｖ〕レベルであり、結局増
幅回路２０から出力されるトラッキングエラー信号ＴＥ
は０〔ｖ〕レベルとなる。

次に、上記周波数信号ＴＳ、が周波数４＜号Ｔｓ２に対
して進んでいる場合、上記位相差検出回路１８は、その
位相差分だけパルス信号ＵをＨレベルにして積分回路１
９の第１のスイッチ回路Ｓ１をオン状態に設定する。こ
のため、上記積分回路１９は、第１の定電流源１１によ
りＶＣＣ電源から抵抗Ｒ５へ電流１１を供給して抵抗Ｒ
５に正極性の電圧を発生させ、上記コンデンサＣ４で抵
抗Ｒ５に発生した電圧を積分する。

つまり、この場合の積分回路１９の出力電圧Ｖ１９は、
上記抵抗Ｒ５及びコンデンサＣ４による時定数τで０〔
ｖ〕レベルから正極性方向にレベル上昇するようになる
。そして、上記ｉ４ルス信号ＵがＬレベルとなって第１
のスイッチ回路Ｓ１がオフ状態になると、コンデンサＣ
４の充電電圧が抵抗Ｒ５を介して放電するので、上記積
分回路１９の出力電圧Ｖ１９は上記時定数τで０〔ｖ〕
レベルまでレベル降下する。この積分回路１９の出力電
圧Ｖ１９は、増幅回路２０によってそのまま増幅される
ので、この場合のトラッキングエラー信号ＴＥは正極性
となる。

また、上記周波数信号ＴＳ２が周波数信号ＴＳ。

に対して進んでいる場合、上記位相差検出回路１８は、
パルス信号りをその位相差分だけＨレベルにして積分回
路１９の第２のスイッチ回路Ｓ２をオン状態に設定する
。このため、上記積分回路１９は、第２の定電流源■２
により抵抗Ｒ５からｖ０電源へ電流１２を流して抵抗Ｒ
３に負極性の電圧を発生させ、上記コンデンサＣ４で抵
抗Ｒ５に発生した電圧を積分する。そして、上記パルス
信号りがＬレベルとなって第２のスイッチ回路Ｓ２がオ
フ状態になると、上記コンデンサＣ４は、その充電電圧
を抵抗Ｒ５を介して放電する。つまり、この場合の積分
回路１９の出力電圧Ｖ１９は、上記パルス信号りがＨレ
ベルのと姓上記時定数τで０〔ｖ〕レベルから負極性方
向にレベル上昇し、パルス信号ＤカＬ　しｄ　ｋ　１７
）　トキＯＣＶ）レベルまでレベル下降する。この積分
回路１９の出力電圧Ｖ１９は、増幅回路２０によってそ
のまま増幅されるので、この場合のトラッキングエラー
信号ＴＥは負極性となる。

すなわち、上記位相比較器は、位相差検出回路１８から
出力されるＥＣＬレベルの・ぐルス信号Ｕ、Ｄを第１及
び第２のスイッチ回路Ｓｌ　。

Ｓ、のスイッチング制御信号とすることによって、積分
回路１９を電流制御形に構成することができるものであ
る。これによって上記積分回路１　ｔｉ　ハ、ＥＣＬレ
ベルで動作するパイ号？−ラ集積回ｉ！ｉ’ｔでｉｉ＆
成しイ！Ｉるようになる。また、この位相比較器は、ビ
゛ックアッゾ制御用集積回路１７の端子１７３を可変抵
抗ｖＲ２を介してアースに導びくようにすれば、この可
変抵抗ＶＲ２によって上記トラッキングエラ−４Ｊ号Ｔ
Ｅの出力レベル（トラッキングエラー検出感度）を調整
し得るようになるものである。

ここで、第３図に上記実施例における位相比較器、特に
積分回ｈａｔ　１９をバイポーラ集積回路化したときの
具体的な回路例を示し、その構成及び動作についで説明
する。

すなわち、この積分回路１９は、ピックアップ制御用隼
積回路１７の唱子１７５〜１７７を介してｖｃｃ電源、
ｖ０電源、アースにそれぞれ接続されており、また端子
１７３，１７７間に上記コンデンサＣ４及び可変抵抗ｖ
Ｒ２が接続されている。そして、上記ＥＣＬ回路構成の
位相差検出回路１８から出力されるパルス信号Ｕ、Ｄが
ＰＮＰ形スイッチングトランジスタＱ１＝Ｑ３の各ペー
スに供給され、インバータＩＮＶ！。

ＩＮＶ、から出力される反転パルス信号Ｕ、ＤがＰＮＰ
形スイッチングトランジスタＱＺＩＱ４の各ペースに供
給されるようになされている。これらＰＮＰ形スイッチ
ングトランジスタＱｌ〜Ｑ４は、上記第１及び第２のス
イッチ回路Ｓ１　。

Ｓ２を構成するもので、上記パルス信号Ｕ、Ｄ及び反転
パルス信号Ｕ、ＤがＥＣＬレベルであることからＨレベ
ル（＝　３．６　［：Ｖ：］　）でオフ状態、Ｌレベル
（＝　３．３　［Ｖ］　）でオン状態に設定されるもの
である。

そして、上記スイッチングトランジスタＱ２は、オン状
態で抵抗Ｒ７により設定される電流１１を抵抗Ｒ６に供
給して正極性電圧を発生させる。また、上記スイッチン
グトランジスタＱ４は、オン状態で抵抗Ｒ＠により設定
される電流１２をトランジスタＱ５〜Ｑ７及び抵抗Ｒ９
〜Ｒ１１でなる１：１のカレントミラー回路に供給する
もので、抵抗Ｒ５からｖ０電源へ電流１２を導いて、抵
抗Ｒ６に負極性電圧を孔生させる。この抵抗Ｒ５に発生
する電圧は、コンデンサＣ４によって積分されて増幅回
路２０を介してトラッキングエラー信号ＴＥとなるもの
である。

尚、上記電流ｊｌ＋１２は、スイッチングトランジスタ
Ｑ２　、’Ｑ４のペースψエミッタ間電圧ヲＶＢＫ（Ｑ
２　）　ｐ　ｖＢｇ（Ｑ４　）　ｓペース電位をＶＢ、
（Ｑ２　）　ｒＶＢ（Ｑ４）とすると、Ｖｃｃ　−（ＶＢＩ（Ｑ２　）ｒＶＢ（Ｑ２　））−−
（１）Ｒフと表わせるものである。

すなわち、上記積分回路１９の各トランジスタＱｌ−Ｑ
ｔは、」二記ノＪ？ルス信号Ｕ、Ｄ及び反転パルス信号
Ｕ、Ｄに対応して下記の表に示すように動作する。

ＯＮ　＝オン、０ＦＦ＝オフつまり、上記積分回路１９の出力信号ｖ１９、すなわち
トラッキングエラー信号ＴＥは、ノクルス信号Ｕ、Ｄが
共にＬレベルのどきＯ（Ｖ）レベルで、パルス信号Ｕが
Ｈレベルとなるとき正極性、ノｅ　／ｌ／　ス信号りが
Ｈレベルとなるとき負極性となるものである。

したがって、上記のように構成した位相比較器を用いて
トラッキングエラー信号生成回路を構成すれば、ピック
アップ制御用集積回路１７の位相比較器部分をバイポー
ラ集積回路化することができ、また位相差検出回路１８
をＥＣＬ回路で構成することもできる。これによって、
上記ピックアップ制御用集積回路１７の小型化及び性能
向上を施すことができる。また、この位相比較器は、外
部接続されるトラッキングエラー検出感度訓読用の可変
抵抗ＶＲ２の接続を積分回路１９のコンデンサＣ４の接
続端子１７３゜１７７と共用できるので、上記ピックア
ップ制御用集積回路１７の端子数を少なくすることがで
きる。さらに、」二記位相比較器の出力で生成されたト
ラッキングエラー信号ＴＥは、出力オフセット電圧を最
少限に押さえられている。

ところで、一般に」二記のようなディスクレコード再生
：５Ｕ　ｌｉｉにあっては、前記ス＝ｆ’ｙ）に対して
現在再生しているビット列から所望のビット列までトラ
ック飛び越し操作を行なう、いわゆるサーチ１１　ｔ？
＆を有している。このサーチ機構では、トラック飛び越
し動作中において上記トラッキングエラー・信号ＴＥの
出力を遮断しているが、上記スポットが目的とするビッ
ト列近傍まで移動したとき、直ちにトラッキングエラー
信号ＴＥを前記トラッキングアクチュエータコイルへ出
力するようにして、上記スポットを目的とするビット列
上に収束させるようになされている。そして、このサー
チ機構では、上記の動作を高速で行なわせるために、例
えばトラ、キングエラー信号ＴＥにヒステリシス特性を
持たせ、減速領域の時間を増大するようにしている。

このようにトラッキングエラー信号ＴＥにヒステリシス
特性を持たせる手段としては、一般に前記位相差検出回
路にヒステリシス制御信号を供給して、位相差検出回路
の出力するパルス信号を自動的に遅延させることによっ
てなされているが、従来のものではＣ−ＭＯ８構成であ
ったことから動作速度が遅く、このためにスＩ。

トを収束させる収束時間が長くなりがちだった。

ところが、上記実施例で示しだように、位相差検出回路
はＥＣＬ回路で構成できるので上記収束時間をさらに短
縮すること恋可能である。

ここで、第４図は、第３図に示したトラッキングエラー
信号生成回路における位相差検出回路１８のヒステリシ
ス制御手段を示すものである。まず、前記ピックアップ
制御用集積回路１７の端子１７１，１７２に供給された
周波数信号ＴＳｌ＊　ＴＳ２は、コンパレータ１８　ａ
　、　１８ｂに供給され、定電流源Ｉ３　＋抵抗Ｒ１２
及び端子１２８に外部接続される可変抵抗ＶＲ３によっ
て設定されるスレッショールド電圧ｖｔｈ、と比較され
、例えば第５図（ａ）　ｌ　（ｂ）に示すようなノソル
ス波形信号’ｒｓ、　’　、　’ｒｓ、　’に変換され
た後、ロジック回路１８ｃに供給される。

ここにおいて、第５図（ａ）、（ｂ）に示したパルス波
形信号ＴＳ、　’　、　ＴＳ、　’について、上記ロジ
、り回路１８ｃのダート回路Ｇ！〜Ｇ７の出力信号Ｓ−
Ｑ及びａ　％　ｄのタイミングチャートは、後述するヒ
ステリシス制御信号ＶＨ８がＬレベルのとき第５図（ｃ
）〜（１）に示すようになる。そして、上記ロジック回
路１８ｃは、出力ダート回路Ｇ８ｐＧ＠から第５図（ｊ
）　、　Ｑｃ）に示すようなパルス信号Ｕ、Ｄを出力す
る。

このパルス信号Ｕ、Ｄは、前記したように積分回路１９
に供給されてトラ、キングエラー信号ＴＥを生成するが
、このトラッキングエラー信号ＴＫは前記増幅回路２０
に供給されると共に、コントローラ１８ｄ、１８ｅにそ
れぞれ供給されて基準電圧＋ｖｔｈ２　ｅ　Ｖｔｈ２と
レベル比較され、パルス電圧信号ｖＴＥ１．ｖＴＥ２に
それぞれ波形整形された後、前記ロジック回路１８ｃの
ダート回路ＧＩＯｔ　Ｇｌｌに供給される。このダート
回路Ｇｌｏ　＋　Ｇｌｌには、端子１７９を介して図示
シないシステムコントローラから前記ヒステリシス制御
信号ＨＹＳ　（Ｈレベル）が供給されるようになされて
いる。このシステムコントローラは、このディスクレコ
ード再生装置の動作を総括的に制御するもので、前記ス
ポットのトラック飛び越し動作時にスポットが目的とす
るピット列近傍に達しだとき上記ヒステリシス制御信号
ＨＹＳを出力するようになされている。

そして、上記トラック飛び越し操作が行われ、前記ス／
、）が例えば内周側から外周側へ移動しているとき、上
記トラッキングエラー信号ＴＥは第６図（、）中点線で
示すようになるが、上記ヒステリシス制御信号ＨＹＳが
出力されると前記ロジック回路１８ｃの各ダート回路Ｇ
１〜Ｇ９が第５図（１）〜（ｑ）に示すようになるので
、上記トラッキングエラー信号ＴＥは第６図（ａ）中実
線で示すようにヒステリシスを持つようになる。

また、前記スポットが例えば外周側から内周側へ移動し
ているとき、上記トラッキングエラー信号ＴＥは第６図
（ｂ’）中点線で示すようになるが、上記ヒステリシス
制御信号ＨＹＳが出力されると前記ロジック回路１８ｃ
の各ダート回路０１〜Ｇ、が第５図（ｒ）〜（ｗ）に示
すようになるので、上記トラッキングエラー信号ＴＥは
第６図（ｂ）中実線で示すようにヒステリシスを持つよ
うになる。

すなわち、上記位相差検出回路１８は、上記のような動
作を高速で行なうことができるＥＣＬ回路で構成したこ
とによって、上記スポットのトラック飛び越し動作速度
をさらに速くして、ザーチ時間を短くすることができる
ものである。

尚、この発明による位相比較器は、例えば上記スポット
を１トラツクだけ飛び越させるだめのキック／？ルス信
号を生成するキックパルス信号生成回路にも応用可能で
あり、この他その要旨を逸脱しない範囲で種々変形して
も実施可能でちる。

〔発明の効果〕

以上のようにこの発明によれば、ＥＣＬ回路で構成され
た位相差検出回路に対して積分回路をＥＣＬレベルで確
実に動作させることができ、さらに積分回路を電流制御
形にしたことによって容易にバイポーラ集積回路で構成
することのできる、極めて良好な位相比較器を提供する
ことができる。

【図面の簡単な説明】

第１図は従来の位相比較器を用いて構成したトラッキン
グエラー信号生成回路を示すブロック回路図、第２図乃
至第３図はそれぞれこの発明に係る位相比較器の一実施
例を示すもので、第２図は上記位相比較器を用いて構成
したトラッキングエラー信号生成回路を示すブロック回
路図、第３図は第２図における積分回路をバイポーラ集
積回路化したときの具体的な回路を示すブロック回路図
、第４図乃至第６図はこの発明に係る他の実施例を説明
するだめの図である。１１・・・フォトディテクタ、１２・・・マトリクス回
路、１３．１７・・・ピックアップ制御用集積回路、１
４．１８・・・位相差検出回路、１５．１９・・・積分
回路、１６．２０・・・Ｊ９幅回路、’ｒｓ、　。ＴＳ２・・・周波数信号、Ｕ、Ｄ・・・パルス信号、Ｓ
ｌ　。Ｓ２・・・スイッチ回路、ｌｌ＊Ｉ２・・・定電流源、
ｖｃｃ　ｅ　ＶＥＥ・・・基準電圧源、Ｖ１９・・・積
分回路出力信号、ＴＥ・・・トラッキングエラー信号。

Claims

【特許請求の範囲】

第１及び第２の周波数信号の進み遅れに対応して第１及
び第２０ノイルス信号を出力する位相差検出回路と、第
１及び第２の定電流供給回路及び前記位相差検出回路か
ら出力される第１及び第２の・やルス信号に対応して前
記第１及び第２の定電流供給回路の出力を選択的に導出
するスイッチング手段及びこのスイッチング手段で導出
された電流によって充放電される充放電回路よりなる積
分回路とを具備してなることを特徴とする位相比較器。