JP4859902B2

JP4859902B2 - ホールド回路

Info

Publication number: JP4859902B2
Application number: JP2008256713A
Authority: JP
Inventors: 健太朗水野; 則一太田; 喜恵大平; 牧野　　泰明; 博海有吉; 和義長瀬
Original assignee: Denso Corp; Toyota Central R&D Labs Inc
Current assignee: Denso Corp; Toyota Central R&D Labs Inc
Priority date: 2008-10-01
Filing date: 2008-10-01
Publication date: 2012-01-25
Anticipated expiration: 2028-10-01
Also published as: JP2010085328A

Description

本発明は、経時的に変化する電圧のピーク電圧またはボトム電圧を保持するホールド回路に関する。

経時的に変化する波形の電圧値のピーク値又はボトム値を記憶したい場面が存在する。このような場合に、ホールド回路が利用される。ホールド回路は、経時的に変化する電圧のピーク電圧またはボトム電圧を保持する。

図８に、従来のピークホールド回路５１０の回路図を示す。ピークホールド回路５１０は、電圧を入力する電圧入力端子Ｐ１と、保持している電圧を出力する電圧出力端子Ｐ２と、基準電位（この場合は接地電位）に接続する基準電位端子Ｐ３を備えている。ピークホールド回路５１０はまた、ダイオードＤ１と、コンデンサＣと、オペアンプＯＰ１と、インピーダンス変換回路ＯＰ２を備えている。ピークホールド回路５１０では、オペアンプＯＰ１とダイオードＤ１とコンデンサＣと基準電位端子Ｐ３が、その順序で直列に接続されている。
オペアンプＯＰ１は、非反転入力端子ｐ１２が電圧入力端子Ｐ１に接続されており、反転入力端子ｐ１１が電圧出力端子Ｐ２に接続されている。また、出力端子ｐ１３がダイオードＤ１に接続されている。ダイオードＤ１のアノードｄ１は、オペアンプＯＰ１の出力端子ｐ１３に接続されている。ダイオードＤ１のカソードｄ２は、コンデンサＣに接続されている。インピーダンス変換回路ＯＰ２は、ダイオードＤ１とコンデンサＣとの接続点Ｐ４と電圧出力端子Ｐ２の間に接続されており、電圧出力端子Ｐ２の電圧を接続点Ｐ４の電圧に等しく維持している。インピーダンス変換回路ＯＰ２はオペアンプを用いて構成されている。オペアンプの反転入力端子ｐ２１がオペアンプの出力端子ｐ２３と接続されている。オペアンプの非反転入力端子ｐ２２が接続点Ｐ４に接続されている。オペアンプの出力端子ｐ２３が電圧出力端子Ｐ２に接続されている。

図９を用いて、ピークホールド回路５１０の電圧保持動作を説明する。図８に示すように、電圧入力端子Ｐ１の電圧をＶ１とし、オペアンプＯＰ１の出力端子ｐ１３の電圧をＶ２とし、接続点Ｐ４の電圧をＶ３とし、電圧出力端子Ｐ２の電圧をＶ４とする。ここで、電圧Ｖ１は入力電圧Ｖinに等しい。また、電圧Ｖ４は出力電圧Ｖoutに等しい。電圧Ｖ１〜Ｖ４の時間変化を図９に示す。
図９に示すように、ピークホールド回路５１０では、期間Ｔ１に電圧Ｖ１が増加すると、それに伴って電圧Ｖ２〜Ｖ４が上昇する。そして、電圧Ｖ３に基づいた電荷がコンデンサＣに蓄えられる。期間Ｔ２になって電圧Ｖ１が減少すると、オペアンプＯＰ１の作用により電圧Ｖ２は低下する。この結果、ダイオードＤ１のカソードｄ２の電圧である電圧Ｖ３に対して、アノードｄ１の電圧である電圧Ｖ２が減少し、ダイオードＤ１に逆方向電圧が印加される。しかし、この場合でも、ダイオードＤ１の整流効果によってダイオードＤ１を介してコンデンサＣに蓄えられた電荷が放出されてしまうことがない。コンデンサＣに蓄えられた電荷が保存され、これにより電圧Ｖ３が保持される。また、インピーダンス変換回路ＯＰ２によって、電圧Ｖ４は電圧Ｖ３と常に等しく維持されている。そのため、電圧Ｖ４（これは出力電圧Ｖoutに等しい）が保持される。以後、電圧Ｖ１の増加／減少に伴って接続点Ｐ４の電圧Ｖ３が更新される更新期間Ｔ１と、接続点Ｐ４の電圧Ｖ３が保持されるホールド期間Ｔ２が繰返される。
ピークホールド回路５１０では、ダイオードＤ１の整流効果によって、入力電圧Ｖinのピーク電圧に相当する電荷がコンデンサＣに蓄えられ、これによって、入力電圧Ｖinのピーク電圧が保持されるとともに、出力電圧Ｖoutにピーク電圧が出力される。このようなピークホールド回路が特許文献１に記載されている。

特開平７−２６２７８９号公報

ピークホールド回路５１０では、ダイオードＤ１の整流効果によってコンデンサＣに蓄えられている電荷量が維持され、入力電圧Ｖinのピーク電圧が保持される。
しかし、ダイオードＤ１の温度上昇にともない、ダイオードＤ１の逆電圧抵抗は減少する。そのため、ダイオードＤ１を介して無視できない大きさの逆方向電流（以下、リーク電流と呼ぶ）が流れることがある。ダイオードＤ１を介してリーク電流が流れると、コンデンサＣに蓄積している電荷量が減少し、図９の一点鎖線に示すように、コンデンサＣが保持している電圧Ｖ３が変動してしまう。従来のピークホールド回路５１０は、入力電圧Ｖinのピーク電圧を良好に保持することができない。
上記の問題はボトムホールド回路でも生じる。即ち、ボトムホールド回路のボトム電圧を保持しているダイオードを介してリーク電流が流れた場合、入力電圧Ｖinのボトム電圧を良好に保持することができない。

本発明は上記の課題を解決する。すなわち本発明は、入力電圧Ｖinのピーク電圧またはボトム電圧を良好に保持することができるホールド回路を提供することを目的としている。

本発明は、経時的に変化する電圧を入力し、その電圧のピーク電圧またはボトム電圧を保持するホールド回路に具現化される。本発明のホールド回路は、電圧を入力する電圧入力端子と、保持している電圧を出力する電圧出力端子と、基準電位に接続する基準電位端子と、オペアンプと、スイッチ回路と、コンデンサと、インピーダンス変換回路を備えている。オペアンプとスイッチ回路とコンデンサと基準電位端子が、その順序で直列に接続されている。インピーダンス変換回路は、スイッチ回路とコンデンサとの接続点と電圧出力端子の間に接続されており、電圧出力端子の電圧を接続点の電圧に等しく維持する。オペアンプは、一方の入力端子が電圧入力端子に接続されており、他方の入力端子が接続点または電圧出力端子のいずれか一方に接続されており、その出力端子がスイッチ回路に接続されている。スイッチ回路は、半導体ウェル領域内に形成されているとともに一対の主電極とゲート電極を含む第１の絶縁ゲート型トランジスタを有している。第１の絶縁ゲート型トランジスタの一方の主電極とゲート電極が接続点に接続されており、他方の主電極がオペアンプの出力端子に接続されており、半導体ウェル領域が電圧出力端子に接続されている。

本発明のホールド回路では、第１の絶縁ゲート型トランジスタのゲート電極を一方の主電極に接続する。これにより、ゲート電極の電圧がコンデンサに保持されている電圧に等しく維持される。絶縁ゲート型トランジスタでは、そのオン／オフ状態の切換えが、ゲート電極と他方の主電極との間の電位差によって行われる。例えば、他方の主電極の電圧がゲート電極の電圧よりも高い場合には、絶縁ゲート型トランジスタがオン状態となり、他方の主電極の電圧がゲート電極の電圧よりも低い場合には、絶縁ゲート型トランジスタがオフ状態となる。本発明のホールド回路では、上記のように接続されることで、絶縁ゲート型トランジスタのオン／オフ状態が、絶縁ゲート型トランジスタの主電極間の電位差によって制御される。即ち、オン／オフ状態が電極間の電位差によって制御されるダイオードと同じ様に機能する。本発明のホールド回路では、ダイオードとして機能する第１の絶縁ゲート型トランジスタの整流効果によって、ダイオードを用いた従来技術と同様に、入力電圧のピーク電圧またはボトム電圧を保持することができる。

本発明のホールド回路では、第１の絶縁ゲート型トランジスタの半導体ウェル領域を電圧出力端子に接続する。これにより、半導体ウェル領域の電圧が電圧出力端子の電圧に等しく維持される。電圧出力端子の電圧は、コンデンサに保持されている電圧に等しい。したがって、半導体ウェル領域の電圧がコンデンサに保持されている電圧に等しい関係が維持される。即ち、半導体ウェル領域とコンデンサの間に電位差が生じない。このため、半導体ウェル領域とコンデンサの間に形成されている寄生ダイオードの両端に電位差が生じない。そのため、寄生ダイオードを介して流れるリーク電流が抑制され、コンデンサで保持されている電荷が半導体ウェル領域へと流れ出ることが抑制される。

本発明のホールド回路では、ダイオードとして機能する第１の絶縁ゲート型トランジスタの温度が上昇した場合でも、第１の絶縁ゲート型トランジスタがオフしている場合には、絶縁ゲート型トランジスタの主電極の間にリーク電流が流れることがない。即ち、第１の絶縁ゲート型トランジスタを、温度の上昇によってリーク電流が増大しない理想的なダイオードとして機能させることができる。これによって、コンデンサで保持されている電荷が、絶縁ゲート型トランジスタを介して流れ出ることが抑制される。
以上より、本発明のホールド回路では、ホールド期間において、コンデンサで保持している電荷量が変動することがない。入力電圧のピーク電圧またはボトム電圧を良好に保持することができる。

ホールド回路は、リセット回路とリセット信号を入力するリセット端子をさらに備えている。リセット回路は、コンデンサと並列に接続されており、半導体ウェル領域内に形成されているとともに一対の主電極とゲート電極を含む第２の絶縁ゲート型トランジスタを有している。第２の絶縁ゲート型トランジスタのゲート電極が、リセット端子に接続されている。第２の絶縁ゲート型トランジスタの半導体ウェル領域が、電圧出力端子に接続されている。リセット回路は、リセット端子にリセット信号が入力した時にコンデンサに蓄積している電荷をリセットする。

本発明のホールド回路では、リセット回路に、半導体ウェル領域内に形成されている第２の絶縁ゲート型トランジスタを有している。そのため、第２の絶縁ゲート型トランジスタを第１の絶縁ゲート型トランジスタと同一の半導体基板に形成することができ、ホールド回路の製造コストを削減することができる。
また本発明のホールド回路では、第２の絶縁ゲート型トランジスタの半導体ウェル領域を電圧出力端子に接続する。これにより、第２の絶縁ゲート型トランジスタにおいても、半導体ウェル領域とコンデンサの間に形成されている寄生ダイオードの両端に電位差が生じない。このため、リセット回路に含まれる第２の絶縁ゲート型トランジスタ内の寄生ダイオードを介して流れるリーク電流が抑制される。リセット回路を形成した場合でもリーク電流の発生を抑制することができ、入力電圧のピーク電圧またはボトム電圧を良好に保持することができる。

ホールド回路は、電流阻止用素子をさらに備えていることが好ましい。電流阻止用素子は、オペアンプの他方の入力端子と出力端子の間に接続され、オペアンプの他方の入力端子から出力端子に流れる電流（順方向電流）を通過させ、その逆方向に流れる電流（逆方向電流）を阻止する。
電流阻止用素子は、順方向電流が流れる際に一定の順方向電圧降下が生じる。そのため、ホールド期間に電流阻止用素子を介して順方向電流が流れると、オペアンプの出力端子の電圧が電圧出力端子の電圧から電流阻止用素子の順方向電圧降下だけ減少した電圧に保持される。図９に示すように、ホールド期間Ｔ２にオペアンプの出力端子の電圧Ｖ２が接地電位まで減少してしまうことがない。これによって、オペアンプの出力端子の電圧の振幅を縮小することができる。そのため、入力電圧の上昇に伴いホールド期間Ｔ２から更新期間Ｔ１へと移項する際に、オペアンプの出力端子の電圧が安定するまでの時間を短縮することができる。

ホールド回路は第２基準電位端子をさらに備えており、電流阻止用素子は、半導体ウェル領域内に形成されているとともに一対の主電極とゲート電極を含む第３の絶縁ゲート型トランジスタを有していることが好ましい。
第３の絶縁ゲート型トランジスタは、一方の主電極とゲート電極がオペアンプの出力端子に接続されており、他方の主電極がオペアンプの他方の入力端子に接続されており、半導体ウェル領域が第２基準電位端子に接続されている。これによって、第３の絶縁ゲート型トランジスタは、オペアンプの他方の入力端子から出力端子に流れる電流を通過させ、その逆方向に流れる電流を阻止するダイオードとして機能する。
本発明のホールド回路では、電流阻止用素子を追加することで、より高速動作することが可能になる。これによって、より高い周波数の入力電圧のピークを正確にホールドすることができる。

第１の絶縁ゲート型トランジスタと第２の絶縁ゲート型トランジスタは、同一の半導体基板に一体として形成することが好ましい。第１の絶縁ゲート型トランジスタは、第１導電型の半導体ウェル領域と、第２導電型の第１コンタクト領域と、第２導電型の第３コンタクト領域と、バイアス領域と、ゲート電極を有している。第２の絶縁ゲート型トランジスタは、第１導電型の半導体ウェル領域と、第２導電型の第２コンタクト領域と、第２導電型の第３コンタクト領域と、バイアス領域と、ゲート電極を有している。
半導体ウェル領域は、半導体基板内に形成されている。第１コンタクト領域と第２コンタクト領域と第３コンタクト領域は、半導体ウェル領域内に形成されている。第１コンタクト領域と第２コンタクト領域と第３コンタクト領域は、半導体ウェル領域によって相互に隔てられている。第１コンタクト領域は、第１の絶縁ゲート型トランジスタの他方の主電極と接する。第２コンタクト領域は、第２の絶縁ゲート型トランジスタの他方の主電極と接する。第３コンタクト領域は、第１の絶縁ゲート型トランジスタの一方の主電極と接するとともに、第２の絶縁ゲート型トランジスタの一方の主電極と接する。バイアス領域は、半導体領域よりも不純物濃度を高くして端子を取り出すことが望ましく、半導体ウェル領域は、バイアス領域を介して出力端子に接続されている。
第１の絶縁ゲート型トランジスタの半導体ウェル領域は、第２の絶縁ゲート型トランジスタの半導体ウェル領域と一体に形成されている。第１の絶縁ゲート型トランジスタのバイアス領域は、第２の絶縁ゲート型トランジスタのバイアス領域と共通である。

バイアス領域は不純物濃度が高く、バイアス領域の内部抵抗が低い。このため、バイアス領域は、その領域内での電位分布が小さく、領域内全体がホールド回路の出力電圧に維持される。これによって、第３コンタクト領域とバイアス領域の間に生じる電位差を小さくすることができ、寄生ダイオードを介して流れるリーク電流を抑制する効果が良好に得られる。
また上記のように形成されることで、第１の絶縁ゲート型トランジスタと第２の絶縁ゲート型トランジスタを同一の半導体基板に一体として形成することができ、ホールド回路の製造コストを削減することが可能となる。

本発明によると、入力電圧Ｖinのピーク電圧またはボトム電圧を良好に保持することができるホールド回路を提供することができる。

以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）変化する入力電圧を保持するピークホールド回路では、スイッチ回路を構成する絶縁ゲート型トランジスタにｐ型の絶縁ゲート型トランジスタが利用される。
（特徴２）変化する入力電圧を保持するボトムホールド回路では、スイッチ回路を構成する絶縁ゲート型トランジスタにｎ型の絶縁ゲート型トランジスタが利用される。

（第１実施例）
図１に、ピーク電圧のホールド回路１０を示す。ホールド回路１０は、アナログ電圧を入力する入力端子２０と、コンデンサ３６に保持している電圧を出力する出力端子２２と、接地して用いる基準電位端子２４と、オペアンプ３０と、スイッチ回路３２と、コンデンサ３６と、オペアンプ３８を備えている。
オペアンプ３０と、スイッチ回路３２と、コンデンサ３６と、基準電位端子２４は、その順序で直列に接続されている。
オペアンプ３８は、スイッチ回路３２とコンデンサ３６との接続点２６と出力端子２２の間に接続されており、出力端子２２の電圧を接続点２６の電圧に等しく維持している。
オペアンプ３０の非反転入力端子３０ｂは、入力端子２０に接続されている。オペアンプ３０の反転入力端子３０ａは、出力端子２２に接続されている。オペアンプ３０の出力端子３０ｃは、スイッチ回路３２に接続されている。オペアンプ３０は、上記のように接続することで、スイッチ回路３２がオンしたときに、オペアンプ３０の反転入力端子３０ａの電圧を非反転入力端子３０ｂの電圧に一致させている。
スイッチ回路３２は、半導体ウェル領域に形成されているｐ型の絶縁ゲート型トランジスタ３４を備えている。絶縁ゲート型トランジスタ３４は、一対の主電極３４ａ、３４ｂとバイアス電極３４ｃとゲート電極３４ｄを有する。絶縁ゲート型トランジスタ３４の一方の主電極３４ｂとゲート電極３４ｄが、配線１４を介して接続点２６に接続されている。絶縁ゲート型トランジスタ３４の他方の主電極３４ａが、配線１２を介してオペアンプ３０の出力端子３０ｃに接続されている。絶縁ゲート型トランジスタ３４のバイアス電極３４ｃが、配線１６を介して出力端子２２に接続されている。
オペアンプ３８の非反転入力端子３８ｂは、スイッチ回路３２とコンデンサ３６の接続点２６に接続されている。オペアンプ３８の出力端子３８ｃは、出力端子２２に接続されている。オペアンプ３８では、その反転入力端子３８ａが出力端子３８ｃに接続されてインピーダンス変換回路を形成している。そのため、オペアンプ３８はインピーダンス変換回路３８と呼ぶことができる。インピーダンス変換回路３８は、上記のように接続することで、出力端子３８ｃの電圧を非反転入力端子３８ｂの電圧に一致させている。また、出力端子３８ｃと非反転入力端子３８ｂの間は高抵抗であり、実質的に絶縁している。出力端子３８ｃに電流が流れても、非反転入力端子３８ｂの電圧が低下することはなく、コンデンサ３６に蓄えられた電荷がインピーダンス変換回路３８を通して放電することがない。

スイッチ回路３２では、絶縁ゲート型トランジスタ３４の他方の主電極３４ａにゲート電極３４ｄの電圧よりも高い電圧が印加された時にスイッチ回路３２がオンする。ゲート電極３４ｄは一方の主電極３４ｂに接続されている。そのため、スイッチ回路３２では、他方の主電極３４ａに一方の主電極３４ｂの電圧よりも高い電圧が印加された時にスイッチ回路３２がオンする。ここで、他方の主電極３４ａに一方の主電極３４ｂの電圧よりも高い電圧が印加される期間を更新期間と呼ぶ。
また、スイッチ回路３２では、他方の主電極３４ａにゲート電極３４ｄの電圧よりも低い電位が印加された時にスイッチ回路３２がオフする。即ち、スイッチ回路３２では、他方の主電極３４ａに一方の主電極３４ｂの電圧よりも低い電圧が印加された時にスイッチ回路３２がオフする。ここで、他方の主電極３４ａに一方の主電極３４ｂの電圧よりも低い電圧が印加される期間をホールド期間と呼ぶ。
スイッチ回路３２では、上記のように接続されることで、主電極３４ａ，３４ｂの電位差によってオン／オフ状態が切換わる。即ち、スイッチ回路３２は、電極間の電位差によってオン／オフ状態が切換わるダイオードとして機能する。

図２を用いて、絶縁ゲート型トランジスタ３４の構造を説明する。図２に、半導体基板４２内の半導体ウェル領域４４に形成された絶縁ゲート型トランジスタ３４の断面図を示す。
絶縁ゲート型トランジスタ３４は、ｐ型の絶縁ゲート型トランジスタであり、ｐ型不純物を低濃度に含んだ半導体基板４２に形成されている。ｎ型の半導体ウェル領域４４が半導体基板４２に形成されている。半導体ウェル領域４４は、半導体基板４２に半導体基板４２の不純物濃度よりも高いｎ型不純物を打ち込むことによって形成されている。ｐ型の第１コンタクト領域４６とｐ型の第３コンタクト領域４８が半導体ウェル領域４４内に形成されている。第１コンタクト領域４６と第３コンタクト領域４８は、半導体ウェル領域４４の一部に半導体ウェル領域４４の不純物濃度よりも高いｐ型不純物を打ち込むことによって形成されている。第１コンタクト領域４６と第３コンタクト領域４８は、半導体ウェル領域４４によって隔てられている。ｎ型のバイアス領域５０が半導体ウェル領域４４内に形成されている。バイアス領域５０は、半導体ウェル領域４４に半導体ウェル領域４４よりも高い濃度のｎ型不純物を打ち込むことによって形成されている。バイアス領域５０は半導体ウェル領域４４によって、第１コンタクト領域４６と第３コンタクト領域４８から隔てられている。第１コンタクト領域４６と第３コンタクト領域４８の間に存在している半導体ウェル領域４４に対向する位置には、絶縁膜５２を介してゲート電極３４ｄが形成されている。
第１コンタクト領域４６は、他方の主電極３４ａに接続されている。第３コンタクト領域４８は、一方の主電極３４ｂに接続されている。バイアス領域５０は、バイアス電極３４ｃに接続されている。バイアス電極３４ｃは、配線１６を介して出力端子２２に接続されており、これによって、半導体ウェル領域４４がバイアス領域５０を介して出力端子２２に接続されている。
図２に示すように、絶縁ゲート型トランジスタ３４の異なる導電型の領域の間に、寄生ダイオード５４、５６が形成されている。ｎ型の半導体ウェル領域４４とｐ型の第１コンタクト領域４６の間に、寄生ダイオード５４が形成されている。ｎ型の半導体ウェル領域４４とｎ型の第３コンタクト領域４８の間に、寄生ダイオード５６が形成されている。

ホールド回路１０では、入力端子２０に出力端子２２の電圧よりも高い電圧が印加されると、オペアンプ３０を介して絶縁ゲート型トランジスタ３４の他方の主電極３４ａの電圧が上昇する。そして、他方の主電極３４ａの電圧がコンデンサ３６に保持されている電圧（これは、絶縁ゲート型トランジスタ３４の一方の主電極３４ｂの電圧に等しい。）よりも高くなると、絶縁ゲート型トランジスタ３４の他方の主電極３４ａが一方の主電極３４ｂに対して高電位となり、主電極３４ａ，３４ｂの間が導通する。正確には、トランジスタ３４のしきい値電圧や基板バイアス効果の度合いにより、導通に必要な電位差が決まる。これによって、入力端子２０に入力された入力電圧Ｖinに等しい電圧がコンデンサ３６に入力され、インピーダンス変換回路３８によって、この電圧が出力端子２２から出力される。このため、出力電圧Ｖoutが入力電圧Ｖinに追従して変動する。

ホールド回路１０では、入力端子２０に出力端子２２の電圧よりも低い電圧が印加されると、オペアンプ３０を介して絶縁ゲート型トランジスタ３４の他方の主電極３４ａの電圧が下降する。そして、絶縁ゲート型トランジスタ３４の他方の主電極３４ａの電圧がコンデンサ３６に保持されている電圧よりも低くなると、絶縁ゲート型トランジスタ３４の他方の主電極３４ａが一方の主電極３４ｂに対して低電位となり、主電極３４ａ，３４ｂの間が非導通となる。これによって、入力端子２０に出力端子２２の電圧よりも低い入力電圧Ｖinが印加された際のコンデンサ３６に蓄えられていた電荷が保持され、出力電圧Ｖoutが保持される。

本実施例のホールド回路１０では、絶縁ゲート型トランジスタ３４が主電極３４ａ，３４ｂの電位差によってオン／オフ状態が切換わるダイオードとして機能する。ダイオードとして機能する絶縁ゲート型トランジスタ３４の整流効果によって、入力電圧Ｖinのピーク電圧に相当する電荷をコンデンサＣに蓄えることができる。

また本実施例のホールド回路１０では、絶縁ゲート型トランジスタ３４のバイアス電極３４ｃが、配線１６を介して出力端子２２に接続されている。寄生ダイオード５６のアノードに相当する主電極３４ｂは、配線１４を介してインピーダンス変換回路３８の非反転入力端子３８ｂに接続されている。寄生ダイオード５６のカソードに相当するバイアス電極３４ｃは、配線１６を介してインピーダンス変換回路３８の出力端子３８ｃに接続されている。インピーダンス変換回路３８は、非反転入力端子３８ｂの電圧と出力端子３８ｃの電圧が等しく維持されている。そのため、寄生ダイオード５６のアノード・カソード間に電位差が発生しない。コンデンサ３６に蓄えられている電荷が寄生ダイオード５６を介して放電されることがない。

さらに、本実施例のホールド回路１０では、絶縁ゲート型トランジスタ３４は、ゲート電極３４ｄと他方の主電極３４ａとの間の電位差によってオン／オフ状態が制御される。そのため、絶縁ゲート型トランジスタ３４の温度が上昇した場合でも、絶縁ゲート型トランジスタ３４がオフしている場合には、絶縁ゲート型トランジスタ３４の主電極３４ａ，３４ｂの間にリーク電流が流れることがない。そのため、絶縁ゲート型トランジスタ３４が高温状態となった場合でも、コンデンサ３６に蓄えられている電荷が絶縁ゲート型トランジスタ３４を介して放電されることがない。
以上のように、本実施例のホールド回路１０では、入力電圧Ｖinのピーク電圧を良好に保持することができる。

本実施例のホールド回路１０では、入力端子２０とスイッチ回路３２の間にオペアンプ３０が接続されている。
スイッチ回路３２に含まれる絶縁ゲート型トランジスタ３４では、他方の主電極３４ａから一方の主電極３４ｂに電荷を導通させる際に、他方の主電極３４ａと一方の主電極３４ｂの間に電圧降下が生じる。そのため、一方の主電極３４ａにコンデンサを接続し、他方の主電極３４ｂに入力端子２０を接続した場合、コンデンサ３６が保持している電圧を入力電圧Ｖinと良好に等しくすることができない。そのため、入力電圧Ｖinと出力電圧Ｖoutを良好に等しくすることができない。
入力端子２０とスイッチ回路３２の間にオペアンプ３０が接続されていると、オペアンプ３０が絶縁ゲート型トランジスタ３４に生じる電圧降下に基づいた量だけ増加した電圧を、オペアンプ３０の出力端子３０ｃから絶縁ゲート型トランジスタ３４の他方の主電極３４ａへと出力する。そのため、コンデンサ３６が保持している電圧を入力電圧Ｖinと良好に等しくすることができる。これによって、入力電圧Ｖinと出力電圧Ｖoutを良好に等しくすることができる。

（第２実施例）
本実施例の効果は、ボトム電圧のホールド回路にも有効である。
図３に、ボトム電圧のホールド回路１１０を示す。第１実施例との違いは、スイッチ回路１３２がｎ型の絶縁ゲート型トランジスタ１３４を有していることと、基準電位端子２４が電源電位ＶＤＤに接続されていることである。
ホールド回路１１０では、入力端子２０に出力端子２２の電圧よりも低い電圧が印加されると、オペアンプ３０を介して絶縁ゲート型トランジスタ１３４の他方の主電極１３４ａの電圧が下降する。そして、他方の主電極１３４ａの電圧がコンデンサ３６に保持されている電圧よりも低くなると、絶縁ゲート型トランジスタ１３４の他方の主電極１３４ａが一方の主電極１３４ｂに対して低電位となり、主電極１３４ａと１３４ｂの間が導通する。これにより、コンデンサ３６に保持されている電圧が更新される。入力端子２０に出力端子２２の電圧よりも低い電圧が印加される期間を更新期間と呼ぶ。
ホールド回路１１０では、入力端子２０に出力端子２２の電圧よりも高い電圧が印加されると、オペアンプ３０を介して絶縁ゲート型トランジスタ１３４の他方の主電極１３４ａの電圧が上昇する。そして、他方の主電極１３４ａの電圧がコンデンサ３６に保持されている電圧よりも高くなると、絶縁ゲート型トランジスタ１３４の他方の主電極１３４ａが一方の主電極１３４ｂに対して高電位となり、主電極１３４ａと１３４ｂの間が非導通となる。これにより、コンデンサ３６に保持されている電圧が維持される。入力端子２０に出力端子２２の電圧よりも高い電圧が印加される期間をホールド期間と呼ぶ。

本実施例のホールド回路１１０では、絶縁ゲート型トランジスタ１３４のバイアス電極１３４ｃが出力端子２２に接続され、絶縁ゲート型トランジスタ１３４のゲート電極１３４ｄが一方の主電極１３４ｂに接続される。
そのため、絶縁ゲート型トランジスタ１３４の一方の主電極１３４ｂとバイアス電極１３４ｃの間の寄生ダイオード１５６を介して電源電位ＶＤＤからコンデンサ３６に電荷が充電されることもなければ、ホールド期間に絶縁ゲート型トランジスタ１３４を介してコンデンサ３６に電荷が充電されることもない。また、ホールド期間に絶縁ゲート型トランジスタ１３４が高温状態となった場合でも、絶縁ゲート型トランジスタ３４を介してコンデンサ３６に電荷が充電されることもない。コンデンサ３６を用いて入力電圧Ｖinのボトム電圧を良好に保持することができる。

（第３実施例）
図４に、ピーク電圧のホールド回路２１０を示す。第１実施例との違いは、オペアンプ３０の反転入力端子３０ａがスイッチ回路３２とコンデンサ３６との接続点２６に接続されていることである。
インピーダンス変換回路３８では、非反転入力端子３８ｂの電圧と出力端子３８ｃの電圧が等しく維持されている。また、インピーダンス変換回路３８の出力端子３８ｃは出力端子２２に接続されている。そのため、ホールド回路２１０においても、オペアンプ３０の反転入力端子３０ａの電圧は出力端子２２の電圧と等しく維持される。ホールド回路２１０においても、図１のホールド回路１０と同様に、コンデンサ３６を用いて入力電圧Ｖinのピーク電圧を良好に保持することができる。

（第４実施例）
図５に、ピーク電圧のホールド回路３１０を示す。第１実施例との違いは、オペアンプ３０の反転入力端子３０ａと出力端子３０ｃの間に電流阻止用素子３６０を備えていることと、第２基準電位端子３２４を備えていることである。
電流阻止用素子３６０は、半導体ウェル領域に形成されているｐ型の絶縁ゲート型トランジスタ３６２を備えている。絶縁ゲート型トランジスタ３６２は、一対の主電極３６２ａ、３６２ｂとバイアス電極３６２ｃとゲート電極３６２ｄを有する。絶縁ゲート型トランジスタ３６２の一方の主電極３６２ｂとゲート電極３６２ｄが、オペアンプ３０の出力端子３０ｃに接続されている。絶縁ゲート型トランジスタ３６２の他方の主電極３６２ａが、オペアンプ３０の反転入力端子３０ａに接続されている。絶縁ゲート型トランジスタ３６２のバイアス電極３６２ｃが、第２基準電位端子３２４を介して電源電位ＶＤＤに接続されている。なお、絶縁ゲート型トランジスタ３６２においても、一方の主電極３６２ｂとバイアス電極３６２ｃの間に寄生ダイオードが形成され、他方の主電極３６２ａとバイアス電極３６２ｃの間に寄生ダイオードが形成されているが、その表示を省略する。

本実施例では、電流阻止用素子３６０に形成された絶縁ゲート型トランジスタ３６２がダイオードとして機能し、一方の主電極３６２ａから他方の主電極３６２ｂに流れる電流（順方向電流）を通過させる。また、他方の主電極３６２ｂから一方の主電極３６２ａに流れる電流を阻止する。
また、絶縁ゲート型トランジスタ３６２では、順方向電流が流れる際に、他方の主電極３６２ｂと一方の主電極３６２ａの間に電圧降下が生じる。そのため、ホールド期間に電流阻止用素子３６０を介して順方向電流が流れると、オペアンプ３０の出力端子３０ｃの電圧が出力端子２２の電圧から絶縁ゲート型トランジスタ３６２の主電極３６２ａ，３６２ｂの間の電圧降下だけ減少した電圧に保持される。そのため、図９に示すように、ホールド期間Ｔ２にオペアンプ３０の出力端子３０ｃの電圧Ｖ２が接地電位まで減少してしまうことがない。これによって、オペアンプ３０の出力端子３０ｃの電圧の振幅を縮小することができる。そのため、入力電圧Ｖinの上昇にともないホールド期間から更新期間に移項する際に、オペアンプの出力端子の電圧が安定するまでの時間を短縮することができる。

（第５実施例）
図６に、ピーク電圧のホールド回路４１０を示す。第１実施例との違いは、コンデンサ３６と並列にリセット回路４７０を備えていることと、リセット端子４２４を備えていることである。
リセット回路４７０は、半導体ウェル領域に形成されているｐ型の絶縁ゲート型トランジスタ４７２を備えている。絶縁ゲート型トランジスタ４７２はスイッチ回路４３２に形成されている絶縁ゲート型トランジスタ４３４と同一導電型のトランジスタであり、図７を用いて後述するように、同一の半導体基板４４２に一体に形成されている。絶縁ゲート型トランジスタ４７２は、一対の主電極４７２ａ、４７２ｂとバイアス電極４７２ｃとゲート電極４７２ｄを有する。絶縁ゲート型トランジスタ４７２の一方の主電極４７２ｂは、スイッチ回路４３２とコンデンサ３６との接続点２６に接続されている。絶縁ゲート型トランジスタ４７２の他方の主電極４７２ａが、基準電位端子２４に接続されている。絶縁ゲート型トランジスタ４７２のゲート電極４７２ｄが、リセット端子４２４に接続されている。絶縁ゲート型トランジスタ４７２のバイアス電極４７２ｃは、絶縁ゲート型トランジスタ４３４のバイアス電極４３４ｃと共通であり、出力端子２２に接続されている。

図７を用いて、絶縁ゲート型トランジスタ４３４と絶縁ゲート型トランジスタ４７２が同一の半導体基板４４２に一体に形成されている構造を説明する。図７に、半導体基板４４２内の半導体ウェル領域４４４に形成された絶縁ゲート型トランジスタ４３４と絶縁ゲート型トランジスタ４７２の断面図を示す。
絶縁ゲート型トランジスタ４３４と絶縁ゲート型トランジスタ４７２は、共にｐ型の絶縁ゲート型トランジスタであり、ｐ型不純物を低濃度に含んだ半導体基板４４２に形成されている。ｎ型の半導体ウェル領域４４４が半導体基板４４２に形成されている。半導体ウェル領域４４４は、半導体基板４４２に半導体基板４４２の不純物濃度よりも高いｎ型不純物を打ち込むことによって形成されている。ｐ型の第１コンタクト領域４４６とｐ型の第２コンタクト領域４４７とｐ型の第３コンタクト領域４４８が半導体ウェル領域４４４内に形成されている。第１コンタクト領域４４６と第２コンタクト領域４４７と第３コンタクト領域４４８は、半導体ウェル領域４４４の一部に半導体ウェル領域４４４の不純物濃度よりも高いｐ型不純物を打ち込むことによって形成されている。第１コンタクト領域４４６と第２コンタクト領域４４７と第３コンタクト領域４４８は、半導体ウェル領域４４４によってお互いに隔てられている。ｎ型のバイアス領域４５０が半導体ウェル領域４４４内に形成されている。バイアス領域４５０は、半導体ウェル領域４４４に半導体ウェル領域４４４の不純物濃度よりも高い濃度のｎ型不純物を打ち込むことによって形成されている。バイアス領域４５０は半導体ウェル領域４４４によって、第１コンタクト領域４４６と第２コンタクト領域４４７と第３コンタクト領域４４８から隔てられている。第１コンタクト領域４４６と第３コンタクト領域４４８の間に存在している半導体ウェル領域４４４に対向する位置には、絶縁膜４５２を介してゲート電極４３４ｄが形成されている。第２コンタクト領域４４７と第３コンタクト領域４４８の間に存在している半導体ウェル領域４４４に対向する位置には、絶縁膜４５３を介してゲート電極４７２ｄが形成されている。

第１コンタクト領域４４６は、絶縁ゲート型トランジスタ４３４の他方の主電極４３４ａに接続されている。第２コンタクト領域４４７は、絶縁ゲート型トランジスタ４７２の他方の主電極４７２ａに接続されている。第３コンタクト領域４４８は、絶縁ゲート型トランジスタ４３４の一方の主電極４３２ｂに接続されているとともに、絶縁ゲート型トランジスタ４７２の一方の主電極４７２ｂに接続されている。バイアス領域４５０は、絶縁ゲート型トランジスタ４３４と絶縁ゲート型トランジスタ４７２に共通のバイアス電極であるバイアス電極４３４ｃ（４７２ｃ）に接続されている。バイアス電極４３４ｃは出力端子２２に接続されており、これによって、半導体ウェル領域４４４がバイアス領域４５０を介して出力端子２２に接続されている。
図７に示すように、絶縁ゲート型トランジスタ４３４と絶縁ゲート型トランジスタ４７２の異なる導電型の領域の間に、寄生ダイオード４５４，４５５，４５６が形成されている。ｎ型の半導体ウェル領域４４４とｐ型の第１コンタクト領域４４６の間に、寄生ダイオード４５４が形成されている。ｎ型の半導体ウェル領域４４４とｐ型の第２コンタクト領域４４７の間に、寄生ダイオード４５５が形成されている。ｎ型の半導体ウェル領域４４４とｎ型の第３コンタクト領域４４８の間に、寄生ダイオード４５６が形成されている。

ホールド回路４１０では、リセット端子４２４にロー信号が入力されると、絶縁ゲート型トランジスタ４７２の主電極４７２ａ，４７２ｂの間が導通する。コンデンサ３６に蓄えられた電荷が絶縁ゲート型トランジスタ４７２を通して基準電位端子２４から放出され、コンデンサ３６が保持していた電圧がリセットされる。ピーク電圧の測定後、リセット端子４２４にリセット信号に対応するロー信号を入力することで、コンデンサ３６が保持していたピーク電圧がリセットされ、次の測定に備えることができる。

図７に示すように、リセット回路４７０では、コンデンサ３６に接続されている絶縁ゲート型トランジスタ４７２の一方の主電極４７２ｂが、第３コンタクト領域４４８に接続されている。第３コンタクト領域４４８と半導体ウェル領域４４４の間に、寄生ダイオード４５６が形成されている。寄生ダイオード４５６を介してコンデンサ３６に蓄えられている電荷が放電した場合、入力電圧Ｖinのピーク電圧を良好に保持することができない。本実施例のホールド回路４１０では、寄生ダイオード４５６のアノードに相当する主電極４７２ｂは、インピーダンス変換回路３８の非反転入力端子３８ｂに接続されている。寄生ダイオード５６のカソードに相当するバイアス電極４７２ｃは、インピーダンス変換回路３８の出力端子３８ｃに接続されている。インピーダンス変換回路３８は、非反転入力端子３８ｂの電圧と出力端子３８ｃの電圧が等しく維持されている。そのため、寄生ダイオード４５６のアノード・カソード間に電位差が発生しない。コンデンサ３６に蓄えられている電荷が寄生ダイオード４５６を介して放電されることがない。本実施例のホールド回路４１０でも、入力電圧Ｖinのピーク電圧を良好に保持することができる。

本実施例では、スイッチ回路４３２に形成される絶縁ゲート型トランジスタ４３４とリセット回路４７０に形成される絶縁ゲート型トランジスタ４７２を、共通の半導体基板４４２に形成することができる。さらに、絶縁ゲート型トランジスタ４３４の一方の主電極４３４ｂと絶縁ゲート型トランジスタ４７２の一方の主電極４７２ｂに共通に接続するコンタクト領域を形成することができる。そのため、スイッチ回路４３２とリセット回路４７０を製造するコストを削減することができ、ホールド回路４１０の製造コストを削減することが可能となる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記の本実施例では、スイッチ回路３２に含まれる絶縁ゲート型トランジスタ３４をｐ型の絶縁ゲート型トランジスタを用いて説明したが、ｎ型の絶縁ゲート型トランジスタを用いて形成されていてもよい。ｐ型とｎ型の絶縁ゲート型トランジスタを組み合わせて形成されていてもよい。絶縁ゲート型トランジスタ３４の導電型は限定されない。絶縁ゲート型トランジスタ３６２、絶縁ゲート型トランジスタ４７２についても同様である。
更に、上記の実施例で示した基準電圧端子２４では、いずれの場合でも電源電圧の高電位側に接続されていてもよければ、低電位側に接続されていてもよければ、高電位と低電位の中間電位に接続されていてもよい。

また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

第１実施例のホールド回路１０の回路図を示す。ホールド回路１０の等価回路を示す。第２実施例のホールド回路１１０の等価回路を示す。第３実施例のホールド回路２１０の回路図を示す。第４実施例のホールド回路３１０の回路図を示す。第５実施例のホールド回路４１０の回路図を示す。ホールド回路４１０の等価回路を示す。従来のピークホールド回路５１０を示す。従来のピークホールド回路５１０の問題点を示す図である。

符号の説明

１０ホールド回路
２０入力端子
２２出力端子
２４基準電位端子
２６接続点
３０オペアンプ
３２スイッチ回路
３４絶縁ゲート型トランジスタ
３６コンデンサ
３８インピーダンス変換回路（オペアンプ）
４２半導体基板
４４半導体ウェル領域
４６第１コンタクト領域
４８第３コンタクト領域
５０バイアス領域
５２絶縁膜
５４寄生ダイオード
５６寄生ダイオード
３２４第２基準電位端子
３６０電流阻止用素子
３６２第２の絶縁ゲート型トランジスタ
４２４リセット端子
４７０リセット回路
４７２第３の絶縁ゲート型トランジスタ
５１０ピークホールド回路

Claims

経時的に変化する電圧を入力し、その電圧のピーク電圧またはボトム電圧を保持するホールド回路であり、
前記電圧を入力する電圧入力端子と、保持している電圧を出力する電圧出力端子と、基準電位に接続する基準電位端子と、オペアンプと、スイッチ回路と、コンデンサと、インピーダンス変換回路と、リセット回路と、リセット信号を入力するリセット端子を備えており、
前記オペアンプと前記スイッチ回路と前記コンデンサと前記基準電位端子が、その順序で直列に接続されており、
前記インピーダンス変換回路は、前記スイッチ回路と前記コンデンサとの接続点と前記電圧出力端子の間に接続されており、前記電圧出力端子の電圧を前記接続点の電圧に等しく維持し、
前記オペアンプは、一方の入力端子が前記電圧入力端子に接続されており、他方の入力端子が前記接続点または前記電圧出力端子のいずれか一方に接続されており、その出力端子が前記スイッチ回路に接続されており、
前記スイッチ回路は、半導体ウェル領域内に形成されているとともに一対の主電極とゲート電極を含む第１の絶縁ゲート型トランジスタを有しており、一方の主電極とゲート電極が前記接続点に接続されており、他方の主電極が前記オペアンプの出力端子に接続されており、
前記第１の絶縁ゲート型トランジスタの半導体ウェル領域が前記電圧出力端子に接続されており、
前記リセット回路は、前記コンデンサと並列に接続されており、半導体ウェル領域内に形成されているとともに一対の主電極とゲート電極を含む第２の絶縁ゲート型トランジスタを有しており、そのゲート電極が前記リセット端子に接続されており、前記リセット端子にリセット信号が入力した時に前記コンデンサに帯電している電荷をリセットし、
前記第２の絶縁ゲート型トランジスタの半導体ウェル領域が前記電圧出力端子に接続されていることを特徴とするホールド回路。
電流阻止用素子をさらに備えており、
その電流阻止用素子は前記オペアンプの他方の入力端子と出力端子の間に接続されていることを特徴とする請求項１に記載のホールド回路。
第２基準電位端子をさらに備えており、
電流阻止用素子は半導体ウェル領域内に形成されているとともに一対の主電極とゲート電極を含む第３の絶縁ゲート型トランジスタを有しており、
前記第３の絶縁ゲート型トランジスタの一方の主電極とゲート電極が前記オペアンプの出力端子に接続されており、他方の主電極が前記オペアンプの他方の入力端子に接続されており、半導体ウェル領域が前記第２基準電位端子に接続されていることを特徴とする請求項１又は２に記載のホールド回路。
前記第１の絶縁ゲート型トランジスタと第２の絶縁ゲート型トランジスタは、
半導体基板内に形成されている第１導電型の半導体ウェル領域と、
前記半導体ウェル領域内に形成されており、前記第１の絶縁ゲート型トランジスタの他方の主電極と接する第２導電型の第１コンタクト領域と、
前記半導体ウェル領域内に形成されており、前記半導体ウェル領域によって前記第１コンタクト領域から隔てられており、前記第２の絶縁ゲート型トランジスタの他方の主電極と接する第２導電型の第２コンタクト領域と、
前記半導体ウェル領域内に形成されており、前記半導体ウェル領域によって前記第１コンタクト領域と前記第２コンタクト領域から隔てられており、前記第１の絶縁ゲート型トランジスタの一方の主電極と第２の絶縁ゲート型トランジスタの一方の主電極に接する第２導電型の第３コンタクト領域と、
前記半導体ウェル領域内にはバイアス領域が形成されており、
前記第１の絶縁ゲート型トランジスタのゲート電極は、前記第１コンタクト領域と前記第３コンタクト領域の間に存在している前記半導体ウェル領域に絶縁膜を介して対向しており、
前記第２の絶縁ゲート型トランジスタのゲート電極は、前記第２コンタクト領域と前記第３コンタクト領域の間に存在している前記半導体ウェル領域に絶縁膜を介して対向しており、
前記半導体ウェル領域は、前記バイアス領域を介して前記電圧出力端子に接続されていることを特徴とする請求項１〜３のいずれか１項に記載のホールド回路。