JP5102131B2 - ホールド回路 - Google Patents

Description

本発明は、アナログ電圧を入力し、ホールド信号が入力した時のアナログ電圧を保持するホールド回路に関する。

経時的に変化するアナログ電圧の電圧値をサンプリングしたい場面が存在する。このような場合に、ホールド回路が利用される。ホールド回路は、アナログ電圧を入力し、ホールド信号が入力した時のアナログ電圧を保持する。

図１０に、従来のホールド回路９０２の回路図を示す。ホールド回路９０２は、アナログ電圧を入力する入力端子Ｐ１と、ホールド信号Ｈｏを入力するホールド端子Ｐ３と、保持している電圧を出力する出力端子Ｐ２と、基準電位（この場合は接地電圧）に接続する基準電位端子Ｐ４を備えている。また、ホールド回路９０２は、スイッチ回路Ｓ１と、コンデンサＣと、インピーダンス変換回路ＯＰ１を備えている。ホールド回路９０２では、入力端子Ｐ１とスイッチ回路Ｓ１とコンデンサＣと基準電位端子Ｐ４が、その順序で直列に接続されている。インピーダンス変換回路ＯＰ１は、スイッチ回路Ｓ１とコンデンサＣとの接続点Ｐ５と出力端子Ｐ２の間に接続されており、出力端子Ｐ２の電圧を接続点Ｐ５の電圧に等しく維持する。

スイッチ回路Ｓ１は、ｎ型の絶縁ゲート型トランジスタＴｒ１を有している。絶縁ゲート型トランジスタＴｒ１のドレイン電極ｂ１は接続点Ｐ５に電気的に接続されている。絶縁ゲート型トランジスタＴｒ１のソース電極ｂ２は入力端子Ｐ１に電気的に接続されている。絶縁ゲート型トランジスタＴｒ１のゲート電極ｂ３はホールド端子Ｐ３に電気的に接続されている。絶縁ゲート型トランジスタＴｒ１は、ホールド端子Ｐ３にホールド信号Ｈｏが入力したときにオフする。
インピーダンス変換回路ＯＰ１は、非反転入力端子ａ２が接続点Ｐ５に電気的に接続されており、反転入力端子ａ１が出力端子ａ３に電気的に接続されている。インピーダンス変換回路ＯＰ１は、ボルテージフォロワ回路を形成している。

図１１に、図１０の絶縁ゲート型トランジスタＴｒ１が形成された半導体基板９３２の断面図を模式的に示す。絶縁ゲート型トランジスタＴｒ１は、ｎ型の不純物を低濃度に含んだ半導体基板９３２に形成されている。半導体基板９３２の表層部には、ｐ型の半導体ウェル領域９３４が形成されている。半導体ウェル領域９３４内には、ｎ型の不純物を高濃度に含んだドレイン領域９３６とソース領域９３８が形成されている。ドレイン領域９３６とソース領域９３８の間に存在している半導体ウェル領域９３４の表面には、絶縁膜９４２を介してゲート電極ｂ３が形成されている。半導体ウェル領域９３４内にはさらに、ｐ型の不純物を高濃度に含んだバイアス領域９４４が形成されている。半導体ウェル領域９３４は、バイアス領域９４４を介してＧＮＤ電位に固定されている。

図１２に、定期的に入力電圧Ｖinの電圧値をサンプリングするホールド回路９０２のタイミングチャートを示す。図１２に示すように、ホールド信号Ｈｏは、入力電圧Ｖinを保持しないサンプル期間（Ｓ）でハイであり、入力電圧Ｖinを保持するホールド期間（Ｈ）でローである。このため、サンプル期間（Ｓ）では、スイッチ回路Ｓ１がオンし、入力電圧Ｖinがスイッチ回路Ｓ１を介してコンデンサＣに入力される。この電圧がインピーダンス変換回路ＯＰ１を介して出力端子Ｐ２へ出力され、出力電圧Ｖoutが入力電圧Ｖinに追従して変動する。ホールド期間（Ｈ）では、スイッチ回路Ｓ１がオフし、スイッチ回路Ｓ１がオフする時に入力していた入力電圧ＶinがコンデンサＣに保持される。ホールド期間（Ｈ）では、保持した電圧を次のサンプル期間（Ｓ）まで出力端子Ｐ２に出力する。このようなホールド回路が特許文献１に記載されている。

特開平７−２６２７８９号公報

図１１に示すように、ｐ型の半導体ウェル領域９３４とｎ型のドレイン領域９３６の間には寄生ダイオードＤ１が形成されている。ｐ型の半導体ウェル領域９３４とｎ型のソース領域９３８の間には寄生ダイオードＤ２が形成されている。通常、入力電圧Ｖinが正電圧で推移すれば、コンデンサＣに保持される電圧も正電圧であり、ドレイン領域９３６に印加される電圧も正電圧である。そのため、寄生ダイオードＤ１には逆方向電圧が印加されるので、コンデンサＣに帯電している電荷量が維持されるはずである。
しかし、絶縁ゲート型トランジスタＴｒ１の温度上昇にともない、寄生ダイオードＤ１の逆電圧抵抗は、減少する。そのため、寄生ダイオードＤ１を介してコンデンサＣに保持される電圧に影響を及ぼす逆方向電流（以下、リーク電流と呼ぶ）が流れることがある。図１３に、ホールド期間（Ｈ）の各電圧のタイミングチャートを拡大して示す。図１３に示すように、寄生ダイオードＤ１を介して逆方向電流が流れると、コンデンサＣに帯電している電荷量が減少し、ホールド期間（Ｈ）の出力電圧Ｖoutが変動してしまう。従来のホールド回路９０２は、出力電圧Ｖoutを良好に保持することができない。

本発明は上記の課題を解決する。すなわち本発明は、リーク電流が抑制されたホールド回路を提供することを目的としている。

本発明は、アナログ電圧を入力し、ホールド信号が入力した時のアナログ電圧を保持するホールド回路に具現化される。本発明のホールド回路は、アナログ電圧を入力する入力端子と、ホールド信号を入力するホールド端子と、保持している電圧を出力する出力端子と、基準電位に接続する基準電位端子を備えている。ホールド回路はさらに、スイッチ回路と、コンデンサと、インピーダンス変換回路を備えている。入力端子とスイッチ回路とコンデンサと基準電位端子は、その順序で直列に接続されている。インピーダンス変換回路は、スイッチ回路とコンデンサとの接続点と出力端子の間に接続されており、出力端子の電圧を接続点の電圧に等しく維持する。スイッチ回路は、半導体ウェル領域内に形成されているとともに一対の主電極とゲート電極を含む絶縁ゲート型トランジスタを有している。絶縁ゲート型トランジスタの一方の主電極が前記接続点に電気的に接続されており、ゲート電極がホールド端子に電気的に接続されており、半導体ウェル領域が出力端子に接続されている。また、スイッチ回路は、ホールド端子にホールド信号が入力した時にオフする。

本発明のホールド回路では、絶縁ゲート型トランジスタの半導体ウェル領域を出力端子に接続する。これにより、半導体ウェル領域の電圧が出力端子の電圧に等しく維持される。出力端子の電圧は、コンデンサに保持されている電圧である。したがって、半導体ウェル領域の電圧がコンデンサに保持されている電圧に等しい関係が維持される。即ち、半導体ウェル領域とコンデンサの間に電位差が生じない。このため、半導体ウェル領域とコンデンサの間に形成されている寄生ダイオードの両端に電位差が生じないので、寄生ダイオードを介して流れるリーク電流が抑制される。ホールド期間において、コンデンサで保持している電荷量が変動することがなく、コンデンサによって電圧を確実に保持することができる。

絶縁ゲート型トランジスタは半導体基板を利用して形成することができる。この場合、絶縁ゲート型トランジスタは、第１導電型の半導体ウェル領域と、第２導電型の第１コンタクト領域と、第２導電型の第２コンタクト領域と、半導体ウェル領域よりも不純物濃度が高い第１導電型のバイアス領域を有している。
半導体ウェル領域は、半導体基板内に形成されている。第１コンタクト領域と第２コンタクト領域とバイアス領域は、半導体ウェル領域内に形成されている。第１コンタクト領域と第２コンタクト領域は、半導体ウェル領域によって隔てられている。第１コンタクト領域は、一方の主電極と接する。第２コンタクト領域は、他方の主電極と接する。ゲート電極は、第１コンタクト領域と第２コンタクト領域の間に存在している半導体ウェル領域に絶縁膜を介して対向している。バイアス領域は、第１コンタクト領域に隣接して形成されている。半導体ウェル領域は、バイアス領域を介して出力端子に電気的に接続されている。
バイアス領域は不純物濃度が高く、バイアス領域の内部抵抗が低い。このため、バイアス領域は、その領域内での電位分布が小さく、領域内全体がホールド回路の出力電圧に維持される。これによって、第１コンタクト領域とバイアス領域の間に生じる電位差を小さくすることができ、寄生ダイオードを介して流れるリーク電流を抑制する効果が良好に得られる。

バイアス領域は、第１コンタクト領域と半導体ウェル領域の界面のうち、第２コンタクト領域に対向しない範囲の界面に接していることが好ましい。
上記のように形成されることで、バイアス領域と第１コンタクト領域が隣接する面積が拡大し、寄生ダイオードの大部分で電位差の小さい状態が得られる。寄生ダイオードに生じる電位差をさらに小さくすることができ、リーク電流を抑制することができる。
バイアス領域は、第１コンタクト領域の界面のうち、第２コンタクト領域に対向する界面に形成されないことが好ましい。
上述したように、第１コンタクト領域と第２コンタクト領域の間に位置している範囲の半導体ウェル領域に、絶縁膜を介してゲート電極が対向している。絶縁ゲート型トランジスタでは、ゲート閾値を低く抑えるために、ゲート電極に対向している半導体ウェル領域の不純物濃度が低いことが望まれている。本発明では、バイアス領域が第１コンタクト領域の界面のうちの第２コンタクト領域に対向する範囲の界面には形成されないので、ゲート電極と対向する半導体ウェル領域の不純物濃度を低く抑えることができる。絶縁ゲート型トランジスタのゲート閾値を低く抑えることができる。

スイッチ回路は、入力端子と絶縁ゲート型トランジスタの他方の主電極の間に接続されている電流阻止用素子をさらに有している。その電流阻止用素子が、絶縁ゲート型トランジスタの他方の主電極からホールド回路の入力端子へ電流が流れることを阻止する。
入力端子に入力する入力電圧がコンデンサに保持されている電圧よりも小さい場合（絶縁ゲート型トランジスタがｎ型）若しくは大きい場合（同ｐ型）、出力端子から半導体ウェル領域、第２コンタクト領域、他方の主電極を介して入力端子に向けて流入出する電流が流れる。この電流が流れると、ホールド回路の消費電力が増大する虞がある。電流阻止用素子が設けられていると、この逆電流を阻止することができるので、ホールド回路の消費電力を低く抑えることができる。

電流阻止用素子は、半導体ウェル領域に形成されているとともに一対の主電極とゲート電極を含む電流阻止用絶縁ゲート型トランジスタである。
電流阻止用絶縁ゲート型トランジスタが絶縁ゲート型トランジスタと同一導電型である場合、一方の主電極が絶縁ゲート型トランジスタの他方の主電極に電気的に接続されており、他方の主電極が入力端子に電気的に接続されており、ゲート電極がホールド端子に電気的に接続されており、半導体ウェル領域が基準電位端子に電気的に接続されている。

また電流阻止用絶縁ゲート型トランジスタが絶縁ゲート型トランジスタと異なる導電型である場合、ホールド回路はホールド信号を反転させた反転ホールド信号を入力する反転ホールド端子と、第２の基準電位に接続する第２基準電位端子をさらに備えていることが好ましい。この場合、一方の主電極が絶縁ゲート型トランジスタの他方の主電極に電気的に接続されており、他方の主電極が入力端子に電気的に接続されており、ゲート電極が反転ホールド端子に電気的に接続されており、半導体ウェル領域が第２基準電位端子に電気的に接続されている。

本発明のスイッチ回路は、切換回路をさらに備えている。切換回路は、絶縁ゲート型トランジスタと電流阻止用絶縁ゲート型トランジスタを接続する配線と出力端子の間に接続されている。その切換回路は、ホールド信号が入力した時にオンする。
絶縁ゲート型トランジスタと電流阻止用絶縁ゲート型トランジスタが直列に接続されており、２つのトランジスタが同時にオフする場合、２つのトランジスタの間の配線の電位がフローティングとなる。上記のスイッチ回路では、この配線が切換回路を介して出力端子に接続されている。切換回路は２つのトランジスタが同時にオフする場合にオンする。これにより、２つのトランジスタが同時にオフしたときに、２つのトランジスタの間の配線の電位を出力電圧に固定することができる。したがって、２つのトランジスタの間の配線の電位を安定させることができ、スイッチ回路の動作を安定させることができる。

本発明のスイッチ回路は、第２絶縁ゲート型トランジスタをさらに備えているのが好ましい。第２絶縁ゲート型トランジスタは、入力端子と接続点の間において、絶縁ゲート型トランジスタに対して並列に接続されている。さらに、第２絶縁ゲート型トランジスタは、絶縁ゲート型トランジスタに対して逆導電型である。また、第２絶縁ゲート型トランジスタの半導体ウェル領域も出力端子に電気的に接続されていることを特徴としている。
スイッチ回路が上記のように構成されることで、相補型のスイッチ回路を構成することができる。これにより、入力電圧の動作範囲を広げることができ、スイッチ回路を切換える際に、コンデンサに保持されている電圧の影響を抑制することができる。

本発明によると、ホールド回路に流れるリーク電流を抑制することができ、ホールド信号が入力した時のアナログ電圧を確実に保持することができる。

以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）絶縁ゲート型トランジスタは、半導体ウェル領域内に形成されている第２のバイアス領域を備えている。第２のバイアス領域は、半導体ウェル領域によってバイアス領域から隔てられており、第２コンタクト領域に隣接して形成されている。第２のバイアス領域は、半導体ウェル領域と同一導電型であり、半導体ウェル領域よりも高い不純物を含んでいる。第２のバイアス領域は、ウェル端子に接続されている。
（特徴２）第２のバイアス領域は、第２コンタクト領域と半導体ウェル領域の界面のうち、第１コンタクト領域に対向しない範囲の界面に接している。

（第１実施例）
図１に、ホールド回路２を示す。ホールド回路２は、アナログ電圧を入力する入力端子２０と、コンデンサ１０に保持している電圧を出力する出力端子２２と、接地して用いる基準電位端子２４と、ホールド信号Ｈｏを入力するホールド端子２８と、スイッチ回路４と、コンデンサ１０と、ボルテージフォロワ回路８（インピーダンス変換回路）を備えている。
入力端子２０と、スイッチ回路４と、コンデンサ１０と、基準電位端子２４が、その順序で直列に接続されている。
ボルテージフォロワ回路８は、スイッチ回路４とコンデンサ１０との接続点３０と出力端子２２の間に接続されており、出力端子２２の電圧を接続点３０の電圧に等しく維持している。
スイッチ回路４は、図２を用いて後述するように、半導体ウェル領域に形成されている絶縁ゲート型トランジスタ６を備えている。絶縁ゲート型トランジスタ６は、一対の主電極６ａ、６ｂとバイアス電極６ｃとゲート電極６ｄを有する。絶縁ゲート型トランジスタ６の一方の主電極６ａが、配線１４を介して接続点３０に電気的に接続されている。絶縁ゲート型トランジスタ６の他方の主電極６ｂが、配線１２を介して入力端子２０に電気的に接続されている。絶縁ゲート型トランジスタ６のゲート電極６ｄが、ホールド端子２８に電気的に接続されている。バイアス電極６ｃが、出力端子２２に電気的に接続されている。
スイッチ回路４では、ホールド端子２８にホールド信号Ｈｏが入力した時にスイッチ回路４がオフする。即ち、ホールド端子２８にロー電圧が入力されると、スイッチ回路４がオフする。ホールド端子２８にハイ電圧が入力されると、スイッチ回路４がオンする。ここでは、ホールド端子２８に印加されるロー電圧をホールド信号Ｈｏという。
ボルテージフォロワ回路８の非反転入力端子８ｂは、スイッチ回路４とコンデンサ１０の接続点３０に接続されている。ボルテージフォロワ回路８の反転入力端子８ａは、ボルテージフォロワ回路８の出力端子８ｃに接続されており、ボルテージフォロワ回路８の出力端子８ｃはホールド回路２の出力端子２２に接続されている。ボルテージフォロワ回路８は、上記のように接続することで、出力端子８ｃの電圧を非反転入力端子８ｂの電圧に一致させている。また、出力端子８ｃと非反転入力端子８ｂの間は高抵抗であり、実質的に絶縁している。出力端子８ｃに電流が流れても、非反転入力端子８ｂの電圧が低下することはなく、コンデンサ１０に蓄えられた電荷がボルテージフォロワ回路８を通して放電することがない。

図２を用いて、絶縁ゲート型トランジスタ６の構造を説明する。図２に、半導体基板３２内の半導体ウェル領域３４に形成された絶縁ゲート型トランジスタ６の断面図を示す。
絶縁ゲート型トランジスタ６はｎ型の絶縁ゲート型トランジスタであり、ｎ型不純物を低濃度に含んだ半導体基板３２に形成されている。ｐ型の半導体ウェル領域３４が半導体基板３２に形成されている。半導体ウェル領域３４は、半導体基板３２に半導体基板３２の不純物濃度よりも高いｐ型不純物を打ち込むことによって形成されている。ｎ型の第１コンタクト領域３６とｎ型の第２コンタクト領域３８が半導体ウェル領域３４内に形成されている。第１コンタクト領域３６と第２コンタクト領域３８は、半導体ウェル領域３４の一部に半導体ウェル領域３４の不純物濃度よりも高いｎ型不純物を打ち込むことによって形成されている。第１コンタクト領域３６と第２コンタクト領域３８は、半導体ウェル領域３４によって隔てられている。ｐ型のバイアス領域４４が半導体ウェル領域３４内に形成されている。バイアス領域４４は、半導体ウェル領域３４に半導体ウェル領域３４の不純物濃度よりも高い濃度のｐ型不純物を打ち込むことによって形成されている。バイアス領域４４は第１コンタクト領域３６に隣接して形成されている。第１コンタクト領域３６と第２コンタクト領域３８の間に存在している半導体ウェル領域３４に対向する位置には、絶縁膜４２を介してゲート電極６ｄが形成されている。
第１コンタクト領域３６は、一方の主電極６ａに接続されている。第２コンタクト領域３８は、他方の主電極６ｂに接続されている。バイアス領域４４は、バイアス電極６ｃに接続されている。バイアス電極６ｃは出力端子２２に接続されており、これによって、半導体ウェル領域３４がバイアス領域４４を介して出力端子２２に電気的に接続されている。
図２に示すように、絶縁ゲート型トランジスタ６の異なる導電型の領域の間に、寄生ダイオード４６、４８が形成されている。ｐ型の半導体ウェル領域３４とｎ型の第１コンタクト領域３６の間に、寄生ダイオード４６が形成されている。ｐ型の半導体ウェル領域３４とｎ型の第２コンタクト領域３８の間に、寄生ダイオード４８が形成されている。

ホールド回路２では、ホールド端子２８にハイ電圧が入力されると、絶縁ゲート型トランジスタ６の主電極６ａと６ｂの間が導通する。入力端子２０に入力されたアナログ電圧の入力電圧Ｖinがコンデンサ１０へと入力され、ボルテージフォロワ回路８によって、この電圧が出力端子２２から出力される。このため、出力電圧Ｖoutが入力電圧Ｖinに追従して変動する。

ホールド回路２では、ホールド端子２８にロー電圧（ホールド信号Ｈｏ）が入力されると、絶縁ゲート型トランジスタ６の主電極６ａと６ｂの間が非導通となり、スイッチ回路４がオフする。ホールド端子２８にホールド信号Ｈｏが入力される際にコンデンサ１０に印加されていた電圧が保持され、出力電圧Ｖoutが保持される。
本実施例のホールド回路２では、絶縁ゲート型トランジスタ６のバイアス電極６ｃが、配線２６を介して出力端子２２に接続されている。寄生ダイオード４６のカソードに相当する主電極６ａは、配線１４を介してボルテージフォロワ回路８の非反転入力端子８ｂに接続されている。寄生ダイオード４６のアノードに相当するバイアス電極６ｃは、配線２６を介してボルテージフォロワ回路８の出力端子８ｃに接続されている。ボルテージフォロワ回路８は、非反転入力端子８ｂの電圧と出力端子８ｃの電圧が等しく維持されている。そのため、寄生ダイオード４６のアノード・カソード間に電位差が発生しない。コンデンサ１０に蓄えられている電荷が寄生ダイオード４６を通して放電されることがない。コンデンサ１０で保持されている電圧が変動することがなく、出力電圧Ｖoutを確実に保持することができる。

本実施例では、半導体ウェル領域３４と出力端子２２を接続する際に、バイアス領域４４を介して接続されている。バイアス領域４４は不純物濃度が高く、バイアス領域４４の内部抵抗が低い。このため、バイアス領域４４は、その領域内での電位分布が小さく領域内全体がホールド回路２の出力電圧に維持される。これによって、第１コンタクト領域３６と半導体ウェル領域３４の間に生じる電位差を小さくすることができ、寄生ダイオード４６を介して流れる電流を抑制する効果が良好に得られる。

（第２実施例）
図３に、第２実施例のホールド回路１０２を示す。本実施例のホールド回路１０２の絶縁ゲート型トランジスタ１０６では、半導体ウェル領域３４に形成されるバイアス領域１４４が、第１コンタクト領域３６と半導体ウェル領域３４の界面のうち、第２コンタクト領域３８に対向する範囲の界面３６ａ以外の界面に接して形成されている。
本実施例では、バイアス領域１４４と第１コンタクト領域３６が隣接する面積が拡大し、寄生ダイオード１４６の大部分で電位差の小さい状態が得られる。寄生ダイオード１４６に生じる電位差をさらに小さくすることができ、リーク電流を抑制することができる。コンデンサ１０で保持している電圧が変動することがなく、出力電圧Ｖoutを確実に保持することができる。

尚、第１コンタクト領域３６の界面のうち、第１コンタクト領域３６と半導体ウェル領域３４の界面のうちの第２コンタクト領域３８に対向する範囲の界面３６ａにはバイアス領域１４４が形成されないことが好ましい。第１コンタクト領域３６と第２コンタクト領域３８の間に位置している範囲の半導体ウェル領域３４は、絶縁ゲート型トランジスタ６のチャネル部に相当する。絶縁ゲート型トランジスタ６では、ゲート閾値を低く抑えるためにチャネル部の不純物濃度が低いことが望まれる。本実施例では、チャネル部に不純物濃度が高いバイアス領域１４４が形成されない。チャネル部の不純物濃度を低く抑えることができ、絶縁ゲート型トランジスタ６のゲート閾値を低く維持することができる。

（第３実施例）
図４に、第３実施例のホールド回路２０２を示す。本実施例のホールド回路２０２は、入力端子２０と絶縁ゲート型トランジスタ６の他方の主電極６ｂの間に、電流阻止用絶縁ゲート型トランジスタ（以下、電流阻止用トランジスタ）５２を備えている。その他の点は第１実施例のホールド回路２と同じであり、重複説明を省略する。
電流阻止用トランジスタ５２は、半導体ウェル領域に形成されており、一対の主電極５２ａ、５２ｂとバイアス電極５２ｃとゲート電極５２ｄを有する。電流阻止用トランジスタ５２の一方の主電極５２ａが、配線６０を介して絶縁ゲート型トランジスタの主電極６ｂに電気的に接続されている。電流阻止用トランジスタ５２の他方の主電極５２ｂが、配線１２を介して入力端子２０に電気的に接続されている。電流阻止用トランジスタ５２の半導体ウェル領域に電気的に接続されているバイアス電極５２ｃが、基準電位端子２４に接続されている。電流阻止用トランジスタ５２のゲート電極５２ｄが、配線５４を介してホールド端子２８に電気的に接続されている。電流阻止用トランジスタ５２は、絶縁ゲート型トランジスタ６と同一導電型の絶縁ゲート型トランジスタである。そのため、ホールド端子２８に入力される電圧によって、絶縁ゲート型トランジスタ６と電流阻止用トランジスタ５２が、同時にオン状態とオフ状態の内の同じ状態へと切換えられる。

図１に示す絶縁ゲート型トランジスタ６では、寄生ダイオード４８を介して出力端子２２が入力端子２０に接続されている。ホールド端子２８にホールド信号Ｈｏが入力されるホールド期間（Ｈ）では、出力電圧Ｖoutが保持されており、入力電圧Ｖinに追随して変化しない。ホールド期間（Ｈ）に入力電圧Ｖinが出力電圧Ｖoutよりも低下した場合、寄生ダイオード４８を介して入力端子２０と出力端子２２の間に電流（逆電流）が流れる。大きな逆電流が流れた場合、ホールド回路２の消費電力が増大する虞がある。
本実施例のホールド回路２０２では、絶縁ゲート型トランジスタ６の他方の主電極６ｂと入力端子２０の間に電流阻止用トランジスタ５２が形成されており、ホールド期間（Ｈ）に電流阻止用トランジスタ５２がオフする。ホールド期間（Ｈ）に電流阻止用トランジスタ５２を通して入力端子２０と出力端子２２の間で逆電流が流れることがない。ホールド回路２０２の消費電力を抑制することができる。

また、絶縁ゲート型トランジスタ６と電流阻止用トランジスタ５２に形成された寄生ダイオードを通して流れる逆電流も抑制される。本実施例のスイッチ素子２０４では、入力端子２０と出力端子２２の間に、３つの寄生ダイオード４８、５６、５８が直列に接続されている。これによって、入力端子２０と出力端子２２の間の寄生ダイオードの抵抗成分が増大し、寄生ダイオードを通して入力端子２０と出力端子２２の間に流れる逆電流が抑制される。

（第４実施例）
絶縁ゲート型トランジスタと電流阻止用トランジスタの導電型は異なっていてもよい。
図５に、第４実施例のホールド回路２０３を示す。本実施例のホールド回路２０３は、反転ホールド端子２９と第２基準電位端子２５を備えている。また、入力端子２０と絶縁ゲート型トランジスタ６の他方の主電極６ｂの間に、絶縁ゲート型トランジスタ６と異なる導電型の電流阻止用トランジスタ２５２を備えている。その他の点は第３実施例のホールド回路２０２と同じであり、重複説明を省略する。
反転ホールド端子２９には、ホールド信号Ｈｏを反転した反転ホールド信号Ｈｒが入力されている。第２基準電位端子２５は、電圧源Ｖddに接続されている。電流阻止用トランジスタ２５２は、半導体ウェル領域に形成されており、一対の主電極２５２ａ、２５２ｂとバイアス電極２５２ｃとゲート電極２５２ｄを有する。電流阻止用トランジスタ２５２の一方の主電極２５２ａが、配線６０を介して絶縁ゲート型トランジスタの主電極６ｂに電気的に接続されている。電流阻止用トランジスタ２５２の他方の主電極２５２ｂが、配線１２を介して入力端子２０に電気的に接続されている。電流阻止用トランジスタ２５２の半導体ウェル領域に電気的に接続されているバイアス電極２５２ｃが、第２基準電位端子２５に接続されている。電流阻止用トランジスタ２５２のゲート電極５２ｄが、配線５５を介して反転ホールド端子２９に電気的に接続されている。電流阻止用トランジスタ２５２は、絶縁ゲート型トランジスタ６と異なる導電型の絶縁ゲート型トランジスタである。そのため、反転ホールド端子２９に入力される反転ホールド信号Ｈｒの電圧によって、絶縁ゲート型トランジスタ６と電流阻止用トランジスタ５２が、同時にオン状態とオフ状態の内の同じ状態へと切換えられる。
本実施例のホールド回路２０３でも、ホールド期間（Ｈ）に電流阻止用トランジスタ２５２を通して入力端子２０と出力端子２２の間で逆電流が流れることがない。ホールド回路２０３の消費電力を抑制することができる。

入力端子２０と絶縁ゲート型トランジスタ６の他方の主電極６ａの間に配置される素子は、電流阻止用トランジスタ５２、２５２に限られない。ホールド期間（Ｈ）に、絶縁ゲート型トランジスタ６の他方の主電極６ｂと入力端子２０の間に逆電流が流れることを阻止することができる電流阻止用素子であれよく、スイッチ素子やダイオード等で構成されていてもよい。ホールド回路２０２、２０３の用途にあわせて適宜選択することができる。

（第５実施例）
図６に、第５実施例のホールド回路３０２を示す。本実施例のホールド回路３０２は、絶縁ゲート型トランジスタ６と電流阻止用トランジスタ５２を接続する配線６０と出力端子２２の間に接続されている切換回路６２を備えている。その他の点は第３実施例のホールド回路２０２と同じであり、重複説明を省略する。
切換回路６２は、ｐ型の絶縁ゲート型トランジスタ６４を備えている。絶縁ゲート型トランジスタ６４は、一対の主電極６４ａ、６４ｂとバイアス電極６４ｃとゲート電極６４ｄを有する。絶縁ゲート型トランジスタ６４の一方の主電極６４ａが、配線６０に電気的に接続されている。絶縁ゲート型トランジスタ６４の他方の主電極６４ｂが、配線２６を介して出力端子２２に電気的に接続されている。絶縁ゲート型トランジスタ６４の半導体ウェル領域に電気的に接続されているバイアス電極６４ｃが、固定電源６６に電気的に接続されている。絶縁ゲート型トランジスタ６４のゲート電極６４ｄが、配線５４を介してホールド端子２８に接続されている。
切換回路６２では、ホールド端子２８にホールド信号Ｈｏが入力した時に切換回路６２がオンする。即ち、ホールド端子２８にロー電圧が入力されると、切換回路６２がオンする。ホールド端子２８にハイ電圧が入力されると、切換回路６２がオフする。

図４に示すホールド回路２０２では、ホールド端子２８にロー電圧（ホールド信号Ｈｏ）が入力されると、絶縁ゲート型トランジスタ６と電流阻止用トランジスタ５２が同時にオフし、配線６０の電位がフローティングとなる。配線６０の電位が定まらず、ホールド回路２０２の動作が不安定となる。
本実施例のホールド回路３０２では、配線６０が切換回路６２の絶縁ゲート型トランジスタ６４を介して出力端子２２に接続されている。絶縁ゲート型トランジスタ６４の導電型は、絶縁ゲート型トランジスタ６と電流阻止用トランジスタ５２の導電型と異なるため、ホールド端子２８にロー電圧（ホールド信号Ｈｏ）が入力されると、絶縁ゲート型トランジスタ６４がオンする。絶縁ゲート型トランジスタ６と電流阻止用トランジスタ５２が同時にオフする際に、絶縁ゲート型トランジスタ６４を介して配線６０を出力電圧Ｖoutに電気的に接続することができる。配線６０の電位を安定させることができ、ホールド回路３０２の動作を安定させることができる。
尚、絶縁ゲート型トランジスタ６４の導電型を絶縁ゲート型トランジスタ６、電流阻止用トランジスタ５２と同じにすることもできる。その場合には、ホールド信号Ｈｏを反転した反転ホールド信号Ｈｒを絶縁ゲート型トランジスタ６４のゲート電極６４ｄに入力する。又、絶縁ゲート型トランジスタ６４を相補の２つの絶縁ゲート型トランジスタで構成しても良い。

（第６実施例）
図７に、第６実施例のホールド回路４０２を示す。本実施例のホールド回路４０２は、スイッチ回路４０４に、ｐ型の絶縁ゲート型トランジスタ７０と反転回路７４を備えている。その他の点は第１実施例のホールド回路２と同じであり、重複説明を省略する。
絶縁ゲート型トランジスタ７０は、入力端子２０と接続点３０に接続されており、絶縁ゲート型トランジスタ６に対して並列に接続されている。絶縁ゲート型トランジスタ７０は、一対の主電極７０ａ、７０ｂとバイアス電極７０ｃとゲート電極７０ｄを有する。絶縁ゲート型トランジスタ７０の一方の主電極７０ａが、配線１４を介して接続点３０に電気的に接続されている。絶縁ゲート型トランジスタ７０の他方の主電極７０ｂが、配線１２を介して入力端子２０に電気的に接続されている。半導体ウェル領域に電気的に接続するバイアス電極７０ｃが、配線２６を介して出力端子２２に電気的に接続されている。絶縁ゲート型トランジスタ７０のゲート電極７０ｄが、反転回路７４を介してホールド端子２８に電気的に接続されている。そのため、ゲート電極７０ｄに入力される信号は、ゲート電極６ｄに入力される信号と反転する。絶縁ゲート型トランジスタ６と絶縁ゲート型トランジスタ７０はその導電型が異なる。そのため、絶縁ゲート型トランジスタ６と絶縁ゲート型トランジスタ７０が、同時にオン状態とオフ状態の内の同じ状態へと切換えられる。
ホールド回路４０２では、スイッチ回路４０４が上記のように構成されることで、相補型のスイッチ回路４０４を構成することができる。これにより、入力電圧Ｖinの動作範囲を広げることができ、スイッチ回路４０４を切換える際に、コンデンサ１０に保持されている電圧（半導体ウェル領域に入力されている電圧に等しい）が入力電圧Ｖinに与える影響を抑制することができる。

図７のように、ホールド回路４０２に異なる導電型の絶縁ゲート型トランジスタが含まれる場合でも、絶縁ゲート型トランジスタが同一の基板に形成されることが好ましい。
図８に、ｎ型の絶縁ゲート型トランジスタ６とｐ型の絶縁ゲート型トランジスタ７０が１つの半導体基板４３２に形成されたホールド回路４０２を示す。
絶縁ゲート型トランジスタ６と絶縁ゲート型トランジスタ７０は、ｎ型不純物を低濃度に含んだ半導体基板４３２に形成されている。ｐ型の第１半導体ウェル領域３４が半導体基板４３２に形成されている。第１半導体ウェル領域３４は、半導体基板４３２に半導体基板４３２の不純物濃度よりも高い濃度のｐ型不純物を打ち込むことによって形成されている。ｎ型の絶縁ゲート型トランジスタ６が第１半導体ウェル領域３４内に形成されている。ｐ型の第２半導体ウェル領域８２が半導体基板４３２内の第１半導体ウェル領域３４と別の位置に形成されている。第２半導体ウェル領域８２は、半導体基板４３２に半導体基板４３２の不純物濃度よりも高い濃度のｐ型不純物を打ち込むことによって形成されている。ｎ型の第３半導体ウェル領域８４が第２半導体ウェル領域８２内に形成されている。第３半導体ウェル領域８４は、第２半導体ウェル領域８２に第２半導体ウェル領域８２の不純物濃度よりも高い濃度のｎ型不純物を打ち込むことによって形成されている。ｐ型の絶縁ゲート型トランジスタ７０が第３半導体ウェル領域８４内に形成されている。
例えば、図８に示すように、ｐ型の第２半導体ウェル領域８２の内部にさらにｎ型の第３半導体ウェル領域８４を形成するツインウェル構造８８を形成することで、異なる導電型の絶縁ゲート型トランジスタを同一半導体基板に形成することができる。ホールド回路を簡易に形成することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記の本実施例では、スイッチ回路４に含まれる絶縁ゲート型トランジスタ６をｎ型の絶縁ゲート型トランジスタを用いて説明したが、ｐ型の絶縁ゲート型トランジスタが形成されていてもよい。絶縁ゲート型トランジスタ６の導電型は限定されない。電流阻止用トランジスタ５２、絶縁ゲート型トランジスタ６４についても同様である。

また、半導体ウェル領域３４に、第２のバイアス領域９０が形成されていても良い。半導体ウェル領域３４に、第２のバイアス領域９０が形成されたホールド回路５０２を図９に示す。バイアス領域９０は半導体ウェル領域３４を介してバイアス領域４４から隔てられており、第２コンタクト領域３８に隣接して形成されている。バイアス領域９０は、半導体ウェル領域３４と同一導電型であり、半導体ウェル領域３４よりも高い不純物を含んでいる。バイアス領域９０は、ウェル端子６ｅに接続されている。
絶縁ゲート型トランジスタ５０６では、バイアス領域９０が形成されていることで、第２コンタクト領域３８とバイアス領域９０は短絡しても良いが、より安定化のために間に等電位回路９２を形成することができる。また、バイアス領域９０は、第２コンタクト領域３８と半導体ウェル領域３４の界面のうち、第１コンタクト領域３６に対向しない範囲の界面に接していることが好ましい。半導体ウェル領域３４に流れる電流９４を半導体ウェル領域３４の広い範囲で均一に流すことができ、半導体ウェル領域３４に流れる電流９４を安定させることができる。この電流９４を小さくしたい場合は、領域４４からより遠くになるように領域３８と分離しても良い。

また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

第１実施例のホールド回路２の回路図を示す。 ホールド回路２の等価回路を示す。 第２実施例のホールド回路１０２の等価回路を示す。 第３実施例のホールド回路２０２の回路図を示す。 第４実施例のホールド回路２０３の回路図を示す。 第５実施例のホールド回路３０２の回路図を示す。 ホールド回路４０２の回路図を示す。 ホールド回路４０２の等価回路を示す。 ホールド回路５０２の等価回路を示す。 従来技術のホールド回路９０２を示す。 ホールド回路９０２の等価回路を示す。 タイミングチャートを示す。 タイミングチャートを示す。

符号の説明

２ ホールド回路
４ スイッチ回路
６ 絶縁ゲート型トランジスタ
８ ボルテージフォロワ回路
１０ コンデンサ
２０ 入力端子
２２ 出力端子
２４ 基準電位端子
２５ 第２基準電位端子
２８ ホールド端子
２９ 反転ホールド端子
３０ 接続点
３２ 半導体基板
３４ 半導体ウェル領域
３６ 第１コンタクト領域
３８ 第２コンタクト領域
４２ 絶縁膜
４４ バイアス領域
４６ 寄生ダイオード
４８ 寄生ダイオード
５２ 電流阻止用絶縁ゲート型トランジスタ（電流阻止用トランジスタ）
６０ 配線
６２ 切換回路
６４ 絶縁ゲート型トランジスタ
７０ 絶縁ゲート型トランジスタ
８８ ツインウェル構造

Claims (5)

1. アナログ電圧を入力し、ホールド信号が入力した時の前記アナログ電圧を保持するホールド回路であり、
   前記アナログ電圧を入力する入力端子と、前記ホールド信号を入力するホールド端子と、保持している電圧を出力する出力端子と、基準電位に接続する基準電位端子と、電流阻止用素子と、スイッチ回路と、コンデンサと、インピーダンス変換回路と、切換回路と、を備えており、
   前記入力端子と前記電流阻止用素子と前記スイッチ回路と前記コンデンサと前記基準電位端子が、その順序で直列に接続されており、
   前記インピーダンス変換回路は、前記スイッチ回路と前記コンデンサとの接続点と前記出力端子の間に接続されており、前記出力端子の電圧を前記接続点の電圧に等しく維持し、
   前記スイッチ回路は、半導体ウェル領域内に形成されているとともに一対の主電極とゲート電極を含む絶縁ゲート型トランジスタを有しており、一方の主電極が前記接続点に電気的に接続されており、他方の主電極が前記電流阻止用素子に電気的に接続されており、前記ゲート電極が前記ホールド端子に電気的に接続されており、前記半導体ウェル領域が前記出力端子に電気的に接続されており、
   前記スイッチ回路が、前記ホールド端子に前記ホールド信号が入力した時にオフし、
   前記電流阻止用素子は、半導体ウェル領域に形成されているとともに一対の主電極とゲート電極を含む電流阻止用絶縁ゲート型トランジスタを有しており、前記電流阻止用絶縁ゲート型トランジスタが前記絶縁ゲート型トランジスタと同一導電型であり、一方の主電極が前記絶縁ゲート型トランジスタの他方の主電極に電気的に接続されており、他方の主電極が前記入力端子に電気的に接続されており、前記ゲート電極が前記ホールド端子に電気的に接続されており、前記半導体ウェル領域が前記基準電位端子に接続されており、
   前記切換回路は、前記絶縁ゲート型トランジスタと前記電流阻止用絶縁ゲート型トランジスタを接続する配線と前記出力端子の間に接続されており、
   前記切換回路は、前記ホールド信号が入力した時にオンするホールド回路。
2. アナログ電圧を入力し、ホールド信号が入力した時の前記アナログ電圧を保持するホールド回路であり、
   前記アナログ電圧を入力する入力端子と、前記ホールド信号を入力するホールド端子と、保持している電圧を出力する出力端子と、基準電位に接続する基準電位端子と、前記ホールド信号を反転させた反転ホールド信号を入力する反転ホールド端子と、第２の基準電位に接続する第２基準電位端子と、電流阻止用素子と、スイッチ回路と、コンデンサと、インピーダンス変換回路と、切換回路と、を備えており、
   前記入力端子と前記電流阻止用素子と前記スイッチ回路と前記コンデンサと前記基準電位端子が、その順序で直列に接続されており、
   前記インピーダンス変換回路は、前記スイッチ回路と前記コンデンサとの接続点と前記出力端子の間に接続されており、前記出力端子の電圧を前記接続点の電圧に等しく維持し、
   前記スイッチ回路は、半導体ウェル領域内に形成されているとともに一対の主電極とゲート電極を含む絶縁ゲート型トランジスタを有しており、一方の主電極が前記接続点に電気的に接続されており、他方の主電極が前記電流阻止用素子に電気的に接続されており、前記ゲート電極が前記ホールド端子に電気的に接続されており、前記半導体ウェル領域が前記出力端子に電気的に接続されており、
   前記スイッチ回路が、前記ホールド端子に前記ホールド信号が入力した時にオフし、
   前記電流阻止用素子は、半導体ウェル領域に形成されているとともに一対の主電極とゲート電極を含む電流阻止用絶縁ゲート型トランジスタを有しており、前記電流阻止用絶縁ゲート型トランジスタが前記絶縁ゲート型トランジスタと異なる導電型であり、一方の主電極が前記絶縁ゲート型トランジスタの他方の主電極に電気的に接続されており、他方の主電極が前記入力端子に電気的に接続されており、前記ゲート電極が前記反転ホールド端子に電気的に接続されており、前記半導体ウェル領域が前記第２基準電位端子に接続されており、
   前記切換回路は、前記絶縁ゲート型トランジスタと前記電流阻止用絶縁ゲート型トランジスタを接続する配線と前記出力端子の間に接続されており、
   前記切換回路は、前記ホールド信号が入力した時にオンするホールド回路。
3. 前記絶縁ゲート型トランジスタは、
   半導体基板内に形成されている第１導電型の半導体ウェル領域と、
   前記半導体ウェル領域内に形成されており、前記一方の主電極と接する第２導電型の第１コンタクト領域と、
   前記半導体ウェル領域内に形成されており、前記半導体ウェル領域によって前記第１コンタクト領域から隔てられており、前記他方の主電極と接する第２導電型の第２コンタクト領域と、
   前記半導体ウェル領域内に形成されており、電圧を印加することができるバイアス領域とを有しており、
   前記ゲート電極は、前記第１コンタクト領域と前記第２コンタクト領域の間に存在している前記半導体ウェル領域に絶縁膜を介して対向しており、
   前記半導体ウェル領域は、前記バイアス領域を介して前記出力端子に電気的に接続されていることを特徴とする請求項１又は２に記載のホールド回路。
4. 前記バイアス領域は、前記第１コンタクト領域と前記半導体ウェル領域の界面のうち、前記第２コンタクト領域に対向しない範囲の界面に接していることを特徴とする請求項３に記載のホールド回路。
5. 前記スイッチ回路は、前記入力端子と前記接続点の間において前記絶縁ゲート型トランジスタに対して並列に接続されているとともに、前記絶縁ゲート型トランジスタに対して逆導電型の第２絶縁ゲート型トランジスタをさらに有しており、
   その第２絶縁ゲート型トランジスタの半導体ウェル領域が、前記出力端子に電気的に接続されていることを特徴とする請求項１〜４のいずれか一項に記載のホールド回路。
   

Images