JPWO2013190741A1 - 半導体装置およびプログラミング方法 - Google Patents

半導体装置およびプログラミング方法 Download PDF

Info

Publication number
JPWO2013190741A1
JPWO2013190741A1 JP2014521208A JP2014521208A JPWO2013190741A1 JP WO2013190741 A1 JPWO2013190741 A1 JP WO2013190741A1 JP 2014521208 A JP2014521208 A JP 2014521208A JP 2014521208 A JP2014521208 A JP 2014521208A JP WO2013190741 A1 JPWO2013190741 A1 JP WO2013190741A1
Authority
JP
Japan
Prior art keywords
intermediate node
terminal
switch
wiring
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014521208A
Other languages
English (en)
Other versions
JP6245171B2 (ja
Inventor
信 宮村
信 宮村
阪本　利司
利司 阪本
宗弘 多田
宗弘 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014521208A priority Critical patent/JP6245171B2/ja
Publication of JPWO2013190741A1 publication Critical patent/JPWO2013190741A1/ja
Application granted granted Critical
Publication of JP6245171B2 publication Critical patent/JP6245171B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies

Abstract

半導体装置は、第一端子及び第二端子を有しており、印加電圧が基準値を超えることによって抵抗値が変化する抵抗変化型の第一スイッチ（１０３）と、第三端子及び第四端子を有しており、第三端子が第二端子に接続して中間ノード（１０５）を形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化型の第二スイッチ１０４と、第一端子に接続している第一配線（１０１）と、第四端子に接続しており、平面視で第一配線（１０１）と交わる方向に延伸している第二配線（１０２）と、第一配線（１０１）に接続されている第一選択スイッチ素子（１０６）と、第二配線（１０２）に接続されている第二選択スイッチ素子（１０７）と、を備える。

Description

本発明は、半導体装置に関し、特に抵抗変化型不揮発素子（以下、スイッチ素子）を搭載した半導体装置およびそのプログラミング方法に関する。
半導体集積回路の微細化によって、電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）は３年で４倍のペースで高集積化がなされてきた。このような状況から、製造後の半導体チップに対して設計者が所望の回路を電気的にプログラムできるＦＰＧＡ（Field Programmable Gate Array）などのプログラム可能な半導体装置が使用される機会が増している。
しかしながらＦＰＧＡは、カスタム設計の半導体装置と比べて、同じ機能を実現するために１桁以上多くのトランジスタを必要とすることが知られている。このため、現状のＦＰＧＡでは面積効率が悪く、消費電力も増大するという問題点があった。近年、多層配線層内部に抵抗変化素子を搭載してプログラマブル配線を実現することで、ＦＰＧＡのオーバーヘッドを低減し、省電力化・低電力化を目指した研究がおこなわれている。
抵抗変化素子としては、遷移金属酸化物を用いたＲｅＲＡＭ（Resistance Random Access Memory）や、イオン伝導体を用いたＮａｎｏ Ｂｒｉｄｇｅ（ＮＥＣ社の登録商標）などがある。特許文献１及び非特許文献１には、電界などの印加によってイオンが自由に動くことのできる固体（イオン伝導体）中における金属イオンの移動と電気化学反応とを利用した抵抗変化素子が開示されている。特許文献１及び非特許文献１に開示された抵抗変化素子は、イオン伝導層、該イオン伝導層に接して対向面に設けられた第１電極及び第２電極から構成されている。特許文献１及び非特許文献１に開示された抵抗変化素子では、第１電極からイオン伝導層に金属イオンが供給され、第２電極からは金属イオンは供給されない。特許文献１及び非特許文献１に開示された抵抗変化素子では、印加電圧極性を変えることでイオン伝導体の抵抗値を変化させ、２つの電極間の導通状態を制御する。また、特許文献１及び非特許文献１には、該抵抗変化素子をＵＬＳＩ（Ultra-Large Scale Integration）に用いるクロスバースイッチが開示されている。
特開２００５−１０１５３５号公報
Ｓｈｕｎｉｃｈｉ Ｋａｅｒｉｙａｍａ ｅｔ ａｌ．，"Ａ Ｎｏｎｖｏｌａｔｉｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｓｏｌｉｄ−Ｅｌｅｃｔｒｏｌｙｔｅ Ｎａｎｏｍｅｔｅｒ Ｓｗｉｔｃｈ"，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．４０，Ｎｏ．１，ｐｐ．１６８−１７６，Ｊａｎｕａｒｙ ２００５．
しかしながら、特許文献１及び非特許文献１に記載の抵抗変化素子には、以下のような問題点が存在する。特許文献１及び非特許文献１に記載の２端子型抵抗変化素子をＵＬＳＩの信号線に用いるクロスバースイッチを考えた場合、高抵抗状態の抵抗変化素子が、信号の論理振幅によって誤って書き込みされてしまう問題（ＯＦＦディスターブ）が発生する。特に、ロジックＬＳＩの動作電圧に近づけるために抵抗変化素子のプログラミング電圧を低電圧化した場合には、前述のディスターブ問題はより顕著となるという問題点があった。
本発明の目的は、ＯＦＦディスターブの発生を防止し、高信頼化が可能な半導体装置、特にクロスバースイッチを提供することにある。
本発明によれば、
第一端子及び第二端子を有しており、通電後に所定の条件を満たすことによって抵抗状態が変化する抵抗変化型の第一スイッチと、
第三端子及び第四端子を有しており、前記第三端子が前記第二端子に接続して中間ノードを形成し、通電後に所定の条件を満たすことによって抵抗状態が変化する抵抗変化型の第二スイッチと、
前記第一端子に接続している第一配線と、
前記第四端子に接続しており、平面視で前記第一配線と交わる方向に延伸している第二配線と、
前記第一配線に接続されている第一選択スイッチ素子と、
前記第二配線に接続されている第二選択スイッチ素子と、
を備える半導体装置が提供される。
本発明によれば、
第一端子及び第二端子を有しており、通電後に所定の条件を満たすことによって抵抗状態が変化する抵抗変化型の第一スイッチと、
第三端子及び第四端子を有しており、前記第三端子が前記第二端子に接続して中間ノードを形成し、通電後に所定の条件を満たすことによって抵抗状態が変化する抵抗変化型の第二スイッチと、を有する半導体装置を準備し、
前記半導体装置は、
前記第一スイッチと前記第二スイッチとが前記条件を満たすように、前記第一端子と前記第四端子の間に電圧または電流を印加し、前記第一スイッチおよび前記第二スイッチの抵抗状態を変化させることにより、前記第一スイッチおよび前記第二スイッチで構成されるユニット素子のプログラムを行うプログラミング方法が提供される。
本発明によれば、ＯＦＦディスターブの発生を防止し、高信頼化が可能な半導体装置を提供できる。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
ユニポーラ型スイッチの動作特性を示す図である。 バイポーラ型スイッチの動作特性を示す図である。 第１の実施形態にかかる半導体装置の構成例を示す図である。 プログラミングドライバの構成例を示す図である。 第２の実施形態にかかる半導体装置の構成例を示す図である。 ３×３のアレイ構成におけるプログラミング時の各ノードの電圧を説明する図である。 第３の実施形態にかかる半導体装置の構成例を示す図である。 ユニット素子を構成するスイッチ素子の組み合わせの一例を示す図である。 第４の実施形態にかかる半導体装置の構成例を示す図である。 第５の実施形態にかかる半導体装置の構成例を示す図である。 従来の２端子型のスイッチ素子を用いた半導体装置の動作特性と実施例にかかる半導体装置の動作特性とを比較した図である。
以下、本発明の実施形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
本発明を詳細に説明する前に、本発明に関連する用語の意味を説明する。
（バイポーラ型スイッチとユニポーラ型スイッチの説明）
（ユニポーラ型スイッチ）
ユニポーラ型スイッチは、印加電圧値によりＯＦＦ状態（高抵抗状態）とＯＮ状態（低抵抗状態）とが切り替えられるスイッチング素子である。
図１を用いて、ユニポーラ型スイッチの動作特性を説明する。図１は、ユニポーラ型スイッチの動作特性を示す図である。
ユニポーラ型スイッチとして、抵抗変化層が第１電極と第２電極とにより挟まれた構成を考える。第１電極に正電圧を印加し、その電圧値が所定のセット電圧を越えると、ユニポーラ型スイッチは、ＯＦＦ状態からＯＮ状態に遷移する（図１Ａ）。
なお、セット電圧は、後述するリセット電圧と共に、抵抗変化層の膜厚や組成、密度などに依存して決まる特性値である。そして、抵抗変化層の抵抗値が高抵抗のＯＦＦ状態から低抵抗のＯＮ状態に遷移する電圧がセット電圧であり、逆にＯＮ状態からＯＦＦ状態に遷移する電圧がリセット電圧である。
このようなＯＮ状態にあるユニポーラ型スイッチに、リセット電圧より大きな電圧が印可されると、ユニポーラ型スイッチはＯＮ状態からＯＦＦ状態に遷移する。さらに、印加している正電圧を大きくして、その電圧値がセット電圧を超えると、ユニポーラ型スイッチは、再びＯＦＦ状態からＯＮ状態に遷移する（図１Ｂ）。
一方、第１電極に負電圧を印加し、その電圧値がセット電圧を超えると、ユニポーラ型スイッチはＯＦＦ状態からＯＮ状態に遷移する（図１Ｃ）。
このようなＯＮ状態にあるユニポーラ型スイッチにおいて、第１電極に印加している負電圧値がリセット電圧を越えると、ユニポーラ型スイッチはＯＮ状態からＯＦＦ状態に遷移する。さらに、印加している負電圧値がセット電圧を超えると、ユニポーラ型スイッチは、再びＯＦＦ状態からＯＮ状態に遷移する（図１Ｄ）。
このようにユニポーラ型スイッチは、印加する電圧の極性には依存せず、印加電圧値にのみ依存して、図１（Ａ）、及び図１（Ｂ）の抵抗変化特性と、図１（Ｃ）、及び図１（Ｄ）の抵抗変化特性とを示す特徴がある。
（バイポーラ型スイッチ）
上述したようなユニポーラ型スイッチに対し、バイポーラ型スイッチは、印加される電圧の極性に応じて、ＯＦＦ状態とＯＮ状態とが切替えられるスイッチング素子である。ここで、第１電極に印加される電圧が第２電極に印加される電圧よりも高い場合、その極性を正極と定義する。逆に、第２電極に印加される電圧が第１電極に印加される電圧よりも高い場合、その極性を負極と定義する。
図２を用いて、バイポーラ型スイッチの動作特性を説明する。図２は、バイポーラ型スイッチの動作特性を示す図である。
バイポーラ型スイッチとして、抵抗変化層として機能するイオン伝導体が第１電極と第２電極とで挟まれた構造を考える。第１電極に正電圧を印加し、その印加電圧値がセット電圧を超えると、バイポーラ型スイッチはＯＦＦ状態からＯＮ状態に遷移する（図２Ａ）。以下、このような電圧印加条件を順バイアスと記載する。
続いて、印加電圧値を大きくすると、バイポーラ型スイッチは、オーミックな電流−電圧特性を示すようになる（図２Ｂ）。
一方、第１電極に負電圧を印加し、その印加電圧値がリセット電圧を越えると、バイポーラ型スイッチは、ＯＮ状態からＯＦＦ状態に遷移する（図２Ｃ）。以下、このような電圧印加条件を逆バイアスと記載する。
さらに、ＯＦＦ状態のバイポーラ型スイッチの第１電極に、再び正電圧を印加する。そして、正電圧値が、セット電圧より大きくなると、バイポーラ型スイッチはＯＦＦ状態からＯＮ状態に遷移する（図２Ｄ）。このように、バイポーラ型スイッチは、印加電圧の極性に応じてＯＦＦ状態とＯＮ状態とが切り替えられる。
（バイポーラ型スイッチにおける電極の定義）
ここで、バイポーラ型スイッチに用いられる電極を定義する。図２Ａに示すように、正電圧を印加した場合にＯＦＦ状態からＯＮ状態に遷移する電極を正電極と定義する。また、負電圧を印加した場合にＯＮ状態からＯＦＦ状態に遷移する電極を負電極と定義する。
なお、説明の便宜上、抵抗変化スイッチ素子のＯＦＦ状態とＯＮ状態が切り替わる条件を印加電圧値としたが、当該条件はこれに限定されない。抵抗変化スイッチ素子のＯＦＦ状態とＯＮ状態が切り替わる条件は、例えば、印加電流や電圧印加継続時間、または、電流印加継続時間などであってもよい。以下に記載する本発明は、上述したいずれの条件をもつ抵抗変化スイッチ素子によっても実現することができる。
（第１の実施形態）
本発明の第１の実施形態を説明する。図３は、第１の実施形態にかかる半導体装置の構成例を示す図である。半導体装置は、第一配線１０１、第二配線１０２、第一スイッチ素子１０３、第二スイッチ素子１０４、第一選択スイッチ素子１０６、第二選択スイッチ素子１０７、第一プログラミングドライバ１０８、および第二プログラミングドライバ１０９を有する。第一配線１０１と第二配線１０２は、例えば平面視で直角に交わる方向など、平面視で交わる方向に配置される。第一スイッチ素子１０３と第二スイッチ素子１０４は、第一配線１０１および第二配線１０２の交点に直列に接続して配置される。ここで、第一スイッチ素子１０３の一方の端子は第一配線１０１に接続される。また、第二スイッチ素子１０４の一方の端子は第二配線１０２に接続される。さらに、第一スイッチ素子１０３他方の端子と、第二スイッチ素子１０４の他方の端子とが互いに接続され、中間ノード１０５を形成している。第一スイッチ素子１０３および第二スイッチ素子１０４の対は１つのユニット素子１１０を構成する。また、第一プログラミングドライバ１０８は第一選択スイッチ素子１０６を介して第一配線１０１に接続されている。また、第二プログラミングドライバ１０９は第二選択スイッチ素子１０７を介して第二配線１０２に接続されている。
図４にプログラミングドライバの構成例を示す。プログラミングドライバは、スイッチの抵抗状態を変化させるために、ユニット素子のセット電圧（Ｖｓｅｔ）供給状態、リセット電圧（Ｖｒｓｔ）供給状態、中間電圧（Ｖｍｉｄ）供給状態、グランド電圧（Ｇｎｄ）供給状態、ハイインピーダンス状態の各状態を提供しうるように構成される。Ｖｓｅｔ、Ｖｒｓｔ、Ｖｍｉｄ、Ｇｎｄの各電源線は、定電流トランジスタ１１１、出力電圧選択トランジスタ１１２、および出力トランジスタ１１３を経て、外部（すなわち選択スイッチ素子）に接続される。ここで、定電流トランジスタ１１１は、飽和領域においてゲート電圧を制御することで、定電流源として動作するものである。定電流トランジスタ１１１は、電流制御端子１１４からの入力信号に従って、電流値を一定に制御する。また、各出力電圧選択トランジスタ１１２は、Ｖｓｅｔ、Ｖｒｓｔ、Ｖｍｉｄ、Ｇｎｄのいずれか１つの電圧を選び出すためのトランジスタである。各出力電圧選択トランジスタ１１２は、いずれか１つのトランジスタがＯＮ状態となり、残りのトランジスタはＯＦＦ状態となるように、出力電圧選択端子１１５からの入力信号により制御される。さらに、出力トランジスタ１１３は、プログラミングドライバ１０８、１０９を電圧出力状態もしくはハイインピーダンス状態に設定する。出力トランジスタ１１３は、イネーブル端子１１６からの入力信号により制御される。
ここで、第一スイッチ素子１０３および第二スイッチ素子１０４がともにＯＦＦ状態であるときに、第一プログラミングドライバ１０８および第二プログラミングドライバ１０９を使用して、ユニット素子１１０をＯＮ状態に遷移させる手順を説明する。まず、第一プログラミングドライバ１０８および第二プログラミングドライバ１０９の一方をＶｓｅｔ、他方をＧｎｄとなるよう設定する。そして、第一選択スイッチ素子１０６および第二選択スイッチ素子１０７を導通状態に設定し、ユニット素子１１０をＯＮ状態に遷移させる。
ユニット素子１１０がユニポーラ型スイッチもしくは極性をそろえたバイポーラ型スイッチを直列に接続した素子である場合を例に考えると、第一スイッチ素子１０３および第二スイッチ素子１０４の素子セット電圧（Ｖｓｅｔ＿ｄｅｖｉｃｅ）に対して、ユニット素子１１０のセット電圧（Ｖｓｅｔ＿ｕｎｉｔ）は以下の関係となる。
Figure 2013190741
第一スイッチ素子１０３と第二スイッチ素子１０４の間に特性のばらつきが全くない場合は、セット電圧を１：１で分圧するために、Ｖｓｅｔ＿ｕｎｉｔは２×Ｖｓｅｔ＿ｄｅｖｉｃｅと等しくなる。しかし、素子の特性のばらつきにより、分圧が１：１でなくなった場合には、Ｖｓｅｔ＿ｕｎｉｔは上記式の範囲となる。いずれにせよ、本実施例では、第一プログラミングドライバ１０８、及び第二プログラミングドライバ１０９が供給する電位差（Ｖｓｅｔ）は、Ｖｓｅｔ＿ｄｅｖｉｃｅより高い電圧が必要となる。
次に、ＯＦＦ信頼性について考察する。第一スイッチ素子１０３および第二スイッチ素子１０４を１つのユニット素子１１０とみなすと、第一配線１０１と第二配線１０２との間に２つのスイッチが直列に接続されている構成となっている。この構成により、本実施形態の半導体装置は、高いＯＦＦ信頼性を実現することができる。すなわち、２つの素子がともにＯＦＦ状態である場合、第一配線１０１と第二配線１０２との間に生じる電位差に対して、２つの素子が電圧を分圧する。そのため、スイッチ素子が単体で配置された場合に比べて、高いＯＦＦ信頼性を実現することができる。
以上、本実施形態によれば、スイッチ素子が単体で配置された場合に比べて高いＯＦＦ信頼性を実現し、高信頼化が可能な半導体装置を提供できる。
（第２の実施形態）
本実施形態は、図５に示すように、第１の実施形態で開示したユニット素子１１０がアレイ状に複数並べられている構成を開示する。第１の実施形態では明示しなかったが、本形態においては、第一デコード信号線１２１および第二デコード信号線１２２が設けられている。第一デコード信号線１２１および第二デコード信号線１２２は、任意のユニット素子１１０をプログラムするために、第一選択スイッチ素子１０６および第二選択スイッチ素子１０７の導通・非導通状態を制御する。第一デコード信号線１２１は第一配線１０１に対して平行に設置され、第二デコード信号線１２２は第二配線１０２に対して平行に設置される。また、第一プログラミングドライバ１０８は複数の第一選択スイッチ素子１０６に対して共通に接続される。また、第二プログラミングドライバ１０９は複数の第二選択スイッチ素子１０７に対して共通に接続される。
ここで、アレイ状のユニット素子１１０がすべてＯＦＦ状態であるときに、所望のユニット素子１１０をＯＮ状態に遷移させる手順を説明する。まず第一プログラミングドライバ１０８および第二プログラミングドライバ１０９がともに中間電圧（Ｖｍｉｄ）を出力するように設定する。このとき、ＶｍｉｄはＧｎｄとＶｓｅｔの中間の電圧であることが好適である。その理由は、次のとおりである。プログラム対象外の各ユニット素子１１０は、プログラム対象のユニット素子１１０のプログラム中に切り離されてフローティング状態となる。フローティング状態での各ユニット素子１１０の両端の電位は、切り離される直前の第一配線１０１および第二配線１０２の電位に依存する。ここで、上述したように電位を調整しない場合、１つ前の段階でプログラム対象であったユニット素子１１０に接続されている第一配線１０１および第二配線１０２には、フローティング状態となる直前にかけられていたＶｓｅｔとＧｎｄの電位が残る可能性がある。仮に１つ前の段階でプログラム対象であったユニット素子１１０に接続されている第二配線１０２の電位がＧｎｄに近い状態で残っている場合、この第二配線１０２と今回プログラム対象とするユニット素子１１０に接続されている第一配線１０１との交点に接続されている、プログラム対象外のユニット素子１１０が誤書き込みされる恐れがある。そのため、各ユニット素子１１０の両端の電位を調整することが好ましい。そして、この電位がＶｓｅｔ／２であるときに、最も誤書き込みを防止できる。
次に、すべての第一デコード信号線１２１を用いて、すべての第一選択スイッチ素子１０６を導通状態とすることにより、すべての第一配線１０１をＶｍｉｄに充電する。また、すべての第二デコード信号線１２２を用いて、すべての第二選択スイッチ素子１０７を導通状態とすることにより、すべての第二配線１０２をＶｍｉｄに充電する。次に、すべての第一デコード信号線１２１を用いて、すべての第一選択スイッチ素子１０６を非導通状態とすることにより、すべての第一配線１０１を第一プログラミングドライバ１０８から切り離す。また、すべての第二デコード信号線１２２を用いて、すべての第二選択スイッチ素子１０７を非導通状態とすることにより、すべての第二配線１０２を第二プログラミングドライバ１０９から切り離す。次に、第一プログラミングドライバ１０８および第二プログラミングドライバ１０９の一方がＶｓｅｔ、他方がＧｎｄとなるよう設定する。次に、プログラム対象のユニット素子１１０が選択されるように、各デコード信号線を用いて対応する選択スイッチ素子のみ導通状態とし、それ以外の選択スイッチ素子を非導通状態とする。以上の手順により選択されたユニット素子１１０のみがＯＮ状態となる。例えば、図５において、左上のユニット素子１１０のみをＯＮ状態とする場合、一番左の第一デコード信号線１２１に接続される第一選択スイッチ素子１０６と、一番上の第二デコード信号線１２２に接続される第二選択スイッチ素子１０７とを導通状態とすればよい。
図６を用いて、３×３のアレイ構成におけるプログラミング時の各ノードの電圧について説明する。まず、対象のユニット素子１１０につながる第一配線１０１にはＶｓｅｔが与えられ、第二配線１０２にはＧｎｄが与えられる。それ以外の非選択のノードにはＶｍｉｄが与えられる。このとき図６に図示した通り、選択されているユニット素子１１０にはＶｓｅｔが印加されるが、非選択のユニット素子１１０にはＶｍｉｄもしくは０Ｖが印加される。ここで、非選択のユニット素子１１０が誤ってプログラムされないように、Ｖｍｉｄは１／２Ｖｓｅｔと等しくなるように設定されることが好適である。ユニット素子１１０を構成する第一スイッチ素子１０３および第二スイッチ素子１０４の特性のばらつきが無視できる場合、「Ｖｓｅｔ＝Ｖｓｅｔ＿ｕｎｉｔ＝２×Ｖｓｅｔ＿ｄｅｖｉｃｅ」と設定される。このとき「Ｖｍｉｄ＝１／２Ｖｓｅｔ＿ｕｎｉｔ＝Ｖｓｅｔ＿ｄｅｖｉｃｅ」である。素子の特性のばらつきを考慮すると、式１により「Ｖｍｉｄ＝Ｖｓｅｔ＿ｄｅｖｉｃｅ」であるときにも誤書き込みの可能性があるため、できるだけ第一スイッチ素子１０３および第二スイッチ素子１０４の特性は均一であることが望ましい。
以上、本実施形態よっても、第１の実施形態と同様の効果を得ることができる。なお、本実施形態では、プログミングを実行する前に、各ユニット素子１１０の両端の電位を調整する構成を取る。本構成により、プログラム対象外のユニット素子１１０に対する誤書き込みを防止することができる。
（第３の実施形態）
本実施形態では、ユニット素子１１０の中間ノード１０５をユニット素子１１０のプログラミングに活用することで、Ｖｓｅｔ電圧の低減および誤書き込みの可能性の低減のさらなる効果を得ることができる。
図７に、第３の実施形態にかかる半導体装置の構成例を示す。本実施形態においてはユニット素子１１０の中間ノード１０５に中間ノード選択回路１４０を介して中間ノードプログラミングドライバ１４１を接続する形態を開示する。なお、実施形態１および２と共通の要素の説明は省略する。
図７において、中間ノード選択回路１４０は、中間ノード選択スイッチ素子１４２と、デコード回路１４３とからなる。中間ノード選択スイッチ素子１４２は、デコード回路１４３からの出力信号に基づき、中間ノード１０５と中間ノードプログラミングドライバ１４１との接続状態を切り替える。デコード回路１４３の入力信号は第一デコード信号線１２１と第二デコード信号線１２２である。このため、第一デコード信号線１２１および第二デコード信号線１２２は、第一選択スイッチ素子１０６および第二選択スイッチ素子１０７にそれぞれ結線された上で、アレイ部１４４の内部に延在して備えられる。デコード回路１４３の出力回路は中間ノード選択スイッチ素子１４２のゲート端子に接続される。中間ノードプログラミングドライバ１４１は複数の中間ノード選択スイッチ素子１４２に対して共通に接続される。本例では、第一選択スイッチ素子１０６および第二選択スイッチ素子１０７および中間ノード選択スイッチ素子１４２はｎ型のＦＥＴ（Field Effect Transistor:電界効果トランジスタ）であり、デコード回路１４３は２入力のＡＮＤ回路である。このような構成とすれば、第一デコード信号線１２１および第二デコード信号線１２２がともにＨｉｇｈレベルであるアレイの交差部が選択され、そのアドレスのユニット素子１１０が一意にプログラミングドライバに接続される。なお選択の論理を反転するためには、選択トランジスタをｐ型のＦＥＴで構成しデコード回路１４３を２入力のＯＲ回路とすればよい。また、デコード回路１４３は、ＮＡＮＤ回路やＮＯＲ回路とすることもできる。
本実施形態において、アレイ状のユニット素子１１０がすべてＯＦＦ状態であるときに、所望のユニット素子１１０をＯＮ状態に遷移させる手順を説明する。
まず、第一プログラミングドライバ１０８および第二プログラミングドライバ１０９および中間ノードプログラミングドライバ１４１がＶｍｉｄを出力するように設定する。次に、すべての第一デコード信号線１２１を用いて、すべての第一選択スイッチ素子１０６を導通状態とすることにより、すべての第一配線１０１をＶｍｉｄに充電する。また、すべての第二デコード信号線１２２を用いて、すべての第二選択スイッチ素子１０７を導通状態とすることにより、すべての第二配線１０２をＶｍｉｄに充電する。また、すべての第一デコード信号線１２１およびすべての第二デコード信号線１２２を用いて、すべての中間ノード選択スイッチ素子１４２を導通状態とすることにより、すべての中間ノード１０５をＶｍｉｄに充電する。その上で、すべての第一選択スイッチ素子１０６と、すべての第二選択スイッチ素子１０７と、すべての中間ノード選択スイッチ素子１４２とを非導通状態とする。そして、第一プログラミングドライバ１０８をＶｓｅｔ出力とし、中間ノードプログラミングドライバ１４１をＧｎｄ出力とし、第二プログラミングドライバ１０９をハイインピーダンス状態に設定する。その後、プログラム対象のユニット素子１１０に係る第一デコード信号線１２１および第二デコード信号線１２２に選択レベル（本例ではＨｉｇｈレベル）を与え、プログラム対象のユニット素子１１０に接続された中間ノード選択トランジスタ（中間ノード選択スイッチ素子）１４２が導通状態となるようにする。これにより、電圧Ｖｓｅｔが第一スイッチ素子１０３に印加される。以上の手順により、プログラム対象のユニット素子１１０の第一スイッチ素子１０３をＯＮ状態に遷移させることができる。
ここで、非選択のユニット素子１１０は、デコード回路１４３が選択状態とならない（本例ではＡＮＤ回路はＨｉｇｈレベルを出力しない）ため、中間ノード選択スイッチ素子１４２が非導通状態のままであり、電圧が印加されてプログラムされることはない。また、第二プログラミングドライバ１０９はハイインピーダンス状態であるため、対象ユニット素子１１０の第二スイッチ素子１０４もプログラムされることはない。
続いて、第二スイッチ素子１０４のプログラムを同様の手順で行う。すなわち、すべての第一選択スイッチ素子１０６と、すべての第二選択スイッチ素子１０７と、すべての中間ノード選択スイッチ素子１４２とを非導通状態に戻す。また、第一プログラミングドライバ１０８と、第二プログラミングドライバ１０９と、中間ノードプログラミングドライバ１４１の設定をすべてＶｍｉｄ出力に戻す。その上で、すべての第一選択スイッチ素子１０６と、すべての第二選択スイッチ素子１０７と、すべての中間ノード選択スイッチ素子１４２とを導通状態に設定し、すべての第一配線１０１と、すべての第二配線１０２と、すべての中間ノード１０５とをＶｍｉｄに充電する。その上で、第一プログラミングドライバ１０８をハイインピーダンス状態とし、中間ノード選択トランジスタ１４２をＧｎｄ出力とし、第二プログラミングドライバ１０９をＶｓｅｔ出力に設定する。その後、プログラム対象のユニット素子１１０に係る第一デコード信号線１２１および第二デコード信号線１２２に選択レベル（本例ではＨｉｇｈレベル）を与え、プログラム対象のユニット素子１１０に接続された選択トランジスタが導通状態となるようにする。これにより、電圧Ｖｓｅｔが第二スイッチ素子１０４に印加される。以上の手順により、プログラム対象のユニット素子１１０の第二スイッチ素子１０４をＯＮ状態に遷移させることができる。
以上の手順において、対象ユニット素子１１０における第一スイッチ素子１０３および第二スイッチ素子１０４が共にＯＮ状態となるため、対象のユニット素子１１０がＯＮ状態となる。これにより、対象のユニット素子１１０のプログラムを実施することができる。
以上、本実施形態では、ユニット素子１１０を構成するスイッチ素子を別々にプログラムするために、Ｖｓｅｔはスイッチ素子のセット電圧であるＶｓｅｔ＿ｄｅｖｉｃｅを与えれば良く、実施形態１および２ではＶｓｅｔは最大２×Ｖｓｅｔ＿ｄｅｖｉｃｅ必要であったのに比べるとセット電圧を低減することができる。従って、本実施形態によれば、高信頼化と低電圧化の両立が可能な半導体装置を提供することができる。
さらに、スイッチ素子を個々にプログラムできるため、第一スイッチ素子１０３および第二スイッチ素子１０４はユニポーラ型スイッチでもバイポーラ型スイッチでもその組み合わせであってもよい。また、第一スイッチ素子１０３および第二スイッチ素子１０４は、バイポーラ型スイッチの極性をそろえて接続された構成であっても、逆極性同士が接続された構成であってもよい。これにより、スイッチ素子の特性に柔軟に対応できる利点を提供しうる。
ここで、図８にユニット素子１１０を構成するスイッチ素子の組み合わせの例を示す。ユニット素子１１０のＯＦＦ信頼性を向上させるためには、逆極性のバイポーラ型スイッチを組み合わせた例（図８（ｄ）、（ｅ））がさらに望ましい。なぜなら、図８（ｄ）、（ｅ）に示されるユニット素子１１０では、片方のスイッチ素子をＯＮにする方向に電圧が印加された場合、他方のスイッチ素子には、そのスイッチ素子をＯＦＦにする方向に電圧が印加されることになり、ユニット素子１１０に対する誤書き込みの発生を低減させる効果が高いためである。
(第４の実施形態)
本実施形態は第３の実施形態の中間ノード選択回路１４０のトランジスタ数を低減せしめることが可能な形態を開示する。図９は、第４の実施形態にかかる半導体装置の構成例を示す図である。
本実施形態では図９のように、中間ノード選択回路１４０はトランジスタ２つからなる。このトランジスタは第３の実施形態におけるデコード回路１４３と中間ノード選択トランジスタ１４２の両方を兼ねる働きをする。本例では、第一選択スイッチ素子１０６および第二選択スイッチ素子１０７はｎ型のＦＥＴであり、中間ノード選択スイッチ素子１４２は直列に接続された２つのｎ型のＦＥＴから構成される。
中間ノード選択スイッチ素子１４２を構成する一方のＦＥＴのゲート端子は第一デコード信号線１２１を介して第一プログラミングドライバ１０８に接続され、他方のＦＥＴのゲート端子は第二デコード信号線１２２を介して第二プログラミングドライバ１０９に接続される。このような構成とすれば、第一デコード信号線１２１および第二デコード信号線１２２がともにＨｉｇｈレベルであるアレイの交差部が選択され、そのアドレスのユニット素子１１０が一意にプログラミングドライバに接続される。なお選択の論理を反転するためには、選択スイッチ素子をすべてｐ型のＦＥＴで構成すればよい。
第３の実施形態において、中間ノード選択回路１４０を構成するトランジスタ数は、例えば中間ノード選択スイッチ素子１４２をｎ型ＦＥＴとして、デコード回路１４３を２入力のＮＡＮＤ回路としたときに最少の５つとなる。一方、本実施形態において、中間ノード選択回路１４０を構成するトランジスタ数は２つで良く、より簡便な回路で構成することができる。
（第５の実施形態）
本実施形態は第４の実施形態の中間ノード選択回路１４０のトランジスタ数をさらに低減可能な形態を開示する。中間ノード選択回路１４０を構成する２つのトランジスタのうち、中間ノードプログラミングドライバ１４１側に接続されるトランジスタは、デコード信号線を共有する範囲で集約して配置することが可能である。図１０は、第５の実施形態にかかる半導体装置の構成例を示す図である。図１０によれば、各中間ノード選択回路１４０を構成するトランジスタのうち、第一デコード信号線１２１を共有するトランジスタは集約され共有型中間ノード選択スイッチ素子１６０として配置される。このように、回路を縮退してもデコード信号による選択論理に影響を与えることはなく、中間ノード選択回路１４０のトランジスタ数を１に漸近させることができる。
なお、上述した実施形態ではアレイ部の構成は最大３×３で説明したが、容易にｍ×ｎアレイに拡張できることは言うまでもない。さらにｍ＜ｎとした時に、第５の実施形態に関しては配列が大きいｎの側のトランジスタを縮退させるように回路を構成することが、面積効率の観点からは一層好ましい。
（実施例）
図１１は、従来の２端子型のスイッチ素子（本実施形態において第１スイッチ又は第２スイッチのみにより形成されたユニット素子に対応）を用いた半導体装置の動作特性と本実施例にかかる半導体装置の動作特性とを比較した図である。
図１１において、２端子型の動作特性と本実施例にかかる半導体装置の動作特性とを比較した場合、本実施例にかかる半導体装置によれば、印加電圧を１Ｖとしたときの寿命予測が、１０年から１００万年以上に増加していることがわかる。
従って、本発明によれば、高信頼性化且つ低電圧駆動化が可能な半導体装置とすることができる。以上のように幾つかの好適な実施形態及び実施例により本発明を説明したが、これら実施形態および実施例は、本発明を限定する物ではなく、また限定されない。
また、上記説明では、第一配線１０１と第二配線１０２とのスイッチ機能をなすユニット素子１１０を備える半導体装置について述べたが、本発明はこのような半導体装置に限定されるものではない。例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ、ＦＲＡＭ（Ferro Electric Random Access Memory：登録商標）、ＭＲＡＭ（Magnetic Random Access Memory）、バイポーラトランジスタ等のようなメモリ回路を有する半導体装置、マイクロプロセッサなどの論理回路を有する半導体装置、あるいはそれらを同時に掲載したボードやパッケージ等の配線に対しても適用することができる。
また、本発明にかかるユニット素子１１０は、半導体装置に対して用いられる電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳ（Micro Electro Mechanical Systems）などのスイッチングにも適用することができる。さらに、本発明ではスイッチ機能で実施例を中心に説明したが、不揮発性と抵抗変化特性の双方を利用したメモリ素子などに用いることもできる。
本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲および精神に該当するものであることは明白である。
なお、上述した実施形態によれば以下の発明が開示されている。
（付記１）
第一端子及び第二端子を有しており、通電後に所定の条件を満たすことによって抵抗状態が変化する抵抗変化型の第一スイッチと、
第三端子及び第四端子を有しており、前記第三端子が前記第二端子に接続して中間ノードを形成し、通電後に所定の条件を満たすことによって抵抗状態が変化する抵抗変化型の第二スイッチと、
前記第一端子に接続している第一配線と、
前記第四端子に接続しており、平面視で前記第一配線と交わる方向に延伸している第二配線と、
前記第一配線に接続されている第一選択スイッチ素子と、
前記第二配線に接続されている第二選択スイッチ素子と、
を備える半導体装置。
（付記２）
付記１に記載の半導体装置において、
前記第一配線と、前記第一選択スイッチ素子と、前記第一選択スイッチ素子に接続される第一デコード信号線との組、又は、前記第二配線と、前記第二選択スイッチ素子と、前記第二選択スイッチ素子に接続される第二デコード信号線との組のうち、少なくともいずれか一方の組が複数設けられ、
前記第一配線と前記第二配線の各交点に前記第一スイッチと前記第二スイッチとで構成されるユニット素子が行列状に配置されているアレイ部を有する半導体装置。
（付記３）
付記２に記載の半導体装置において、
前記第一選択スイッチ素子を介して前記第一配線に接続される第一プログラミングドライバと、前記第二選択スイッチ素子を介して前記第二配線に接続される第二プログラミングドライバと、をさらに備え、
前記第一プログラミングドライバが複数の前記第一選択スイッチ素子に接続される構成、もしくは前記第二プログラミングドライバが複数の前記第二選択スイッチ素子に接続される構成のうち、少なくともいずれか１つの構成を取る半導体装置。
（付記４）
付記１乃至３のいずれか１つに記載の半導体装置において、
前記中間ノードの電圧または電流を制御する信号を伝達する中間ノード制御信号線と前記中間ノードとの接続状態を切り替える中間ノード選択回路を、前記中間ノード毎にさらに備え、
前記中間ノード選択回路は、
前記第一選択スイッチ素子に接続される第一デコード信号線からの信号と、前記第二選択スイッチ素子に接続される第二デコード信号線からの信号とに基づき、前記中間ノード制御信号線と前記中間ノードとの接続状態を切り替える半導体装置。
（付記５）
付記４に記載の半導体装置において、
前記第一配線と、前記第一選択スイッチ素子と、前記第一選択スイッチ素子に接続される第一デコード信号線との組、又は、前記第二配線と、前記第二選択スイッチ素子と、前記第二選択スイッチ素子に接続される第二デコード信号線との組のうち、少なくともいずれか一方の組が複数設けられ、
前記中間ノード選択回路を介して前記中間ノードに接続される中間ノードプログラミングドライバをさらに備え、
前記中間ノードプログラミングドライバが複数の前記中間ノード選択回路に接続される構成を取る半導体装置。
（付記６）
付記４又は５に記載の半導体装置において、
前記中間ノード選択回路は、
前記第一デコード信号線と前記第二デコード信号線からの信号を入力信号に持つＡＮＤ回路・ＯＲ回路・ＮＡＮＤ回路、ＮＯＲ回路のいずれか１つのデコード回路と、
前記デコード回路の出力信号により前記中間ノード制御信号線と前記中間ノードとの接続状態を切り替える中間ノード選択スイッチ素子と、
を有する半導体装置。
（付記７）
付記４又は５に記載の半導体装置において、
前記第一選択スイッチ素子および前記第二選択スイッチ素子はトランジスタであり、
前記中間ノード選択回路は、前記第一選択スイッチ素子および前記第二選択スイッチ素子と同じチャネル型のトランジスタである第一中間ノード選択トランジスタおよび第二中間ノード選択トランジスタを備え、
前記第一中間ノード選択トランジスタは、第五端子と、第六端子と、第一ゲート端子とを備え、
前記第二中間ノード選択トランジスタは、第七端子と、第八端子と、第二ゲート端子とを備え、
前記第五端子は、前記中間ノード制御信号線に接続され、
前記第六端子と前記第七端子は、互いに接続され、
前記第八端子は、前記中間ノードに接続され、
前記第一ゲート端子と前記第二ゲート端子のうち、一方は前記第一デコード信号線に接続され、他方は前記第二デコード信号線に接続される半導体装置。
（付記８）
付記７に記載の半導体装置において、
前記第一配線と、前記第一選択スイッチ素子と、前記第一デコード信号線との組、又は、前記第二配線と、前記第二選択スイッチ素子と、前記第二デコード信号線との組のうち、少なくともいずれか一方の組が複数設けられ、
前記第一配線と前記第二配線の各交点に前記第一スイッチと前記第二スイッチとで構成されるユニット素子が行列状に配置されているアレイ部を有し、
前記第二中間ノード選択トランジスタは、複数の前記中間ノード選択回路それぞれに設けられており、
一の前記中間ノード選択回路の前記第一中間ノード選択トランジスタは、少なくとも１つの他の前記中間ノード選択回路の前記第一中間ノード選択トランジスタを兼ねており、かつ、当該他の前記中間ノード選択回路の前記第二中間ノード選択トランジスタにも接続されている半導体装置。
（付記９）
付記１乃至８のいずれか１つに記載の半導体装置において、
前記第一スイッチと前記第二スイッチはバイポーラ型抵抗変化素子であって、
前記第一スイッチと前記第二スイッチとで構成されるユニット素子は同じ極性を持つ端子同士が接続されて前記中間ノードを形成している半導体装置。
（付記１０）
第一端子及び第二端子を有しており、通電後に所定の条件を満たすことによって抵抗状態が変化する抵抗変化型の第一スイッチと、
第三端子及び第四端子を有しており、前記第三端子が前記第二端子に接続して中間ノードを形成し、通電後に所定の条件を満たすことによって抵抗状態が変化する抵抗変化型の第二スイッチと、を有する半導体装置を準備し、
前記半導体装置は、
前記第一スイッチと前記第二スイッチとが前記条件を満たすように、前記第一端子と前記第四端子の間に電圧または電流を印加し、前記第一スイッチおよび前記第二スイッチの抵抗状態を変化させることにより、前記第一スイッチおよび前記第二スイッチで構成されるユニット素子のプログラムを行うプログラミング方法。
（付記１１）
付記１０に記載のプログラミング方法において、
前記半導体装置は、
前記第一配線と、前記第一選択スイッチ素子と、前記第一選択スイッチ素子に接続される第一デコード信号線との組、又は、前記第二配線と、前記第二選択スイッチ素子と、前記第二選択スイッチ素子に接続される第二デコード信号線との組のうち、少なくともいずれか一方の組が複数設けられ、
前記第一配線と前記第二配線の各交点に前記第一スイッチと前記第二スイッチとで構成されるユニット素子が行列状に配置されているアレイ部を有し、
前記第一デコード信号線からの信号と、前記第二デコード信号線からの信号を切り替えて、プログラム対象の前記ユニット素子を一意に選択するプログラミング方法。
（付記１２）
付記１１に記載のプログラミング方法において、
前記半導体装置は、
前記第一選択スイッチ素子を介して前記第一配線に接続される第一プログラミングドライバと、前記第二選択スイッチ素子を介して前記第二配線に接続される第二プログラミングドライバと、をさらに備え、
前記第一プログラミングドライバが複数の前記第一選択スイッチ素子に接続される構成、もしくは前記第二プログラミングドライバが複数の前記第二選択スイッチ素子に接続される構成のうち、少なくともいずれか１つの構成を取り、
前記第一プログラミングドライバからの信号と前記第二プログラミングドライバからの信号とに基づき、前記ユニット素子の印加電圧または印加電流を制御するプログラミング方法。
（付記１３）
付記１０乃至１２のいずれか１つに記載のプログラミング方法において、
前記半導体装置は、
前記中間ノードの電圧または電流を制御する信号を伝達する中間ノード制御信号線と前記中間ノードとの接続状態を切り替える中間ノード選択回路を、前記中間ノード毎にさらに備え、
前記中間ノード選択回路は、
前記第一選択スイッチ素子に接続される第一デコード信号線からの信号と、前記第二選択スイッチ素子に接続される第二デコード信号線からの信号とに基づき、前記中間ノード制御信号線と前記中間ノードとの接続状態を切り替え、
前記第一スイッチおよび前記第二スイッチの抵抗状態を個別に変化させるプログラミング方法。
（付記１４）
付記１３に記載のプログラミング方法において、
前記半導体装置は、
前記第一配線と、前記第一選択スイッチ素子と、前記第一選択スイッチ素子に接続される第一デコード信号線との組、又は、前記第二配線と、前記第二選択スイッチ素子と、前記第二選択スイッチ素子に接続される第二デコード信号線との組のうち、少なくともいずれか一方の組が複数設けられ、
前記中間ノード選択回路を介して前記中間ノードに接続される中間ノードプログラミングドライバをさらに備え、
前記中間ノードプログラミングドライバが複数の前記中間ノード選択回路に接続される構成を取り、
前記中間ノード選択回路は、
前記第一プログラミングドライバからの信号と前記中間ノードプログラミングドライバからの信号とに基づき、前記第一スイッチの印加電圧または印加電流を制御し、
前記第二プログラミングドライバからの信号と前記中間ノードプログラミングドライバからの信号とに基づき、前記第二スイッチの印加電圧または印加電流を制御するプログラミング方法。
（付記１５）
付記１３又は１４に記載のプログラミング方法において、
前記中間ノード選択回路は、
前記第一デコード信号線と前記第二デコード信号線からの信号を入力信号に持つＡＮＤ回路・ＯＲ回路・ＮＡＮＤ回路、ＮＯＲ回路のいずれか１つのデコード回路と、
前記デコード回路の出力信号により前記中間ノード制御信号線と前記中間ノードとの接続状態を切り替える中間ノード選択スイッチ素子と、
を有するプログラミング方法。
（付記１６）
付記１３又は１４に記載のプログラミング方法において、
前記第一選択スイッチ素子および前記第二選択スイッチ素子はトランジスタであり、
前記中間ノード選択回路は、前記第一選択スイッチ素子および前記第二選択スイッチ素子と同じチャネル型のトランジスタである第一中間ノード選択トランジスタおよび第二中間ノード選択トランジスタを備え、
前記第一中間ノード選択トランジスタは、第五端子と、第六端子と、第一ゲート端子とを備え、
前記第二中間ノード選択トランジスタは、第七端子と、第八端子と、第二ゲート端子とを備え、
前記第五端子は、前記中間ノード制御信号線に接続され、
前記第六端子と前記第七端子は、互いに接続され、
前記第八端子は、前記中間ノードに接続され、
前記第一ゲート端子と前記第二ゲート端子のうち、一方は前記第一デコード信号線に接続され、他方は前記第二デコード信号線に接続され、
前記第一中間ノード選択トランジスタおよび前記第二中間ノード選択トランジスタは、
前記第一デコード信号線からの信号と前記第二デコード信号線からの信号とに基づき、前記中間ノード制御信号線と前記中間ノードとの接続状態を切り替えるプログラミング方法。
（付記１７）
付記１６に記載のプログラミング方法において、
前記半導体装置は、
前記第一配線と、前記第一選択スイッチ素子と、前記第一デコード信号線との組、又は、前記第二配線と、前記第二選択スイッチ素子と、前記第二デコード信号線との組のうち、少なくともいずれか一方の組が複数設けられ、
前記第一配線と前記第二配線の各交点に前記第一スイッチと前記第二スイッチとで構成されるユニット素子が行列状に配置されているアレイ部を有し、
前記第二中間ノード選択トランジスタは、複数の前記中間ノード選択回路それぞれに設けられており、
一の前記中間ノード選択回路の前記第一中間ノード選択トランジスタは、少なくとも１つの他の前記中間ノード選択回路の前記第一中間ノード選択トランジスタを兼ねており、かつ、当該他の前記中間ノード選択回路の前記第二中間ノード選択トランジスタにも接続されているプログラミング方法。
（付記１８）
付記１０乃至１７のいずれか１つに記載のプログラミング方法において、
前記第一スイッチと前記第二スイッチはバイポーラ型抵抗変化素子であって、
前記第一スイッチと前記第二スイッチとで構成されるユニット素子は同じ極性を持つ端子同士が接続されて前記中間ノードを形成しているプログラミング方法。
この出願は、２０１２年６月２０日に出願された日本出願特願２０１２−１３９０６２号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (10)

  1. 第一端子及び第二端子を有しており、通電後に所定の条件を満たすことによって抵抗状態が変化する抵抗変化型の第一スイッチと、
    第三端子及び第四端子を有しており、前記第三端子が前記第二端子に接続して中間ノードを形成し、通電後に所定の条件を満たすことによって抵抗状態が変化する抵抗変化型の第二スイッチと、
    前記第一端子に接続している第一配線と、
    前記第四端子に接続しており、平面視で前記第一配線と交わる方向に延伸している第二配線と、
    前記第一配線に接続されている第一選択スイッチ素子と、
    前記第二配線に接続されている第二選択スイッチ素子と、
    を備える半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第一配線と、前記第一選択スイッチ素子と、前記第一選択スイッチ素子に接続される第一デコード信号線との組、又は、前記第二配線と、前記第二選択スイッチ素子と、前記第二選択スイッチ素子に接続される第二デコード信号線との組のうち、少なくともいずれか一方の組が複数設けられ、
    前記第一配線と前記第二配線の各交点に前記第一スイッチと前記第二スイッチとで構成されるユニット素子が行列状に配置されているアレイ部を有する半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記第一選択スイッチ素子を介して前記第一配線に接続される第一プログラミングドライバと、前記第二選択スイッチ素子を介して前記第二配線に接続される第二プログラミングドライバと、をさらに備え、
    前記第一プログラミングドライバが複数の前記第一選択スイッチ素子に接続される構成、もしくは前記第二プログラミングドライバが複数の前記第二選択スイッチ素子に接続される構成のうち、少なくともいずれか１つの構成を取る半導体装置。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置において、
    前記中間ノードの電圧または電流を制御する信号を伝達する中間ノード制御信号線と前記中間ノードとの接続状態を切り替える中間ノード選択回路を、前記中間ノード毎にさらに備え、
    前記中間ノード選択回路は、
    前記第一選択スイッチ素子に接続される第一デコード信号線からの信号と、前記第二選択スイッチ素子に接続される第二デコード信号線からの信号とに基づき、前記中間ノード制御信号線と前記中間ノードとの接続状態を切り替える半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記第一配線と、前記第一選択スイッチ素子と、前記第一選択スイッチ素子に接続される第一デコード信号線との組、又は、前記第二配線と、前記第二選択スイッチ素子と、前記第二選択スイッチ素子に接続される第二デコード信号線との組のうち、少なくともいずれか一方の組が複数設けられ、
    前記中間ノード選択回路を介して前記中間ノードに接続される中間ノードプログラミングドライバをさらに備え、
    前記中間ノードプログラミングドライバが複数の前記中間ノード選択回路に接続される構成を取る半導体装置。
  6. 請求項４又は５に記載の半導体装置において、
    前記中間ノード選択回路は、
    前記第一デコード信号線と前記第二デコード信号線からの信号を入力信号に持つＡＮＤ回路・ＯＲ回路・ＮＡＮＤ回路、ＮＯＲ回路のいずれか１つのデコード回路と、
    前記デコード回路の出力信号により前記中間ノード制御信号線と前記中間ノードとの接続状態を切り替える中間ノード選択スイッチ素子と、
    を有する半導体装置。
  7. 請求項４又は５に記載の半導体装置において、
    前記第一選択スイッチ素子および前記第二選択スイッチ素子はトランジスタであり、
    前記中間ノード選択回路は、前記第一選択スイッチ素子および前記第二選択スイッチ素子と同じチャネル型のトランジスタである第一中間ノード選択トランジスタおよび第二中間ノード選択トランジスタを備え、
    前記第一中間ノード選択トランジスタは、第五端子と、第六端子と、第一ゲート端子とを備え、
    前記第二中間ノード選択トランジスタは、第七端子と、第八端子と、第二ゲート端子とを備え、
    前記第五端子は、前記中間ノード制御信号線に接続され、
    前記第六端子と前記第七端子は、互いに接続され、
    前記第八端子は、前記中間ノードに接続され、
    前記第一ゲート端子と前記第二ゲート端子のうち、一方は前記第一デコード信号線に接続され、他方は前記第二デコード信号線に接続される半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記第一配線と、前記第一選択スイッチ素子と、前記第一デコード信号線との組、又は、前記第二配線と、前記第二選択スイッチ素子と、前記第二デコード信号線との組のうち、少なくともいずれか一方の組が複数設けられ、
    前記第一配線と前記第二配線の各交点に前記第一スイッチと前記第二スイッチとで構成されるユニット素子が行列状に配置されているアレイ部を有し、
    前記第二中間ノード選択トランジスタは、複数の前記中間ノード選択回路それぞれに設けられており、
    一の前記中間ノード選択回路の前記第一中間ノード選択トランジスタは、少なくとも１つの他の前記中間ノード選択回路の前記第一中間ノード選択トランジスタを兼ねており、かつ、当該他の前記中間ノード選択回路の前記第二中間ノード選択トランジスタにも接続されている半導体装置。
  9. 請求項１乃至８のいずれか１項に記載の半導体装置において、
    前記第一スイッチと前記第二スイッチはバイポーラ型抵抗変化素子であって、
    前記第一スイッチと前記第二スイッチとで構成されるユニット素子は同じ極性を持つ端子同士が接続されて前記中間ノードを形成している半導体装置。
  10. 第一端子及び第二端子を有しており、通電後に所定の条件を満たすことによって抵抗状態が変化する抵抗変化型の第一スイッチと、
    第三端子及び第四端子を有しており、前記第三端子が前記第二端子に接続して中間ノードを形成し、通電後に所定の条件を満たすことによって抵抗状態が変化する抵抗変化型の第二スイッチと、を有する半導体装置を準備し、
    前記半導体装置は、
    前記第一スイッチと前記第二スイッチとが前記条件を満たすように、前記第一端子と前記第四端子の間に電圧または電流を印加し、前記第一スイッチおよび前記第二スイッチの抵抗状態を変化させることにより、前記第一スイッチおよび前記第二スイッチで構成されるユニット素子のプログラムを行うプログラミング方法。
JP2014521208A 2012-06-20 2013-02-28 半導体装置およびプログラミング方法 Active JP6245171B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014521208A JP6245171B2 (ja) 2012-06-20 2013-02-28 半導体装置およびプログラミング方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012139062 2012-06-20
JP2012139062 2012-06-20
JP2014521208A JP6245171B2 (ja) 2012-06-20 2013-02-28 半導体装置およびプログラミング方法
PCT/JP2013/001209 WO2013190741A1 (ja) 2012-06-20 2013-02-28 半導体装置およびプログラミング方法

Publications (2)

Publication Number Publication Date
JPWO2013190741A1 true JPWO2013190741A1 (ja) 2016-02-08
JP6245171B2 JP6245171B2 (ja) 2017-12-13

Family

ID=49768356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014521208A Active JP6245171B2 (ja) 2012-06-20 2013-02-28 半導体装置およびプログラミング方法

Country Status (3)

Country Link
US (1) US9508432B2 (ja)
JP (1) JP6245171B2 (ja)
WO (1) WO2013190741A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6856032B2 (ja) * 2016-01-20 2021-04-07 日本電気株式会社 再構成可能回路、再構成可能回路システム、および再構成可能回路の動作方法
JP6753104B2 (ja) * 2016-03-28 2020-09-09 日本電気株式会社 相補型スイッチユニットのプログラム方法、および半導体装置
US10748614B2 (en) 2016-09-13 2020-08-18 Nec Corporation Semiconductor device and programming method therefor
US11139024B2 (en) 2017-03-01 2021-10-05 Nanobridge Semiconductor, Inc. Semiconductor device
US20200350909A1 (en) * 2018-02-14 2020-11-05 Nec Corporation Semiconductor device
JP6764153B2 (ja) 2018-03-08 2020-09-30 Ｎｅｃプラットフォームズ株式会社 無線送信装置
JP6961556B2 (ja) * 2018-09-12 2021-11-05 株式会社東芝 半導体集積回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147666A (ja) * 2004-11-16 2006-06-08 Sony Corp 記憶装置
WO2012032937A1 (ja) * 2010-09-08 2012-03-15 日本電気株式会社 再構成可能回路
WO2012043502A1 (ja) * 2010-09-28 2012-04-05 日本電気株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003092076A1 (fr) * 2002-04-23 2003-11-06 Nec Corporation Memoire magnetique et mode operatoire
JP4356542B2 (ja) 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
JP2010192800A (ja) * 2009-02-20 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147666A (ja) * 2004-11-16 2006-06-08 Sony Corp 記憶装置
WO2012032937A1 (ja) * 2010-09-08 2012-03-15 日本電気株式会社 再構成可能回路
WO2012043502A1 (ja) * 2010-09-28 2012-04-05 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP6245171B2 (ja) 2017-12-13
WO2013190741A1 (ja) 2013-12-27
US20150131358A1 (en) 2015-05-14
US9508432B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
JP6245171B2 (ja) 半導体装置およびプログラミング方法
US8456892B2 (en) Semiconductor integrated circuit
JP5032611B2 (ja) 半導体集積回路
JP5790660B2 (ja) 半導体装置
JP6094582B2 (ja) 半導体装置およびプログラミング方法
CN110036484B (zh) 电阻式随机存取存储器单元
WO2011158887A1 (ja) 半導体装置及びその動作方法
US20190013811A1 (en) Reconfigurable circuit, reconfigurable circuit system, and method for operating reconfigurable circuit
JPWO2012032937A1 (ja) 再構成可能回路
US20140225646A1 (en) Decoder circuits having metal-insulator-metal threshold switches
US11018671B2 (en) Reconfigurable circuit and the method for using the same
US10748614B2 (en) Semiconductor device and programming method therefor
US10396798B2 (en) Reconfigurable circuit
WO2020158531A1 (ja) 記憶装置およびプログラミング方法
US11139024B2 (en) Semiconductor device
US20200266822A1 (en) Logic integrated circuit
US10074421B2 (en) Crossbar switch type memory circuit, look-up table circuit, and programming method
US9343150B2 (en) Programmable logic device with resistive change memories
WO2018207831A1 (ja) プログラマブル論理回路とこれを用いた半導体装置
US10979053B2 (en) Logic integrated circuit
JPWO2019159844A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R150 Certificate of patent or registration of utility model

Ref document number: 6245171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250