JP4909303B2 - 変換回路 - Google Patents

Description

本発明は、電荷量変化素子の電荷量を電圧に変換して出力部に出力する変換回路に関する。

コンデンサなどの電荷量変化素子の電荷量を電圧に変換して出力部に出力する変換回路が知られている。例えば、この種の変換回路は、電荷量検出回路や、センサからの出力信号を処理するセンサ信号処理回路に用いられる。

例えば、電荷量検出回路は、外部から入力される電圧変化のピーク値に応じた電荷量をコンデンサに保持する。変換回路は、演算増幅器を利用して、そのコンデンサに保持された電荷量を電圧に変換して出力部に出力する。
例えば、コンデンサを用いて特定の物理量（力、重量、加速度、圧力等）を計測するセンサが知られている。この種のセンサでは、物理量によりコンデンサの互いに対向する電極間の距離が変化すると、コンデンサの静電容量が変化し、コンデンサに蓄えられる電荷量が変化する。変換回路は、演算増幅器を利用して、コンデンサに蓄えられた電荷量を電圧に変換して出力部に出力する。

以上のように、電荷量変化素子は、外部信号に起因して、あるいは自身の変化に起因して電荷量を変化させる。変換回路は、このような電荷量変化素子の電荷量を電圧に変換して出力部に出力する。電荷量変換素子の電荷量を電圧に変換する技術は、様々な場面で必要とされている。上記は一例であり、変換回路は、他の用途でも用いられる。以下、電荷量検出回路を例に説明するが、本発明の技術範囲は、電荷量検出回路に限定されるものではない。

図８に、電荷量検出回路３００の回路図を示す。電荷量検出回路３００は、入力部Ｐ１と、入力部Ｐ１に入力される電圧Ｖ１に応じた電荷量を蓄えるコンデンサＣ１と、コンデンサＣ１に蓄えられた電荷量を電圧に変換する変換回路３０２と、出力部Ｐ２を備えている。変換回路３０２は、コンデンサＣ２と演算増幅器ＯＰ１と固定電圧源Ｖｂｂによって構成されている。コンデンサＣ２は、コンデンサＣ１と出力部Ｐ２の間に接続されている。演算増幅器ＯＰ１は、反転入力端子ａ１と非反転入力端子ａ２と出力端子ａ３を備えている。反転入力端子ａ１は、コンデンサＣ１とコンデンサＣ２の間の配線Ｔ１に電気的に接続されている。非反転入力端子ａ２は、固定電圧源Ｖｂｂの高電位側と電気的に接続されている。出力端子ａ３は、コンデンサＣ２と出力部Ｐ２の間の配線Ｔ２に電気的に接続されている。固定電圧源Ｖｂｂの低電位側は接地されている。コンデンサＣ１の静電容量はｃ１であり、コンデンサＣ２の静電容量はｃ２である。

電荷量検出回路３００に電圧Ｖ１が入力されると、入力部Ｐ１を介してコンデンサＣ１の一方の電極に電圧Ｖ１が印加される。演算増幅器ＯＰ１の反転入力端子ａ１と非反転入力端子ａ２はバーチャル・ショートされており、コンデンサＣ１の他方の電極にはＶｂｂが印加されている。これにより、コンデンサＣ１の電極間には電位差ΔＶ１（＝Ｖ１−Ｖｂｂ）が発生し、電位差ΔＶ１に応じた電荷量Ｑ（＝ΔＶ１×ｃ１）が蓄えられる。演算増幅器ＯＰ１の入力端子を介して電荷は移動しない。その為、コンデンサＣ１の一方の電極とコンデンサＣ２の一方の電極と演算増幅器ＯＰ１の反転入力端子ａ１で閉ざされた配線Ｔ１において、コンデンサＣ１の一方の電極とコンデンサＣ２の一方の電極の電荷量は一定に保たれており、配線Ｔ１に接続するコンデンサＣ２の一方の電極には電荷量＋Ｑが蓄えられる。これにより、コンデンサＣ２の電極間には電位差ΔＶ２（＝−Ｑ／ｃ２）が発生し、出力部Ｐ２にコンデンサＣ１に蓄えられた電荷量Ｑに起因した電圧Ｖ２（＝Ｖｂｂ−Ｑ／ｃ２）が発生する。電圧Ｖ２と静電容量ｃ１、ｃ２と固定電圧源Ｖｂｂを用いて、コンデンサＣ１に蓄えられた電荷量Ｑを知ることができ、外部から印加された電圧Ｖ１を知ることができる。

変換回路３０２の原理は、図８に示す通りである。しかし、変換回路３０４は、図９に示すように、演算増幅器ＯＰ１の反転入力端子ａ１と出力端子ａ３の間に、コンデンサＣ２と並列に接続される抵抗Ｒを必要としている。変換回路３０４では、抵抗Ｒが形成されることによって、例えば配線Ｔ１の電荷量が意図しない要因によって変動した場合（例えば、宇宙線の影響で電荷量が変動することがある）でも、抵抗Ｒを通して電荷量を調整することができる。これにより、反転入力端子ａ１と非反転入力端子ａ２を確実にバーチャル・ショートさせることでき、配線Ｔ１の電位をＶｂｂに維持することができる。

特開２００１−２７３７８６号公報

しかしながら、コンデンサＣ２と抵抗Ｒを並列して接続した場合、コンデンサＣ２と抵抗Ｒの間で電荷が振動してしまう。コンデンサＣ２に保持される電荷が振動した場合、出力される電圧Ｖ２も振動してしまい、変換回路３０４の周波数特性が悪化してしまう。電荷の振動によらず、精度よく電圧Ｖ２を得るためには、抵抗Ｒに次式のような設定が必要となる。
Ｒ＞＞ｚ（＝１／（２πｆ×ｃ２））
ここで記号ｆは、入力部Ｐ１に入力される電圧Ｖ１の周波数である。例えば、コンデンサＣ２の静電容量をｃ２＝３ｐＦとし、電圧Ｖ１の周波数をｆ＝１０ｋＨｚとした場合、インピーダンスｚ＝５．３ＭΩとなる。精度よく電圧Ｖ２を得るためには、抵抗Ｒをインピーダンスｚよりかなり大きい値とする必要がある。例えば、抵抗Ｒをインピーダンスｚの１００倍にした場合、抵抗Ｒ＝５３０ＭΩとする必要がある。このように、抵抗Ｒには高い抵抗値が必要とされる。

しかし、このような高抵抗な抵抗素子を半導体基板内に形成するためには、半導体基板の面積を大量に消費しなければならない。また、外部の抵抗素子を用いたとしても、抵抗素子と変換回路を接続する配線や接続パッドが必要となり、変換回路を構成するのに必要な部品点数が増加してしまう。
なお、コンデンサＣ２の静電容量ｃ２を大きくすれば、インピーダンスｚの値を小さくすることができる。しかし、コンデンサＣ２の静電容量ｃ２を大きくした場合、電圧Ｖ２の変化分（ΔＶ２＝−Ｑ／ｃ２）における電荷量Ｑの利得が小さくなってしまう。電荷量Ｑの微小な変化を、電圧Ｖ２（若しくはΔＶ２）を用いて精度よく検出することができない。

上記の変換回路に係る問題に対処するために、本出願人らが先に出願した特許文献１では、図１０に示す変換回路３０６を提案している。変換回路３０６は、抵抗ＲとしてダイオードＤ１を利用することを特徴としている。ダイオードＤ１は、逆方向電圧が印加された場合、降伏電圧に至るまでの電圧範囲で高い抵抗値を持った抵抗素子として機能する。ダイオードＤ１はさらに、順方向電圧が印加された場合、順方向電圧降下が発生するまでの電圧範囲で高い抵抗値をもった抵抗素子として機能する。ダイオードＤ１を前記電圧範囲で使用することで、ダイオードＤ１を高い抵抗値を持った抵抗素子として使用することができる。その為、この電圧範囲においてダイオードＤ１を抵抗Ｒとして用いることによって、電荷の振動が抑えられる。変換回路３０６の周波数特定が悪化することがない。周波数特定のよい出力電圧Ｖ２を発生させることができる。またコンデンサＣ２の静電容量ｃ２を大きくする必要がない。電荷量Ｑの微小な変化を、電圧Ｖ２を用いて精度よく検出することができる。

特許文献１の技術は、極めて優れた技術と評価できる。しかし、特許文献１の技術とは別の手法で前記問題に対処する技術が必要とされることがある。本発明は、特許文献１とは異なる手法を用いて、従来の変換回路に係る問題に対処する技術を提供する。

本発明は、電荷量変化素子の電荷量を電圧に変換して出力部に出力する変換回路に関する。この変換回路は、コンデンサと演算増幅器と第１抵抗素子を備えている。コンデンサは、電荷量変化素子と出力部の間に接続されている。演算増幅器は、反転入力端子と非反転入力端子と出力端子を備えている。反転入力端子は、電荷量変化素子とコンデンサの間の配線に電気的に接続されている。非反転入力端子は、固定電圧源と電気的に接続されている。出力端子は、コンデンサと出力部の間の配線に電気的に接続されている。第１抵抗素子は、演算増幅器の反転入力端子と非反転入力端子の間に接続されている。
ここで、「電気的に接続されている」とは、直接的に接続される場合の他に、他の素子を介して接続される場合も含む。例えば、「演算増幅器の非反転入力端子が固定電圧源と電気的に接続されている」とは、非反転入力端子と固定電圧源が直接的に接続されている場合や、非半転入力端子と固定電圧源の間に他の素子が介在している場合も含む。

従来の変換回路では、演算増幅器の反転入力端子と出力端子の間に抵抗素子が形成されていた。そのため、抵抗素子の両端に電位が生じる構成となっている。本発明の変換回路では、演算増幅器の反転入力端子と非反転入力端子の間に抵抗素子が形成されており、バーチャル・ショートにより抵抗素子の両端に電位が発生しない。演算増幅器の反転入力端子と非反転入力端子の間に抵抗素子が形成されていても、従来と同様に、意図しない要因で変動した電荷をその抵抗素子を利用して調整することができる。一方で、従来の変換回路では、抵抗とコンデンサが並列に接続されているので、コンデンサに蓄えられた電荷が移動（充放電）し、周波数特性が悪化していた。本発明の変換回路では、抵抗とコンデンサが並列に接続されていないので、コンデンサに蓄えられた電荷が移動することがない。このため、本発明の変換回路は、周波数特性の良い出力電圧を発生させることができる。
本発明の変換回路は、半導体基板の内部に形成された場合でも、電子部品を用いて構成された場合でも有効な技術である。

本発明の変換回路では、第１抵抗素子が半導体基板内に形成されているダイオードである。第１抵抗素子にダイオードを採用すると、第１抵抗素子は、逆方向電圧時の降伏電圧と順方向電圧時の順方向電圧降下の間の電圧範囲において、高い抵抗値を有することができる。第１抵抗素子にダイオードを採用すれば、少ない面積で半導体基板内に設けることができる。さらに、変換回路を半導体基板で作成する場合は、変換回路を構成するのに必要な半導体基板の面積も縮小することができる。

本発明の変換回路では、異常電圧監視手段とリセット手段をさらに備えていることが好ましい。異常電圧監視手段は、演算増幅器の出力電圧が設定した閾値電圧を超えたときに、出力電圧を異常電圧と判断する。リセット手段は、異常電圧監視手段が異常電圧と判断したときに、電荷量変化素子とコンデンサと演算増幅器と第１抵抗素子に電気的に接続している配線（以下、閉配線という）の電荷量を調整して演算増幅器の反転入力端子と非反転入力端子の間をバーチャル・ショートさせる。
変換回路では、閉配線の電荷量が意図しない原因によって急激に変動した場合、第１抵抗素子の電流容量によっては、閉配線の電荷が第１抵抗素子を介して放出されるまで演算増幅器の反転入力端子と非反転入力端子の間をバーチャル・ショートすることができない虞がある。この場合、変換回路は、異常な電圧を出力してしまう。
本発明の変換回路では、異常電圧監視手段とリセット手段を用いることによって、この閉配線の電荷量を素早く調整し、演算増幅器の反転入力端子と非反転入力端子の間を素早くバーチャル・ショートさせることができる。変換回路から異常な電圧が出力するのを抑制することができる。

本発明の変換回路では、リセット手段とダイオードが半導体基板に形成されている電界効果型トランジスタで構成されているのが好ましい。
具体的には、半導体基板内に形成されている電界効果型トランジスタは、半導体基板内に形成されている第１導電型の第１領域、第２導電型の第２領域、第２導電型の第３領域、及びゲート電極を備えている。第２領域は、第１領域内に形成されている。第３領域も第１領域内に形成されているとともに、第１領域を介して第２領域から隔てられている。ゲート電極は、第２領域と第３領域の間の第１領域に絶縁膜を介して対向している。演算増幅器の非反転入力端子が第１領域に電気的に接続しており、演算増幅器の反転入力端子が第２領域に電気的に接続しており、演算増幅器の出力端子が第３領域に電気的に接続している。ダイオードは、第１領域と第２領域の間の寄生ダイオードである。
電界効果型トランジスタでは、異常電圧監視手段が異常電圧と判断した場合に、閾値電圧以上の電圧がゲート電極に印加される。これによって、第２領域と第３領域の間が導通し、閉配線の電荷が電界効果型トランジスタを介して移動することが可能になる。これにより、閉配線の電荷を調整することができ、電界効果型トランジスタはリセット手段として機能させることができる。
また、本発明の変換回路では、電界効果型トランジスタの異なる導電型領域である第１領域と第２領域を介して演算増幅器の反転入力端子と非反転入力端子が接続されている。その為、演算増幅器の反転入力端子と非反転入力端子の間には、第１領域と第２領域が形成する寄生ダイオードが存在している。この寄生ダイオードは、第１抵抗素子として機能する。電界効果型トランジスタは、リセット手段と第１抵抗素子を兼用しており、変換回路をより簡素化することができる。

電界効果型トランジスタを用いた場合、第２領域と第３領域の間の寄生ダイオードを介して、演算増幅器の非反転入力端子に接続されている固定電圧源と演算増幅器の出力端子が接続されている。固定電圧源と演算増幅器の出力端子の間に、第２領域と第３領域が形成する寄生ダイオードの順方向電圧降下の発生する電圧以上の電圧が印加された場合、この電界効果型トランジスタを介して過電流が流れ、演算増幅器の誤作動の原因となる虞がある。
この誤作動を抑制するために、本発明の変換回路は、電界効果型トランジスタの第３領域と演算増幅器の出力端子の間に接続されている第２抵抗素子をさらに備えていることが好ましい。
第３領域と演算増幅器の出力端子の間に第２抵抗素子を備えていると、電界効果型トランジスタを介して流れる電流の量を抑えることができ、演算増幅器が誤作動してしまうことを防止することができる。

本発明の変換回路では、第２抵抗素子が半導体基板内に形成されているダイオードであることが好ましい。第２抵抗素子にダイオードを採用すると、第２抵抗素子は、逆方向電圧時の降伏電圧と順方向電圧時の順方向電圧降下の間の電圧範囲において、高い抵抗値を発揮することができる。第２抵抗素子にダイオードを採用すれば、少ない面積で半導体基板内に設けることができる。さらに、変換回路を半導体基板で作成する場合は、変換回路を構成するのに必要な半導体基板の面積も縮小することができる。

本発明によると、電荷量変化素子の電荷量を電圧に変換して出力部に出力する変換回路において、変換回路内で電荷が振動することがない。振動を抑える為に、変換回路に含まれる抵抗素子の抵抗値を大きくする必要もなければ、コンデンサの静電容量を大きくする必要もない。周波数特性が良く、小型化可能な変換回路を実現することができる。

以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）リセット手段としてｎ型の半導体基板に形成された電界効果型トランジスタを用いる場合、電界効果型トランジスタのバルク電極は接地されていない。
（特徴２）リセット手段としてｐ型の半導体基板に形成された電界効果型トランジスタを用いる場合、電界効果型トランジスタのバルク電極は電界効果型トランジスタで使用されている電源電圧に接続されていない。

（第１実施例）
図１に、変換回路６を電荷量検出回路２に用いた実施例を示す。電荷量検出回路２は、入力部８と端子９とコンデンサ４（電荷量変化素子の一例）と固定電圧源１６と変換回路６と出力部１０を備えている。入力部８とコンデンサ４と変換回路６と出力部１０はこの順に接続されている。端子９は固定電圧源１６の高電位側と電気的に接続されている。電荷量検出回路２の入力電圧Ｖｉｎは入力部８と端子９との電位差によって形成されている。また、電荷量検出回路２の出力電圧Ｖｏｕｔは出力部１０と端子９との電位差によって形成されている。固定電圧源１６の電圧値はＶｂｂであり、固定電圧源１６の低電位側は接地されている。電荷量検出回路２は、入力部８を介して外部から入力される入力電圧Ｖｉｎのピーク値に応じた電荷量を、コンデンサ４に蓄える。変換回路６は、この電荷量を電圧に変換し、出力部１０に出力電圧Ｖｏｕｔを発生させる。
変換回路６は、コンデンサ１２と演算増幅器２０と第１抵抗素子１８を備えている。コンデンサ１２はコンデンサ４と出力部１０の間に接続されている。演算増幅器２０は反転入力端子２２と非反転入力端子２４と出力端子２６を備えている。反転入力端子２２はコンデンサ４とコンデンサ１２の間の配線３０に電気的に接続されている。非反転入力端子２４は固定電圧源１６の高電位側と電気的に接続されている。出力端子２６はコンデンサ１２と出力部１０の間の配線３２に電気的に接続されている。第１抵抗素子１８は演算増幅器２０の反転入力端子２２と非反転入力端子２４の間に接続されている。

本実施例では、演算増幅器２０の反転入力端子２２と非反転入力端子２４の間に第１抵抗素子１８が形成されている。その為、配線３０の電荷量が意図しない要因によって変動した場合でも、第１抵抗素子１８を介して固定電圧源１６との間で電荷量を調整することができる。これにより、演算増幅器２０において、反転入力端子２２と非反転入力端子２４の電位差がごく小さい状態である「バーチャル・ショート」と呼ばれる状態を保つことができ、配線３０の電位をＶｂｂに保つことができる。
また、本実施例では、第１抵抗素子１８がコンデンサ１２と並列に接続されない。コンデンサ１２に蓄えられた電荷が移動することがない。このため、周波数特性の良い出力電圧Ｖｏｕｔを発生させることができる。

図２に示すように、変換回路６の第１抵抗素子１８としてダイオード１４を用いるのが好ましい。第１抵抗素子１８としてダイオード１４を採用すると、第１抵抗素子１８は、ダイオード１４の逆方向電圧時の降伏電圧と順方向電圧時の順方向電圧降下の間の電圧範囲において、高い抵抗値を有することができる。第１抵抗素子１８にダイオード１４を採用すれば、少ない面積で半導体基板内に高い抵抗値を有する第１抵抗素子１８を設けることができる。さらに、変換回路６を半導体基板で作成する場合は、変換回路を構成するのに必要な半導体基板の面積も縮小することができる。

（第２実施例）
図３に、変換回路１０６を電荷量検出回路１０２に用いた実施例を示す。第１実施例との形態の違いは、変換回路１０６が異常電圧監視手段４２とリセット手段４４を更に備えていることである。なお、図２中の符号が示す対象と同一対象については、同一の符号を付し、その説明を省略する。また、配線３０と接続し、リセット手段４４と接続する配線についても配線３０と呼ぶこととし、同様に配線３２と接続し、リセット手段４４と接続する配線についても配線３２と呼ぶこととする。
変換回路１０６では、異常電圧監視手段４２の一方の入力端子４６は演算増幅器２０の出力端子２６に接続されており、異常電圧監視手段４２の他方の入力端子４８は固定電圧源１６の高電位側に接続されている。異常電圧監視手段４２の出力端子５０はリセット手段４４の入力端子５２に接続されている。リセット手段４４の一方の出力端子５４は配線３０を介して、演算増幅器２０の反転入力端子２２と接続しており、他方の出力端子５６は配線３２を介して演算増幅器２０の出力端子２６と接続されている。
異常電圧監視手段４２は、演算増幅器２０の出力電圧が設定した閾値電圧を超えたときに出力電圧を異常電圧と判断する。リセット手段４４は、異常電圧監視手段４２が異常電圧と判断したときに、配線３０の電荷量を調整し、演算増幅器２０の反転入力端子２２と非反転入力端子２４の間がバーチャル・ショートの状態を維持できるようにする。

変換回路では、配線３０の電荷量が意図しない原因によって急激に変動した場合、ダイオード１４の電流容量によっては、配線３０の電荷がダイオード１４を介して放出されるまで演算増幅器２０の反転入力端子２２と非反転入力端子２４の間をバーチャル・ショートの状態を維持できない虞がある。この場合、変換回路は、異常な電圧を出力してしまう。
本実施例の変換回路１０６では、異常電圧監視手段４２とリセット手段４４を備えることによって、配線３０の電荷量を素早く調整し、演算増幅器２０の反転入力端子２２と非反転入力端子２４の間を確実にバーチャル・ショートすることができる。変換回路１０６から異常な電圧が出力されるのを抑制することができる。

図４に異常電圧監視手段４２の回路図を示す。異常電圧監視手段４２は、第１演算増幅器６０と第２演算増幅器６２とＮＡＮＤゲート６４と第１基準電圧源６６と第２基準電圧源６８を備えている。第１演算増幅器６０の非反転入力端子と第２演算増幅器６２の反転入力端子は異常電圧監視手段４２の一方の入力端子４６に接続されている。第１演算増幅器６０の反転入力端子は第１基準電圧源６６を介して異常電圧監視手段４２の他方の入力端子４８に接続されており、第２演算増幅器６２の非反転入力端子は第２基準電圧源６８を介して異常電圧監視手段４２の他方の入力端子４８に接続されている。第１演算増幅器６０の出力端子はＮＡＮＤゲート６４の一方の入力端子に接続されており、第２演算増幅器６２の出力端子はＮＡＮＤゲート６４の他方の入力端子に接続されている。ＮＡＮＤゲート６４の出力端子は異常電圧監視手段４２の出力端子５０に接続されている。第１基準電圧源６６の電圧値はＶＬであり、第２基準電圧源６８の電圧値はＶＨである。

異常電圧監視手段４２では、第１基準電圧源６６の電圧値ＶＨと第２基準電圧源６８の電圧値ＶＬを演算増幅器２０の出力電圧の閾値電圧として用いて、演算増幅器２０の出力電圧が異常電圧であるかを判断する。異常電圧監視手段４２では、入力端子４６に印加された演算増幅器２０の出力電圧Ｖ２が、電圧値ＶＬよりも小さいか電圧値ＶＨよりも大きい場合、異常電圧であると判断し、リセット手段４４を動作させる閾値電圧よりも高いオン電圧を出力端子５０に出力する。出力端子５０からの出力電圧をＶ５として表す。出力電圧Ｖ２がそれ以外の電圧値である場合には、リセット手段４４を動作させる閾値電圧よりも低いオフ電圧を出力端子５０に出力する。

図５を用いて異常電圧監視手段４２の動作を詳細に説明する。異常電圧監視手段４２では、演算増幅器２０の出力電圧Ｖ２が電圧値ＶＨよりも高い場合、第２演算増幅器６２の出力電圧Ｖ３にＮＡＮＤゲート６４の閾値電圧よりも低いオフ電圧が出力される。これによって、第１演算増幅器６０の出力電圧Ｖ４に関わらず、ＮＡＮＤゲート６４の出力電圧Ｖ５にリセット手段４４のオン電圧が出力され、リセット手段が動作する。また、演算増幅器２０の出力電圧Ｖ２が電圧値ＶＬよりも低い場合、第１演算増幅器６０の出力電圧Ｖ４にＮＡＮＤゲート６４の閾値電圧よりも低いオフ電圧が出力される。これによって、第２演算増幅器６２の出力電圧Ｖ３に関わらず、ＮＡＮＤゲート６４の出力電圧Ｖ５からリセット手段４４のオン電圧が出力され、リセット手段が動作する。また、演算増幅器２０の出力電圧Ｖ２がそれ以外の電圧値である場合、第１演算増幅器６０の出力電圧Ｖ４と第２演算増幅器６２の出力電圧Ｖ３から共にＮＡＮＤゲート６４の閾値電圧よりも高いオン電圧が出力される。これによって、ＮＡＮＤゲート６４の出力電圧Ｖ５からリセット手段４４のオフ電圧が出力され、リセット手段は動作しない。

図４に示す異常電圧監視手段４２は一例であり、その構造は限定されない。演算増幅器２０の出力電圧Ｖ２が異常電圧の際に、リセット手段４４を動作させることができる構成であれば、その構成は特に限定されるものではない。

（第３実施例）
図６に、変換回路２０６を電荷量検出回路２０２に用いた実施例を示す。第２実施例との形態の違いは、変換回路１０６のダイオード１４とリセット手段２４４が電界効果型トランジスタＴｒを用いて構成されている点と、配線３２に第２抵抗素子７２が形成されている点である。変換回路２０６では、ダイオード１４が電界効果型トランジスタＴｒの寄生ダイオード７４で構成される。
図７に半導体基板８２に形成された電界効果型トランジスタＴｒの断面図を示す。電界効果型トランジスタＴｒでは、ｎ型不純物を低濃度に含んだ半導体基板８２に、半導体基板８２の不純物濃度よりも濃いｐ型不純物を打ち込むことによって、ｐ型の第１領域８４が形成される。第１領域８４の内側に第１領域８４の不純物濃度よりも濃いｎ型不純物を打ち込むことによって、ｎ型の第２領域８６が形成される。第１領域８４の内側で第２領域と第１領域を介して隔てられている領域に、第１領域８４の不純物濃度よりも濃いｎ型不純物を打ち込むことによって、ｎ型の第３領域８８が形成される。また電界効果型トランジスタＴｒには第２領域８６と第３領域８８の間の第１領域８４に絶縁膜９０を介して対向しているゲート電極９２が形成されている。第１領域８４はバルク電極Ｂに接続されており、出力端子５８を介して演算増幅器２０の非反転入力端子２４に接続されている。第２領域８６はドレイン電極Ｄに接続されており、出力端子５４を介して演算増幅器２０の反転入力端子２２に接続されている。第３領域８８はソース電極Ｓに接続されており、出力端子５６を介して演算増幅器２０の出力端子２６に接続されている。ゲート電極９２は入力端子５２に接続されており、異常電圧監視手段４２の出力端子５０に接続されている。
電界効果型トランジスタＴｒでは、異なる導電型の領域が積層して形成されている為、異なる導電型の領域の間に寄生ダイオードが形成される。ｐ型の第１領域８４とｎ型の第２領域８６の間には、寄生ダイオード７４が形成されている。ｐ型の第１領域８４とｎ型の第３領域８８の間には、寄生ダイオード７６が形成されている。また、ｐ型の第１領域８４とｎ型の半導体基板８２の間には、寄生ダイオード７８が形成されている。バルク電極Ｂは寄生ダイオード７８を介して電圧源８０に接続されている。

本実施例の変換回路２０６では、異常電圧監視手段４２が異常電圧と判断した場合に、電界効果型トランジスタＴｒの閾値電圧以上のオン電圧がリセット手段２４４の入力端子５２を介してゲート電極９２に印加される。これによって、第２領域８６と第３領域８８の間が導通し、配線３０の電荷が電界効果型トランジスタＴｒを通して移動することが可能となる。これにより、配線３０の電荷量を調整することができ、演算増幅器２０の反転入力端子２２と非反転入力端子２４の間を確実にバーチャル・ショートすることができる。電界効果型トランジスタＴｒをリセット手段２４４として機能させることができる。
また、本実施例の変換回路２０６では、半導体基板８２に形成された電界効果型トランジスタＴｒを用いることで、第１抵抗素子１８として機能するダイオードを、電界効果型トランジスタＴｒの寄生ダイオード７４によって構成することができる。電界効果型トランジスタＴｒは、リセット手段２４４と第１抵抗素子１８を兼用しており、変換回路２０６をより簡素化することができる。

また、本実施例の変換回路２０６では、電界効果型トランジスタＴｒの出力端子５６と演算増幅器２０の出力端子２６の間の配線３２に第２抵抗素子７２が形成されている。
図６に示すように、本実施例の変換回路２０６では、リセット手段２４４の寄生ダイオード７６を介して、固定電圧源１６の高電位側と演算増幅器２０の出力端子２６が接続されている。出力端子２６の電圧と固定電圧源１６の高電位側の電圧との関係が、寄生ダイオード７６に対して逆バイアスとなる場合、寄生ダイオード７６を介して電流が流れない。しかし、この電圧の関係が、寄生ダイオード７６に対して順方向バイアスとなる場合、寄生ダイオード７６を介して大きな電流が流れ、演算増幅器２０の誤作動の原因となる虞がある。
本実施例の変換回路２０６では、リセット手段２４４の出力端子５６と演算増幅器２０の出力端子２６の間の配線３２に第２抵抗素子７２を形成する。固定電圧源１６の高電位側と演算増幅器２０の出力端子２６の間で、寄生ダイオード７６に対して順方向バイアスとなる電圧が印加された場合でも、第２抵抗素子７２によって急激な電荷の移動が抑えられ、演算増幅器２０が誤作動してしまうことを防止することができる。

本発明では、第２抵抗素子７２は半導体基板８２に形成されたダイオードであることが好ましい。第２抵抗素子７２にダイオードを採用すると、第２抵抗素子７２は、逆方向電圧時の降伏電圧と順方向電圧時の順方向電圧降下の間の電圧範囲において、高い抵抗値を発揮することができる。第２抵抗素子７２にダイオードを採用すれば、少ない面積で半導体基板８２内に設けることができる。さらに、変換回路２０６を半導体基板８２で作成する場合は、変換回路２０６を構成するのに必要な半導体基板の面積も縮小することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、本実施例の変換回路を示した図６では第２抵抗素子７２をダイオードとして記載しているが、本明細書の記載通り抵抗等の抵抗成分を含む素子であれば良い。
また、固定電圧源１６と第１基準電圧源６６と第２基準電圧源６８の電圧値や正極と負極の関係も限定されるものではない。第１基準電圧源６６と第２基準電圧源６８においては、ＶＬ＜ＶＨの関係が保たれていればよい。
また、本実施例では電界効果型トランジスタＴｒがｎ型不純物を含んだ半導体基板８２に形成されているが、ｐ型不純物を含んだ半導体基板８２に電界効果型トランジスタＴｒが形成されていてもよい。これに伴い寄生ダイオード７４、８８、７８の順方向が逆になる。この場合、第２抵抗素子７２をダイオードとして形成する際に、その順方向を図６と逆となるように形成する。

また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

第１実施例の変換回路６を含む電荷量検出回路２の回路図を示す。 第１抵抗素子１８がダイオード１４で形成された電荷量検出回路２の回路図を示す。 第２実施例の変換回路１０６を含む電荷量検出回路１０２の回路図を示す。 異常電圧監視手段４２の回路図を示す。 異常電圧監視手段４２の動作を説明するためのグラフを示す。 第３実施例の変換回路２０６を含む電荷量検出回路２０２の回路図を示す。 第３実施例で半導体基板８２に形成された電界効果型トランジスタＴｒの断面図を示す。 変換回路３０２の回路図を示す。 実用的な変換回路３０４の回路図を示す。 特許文献１に記載の変換回路３０６の回路図を示す。

符号の説明

２・・・・・電荷量検出回路
４・・・・・電荷量変化素子
６・・・・・変換回路
８・・・・・入力部
９・・・・・端子
１０・・・・出力部
１２・・・・コンデンサ
１４・・・・ダイオード
１６・・・・固定電圧源
１８・・・・第１抵抗素子
２０・・・・演算増幅器
２２・・・・反転入力端子
２４・・・・非反転入力端子
２６・・・・出力端子
３０・・・・配線
３２・・・・配線
４２・・・・異常電圧監視手段
４４・・・・リセット手段
４６・・・・入力端子
４８・・・・入力端子
５０・・・・出力端子
５２・・・・入力端子
５４・・・・出力端子
５６・・・・出力端子
５８・・・・出力端子
６０・・・・第１演算増幅器
６２・・・・第２演算増幅器
６４・・・・ＮＡＮＤゲート
６６・・・・第１基準電圧源
６８・・・・第２基準電圧源
７２・・・・第２抵抗素子
７４・・・・寄生ダイオード
７６・・・・寄生ダイオード
７８・・・・寄生ダイオード
８０・・・・電圧源
８２・・・・半導体基板
８４・・・・第１領域
８６・・・・第２領域
８８・・・・第３領域
９０・・・・絶縁膜
９２・・・・ゲート電極
１０２・・・電荷量検出回路
１０６・・・変換回路
２０２・・・電荷量検出回路
２０６・・・変換回路
２４４・・・リセット手段
３００・・・電荷量検出回路
３０２・・・変換回路
３０４・・・変換回路
３０６・・・変換回路

Claims (5)

1. 電荷量変化素子の電荷量を電圧に変換して出力部に出力する変換回路であって、
   前記電荷量変化素子と前記出力部の間に接続されているコンデンサと、
   前記電荷量変化素子と前記コンデンサの間の配線が反転入力端子に電気的に接続されており、固定電圧源が非反転入力端子に電気的に接続されており、出力端子が前記コンデンサと前記出力部の間の配線に電気的に接続されている演算増幅器と、
   前記演算増幅器の反転入力端子と非反転入力端子の間に接続されている第１抵抗素子と、を備えており、
   前記第１抵抗素子は、半導体基板内に形成されているダイオードであることを特徴とする変換回路。
2. 異常電圧監視手段とリセット手段をさらに備えており、
   前記異常電圧監視手段は、前記演算増幅器の出力電圧が設定した閾値電圧を超えたときに前記出力電圧を異常電圧と判断し、
   前記リセット手段は、前記異常電圧監視手段が異常電圧と判断したときに、前記電荷量変化素子と前記コンデンサと前記演算増幅器と前記第１抵抗素子に電気的に接続している配線の電荷量を調整して前記演算増幅器の反転入力端子と非反転入力端子の間をバーチャル・ショートさせることを特徴とする請求項１に記載の変換回路。
3. 前記リセット手段と前記ダイオードは、前記半導体基板に形成されている電界効果型トランジスタで構成されており、
   前記電界効果型トランジスタは、
   前記半導体基板内に形成されている第１導電型の第１領域と、
   前記第１領域内に形成されている第２導電型の第２領域と、
   前記第１領域内に形成されており、前記第１領域を介して前記第２領域から隔てられている第２導電型の第３領域と、
   前記第２領域と第３領域の間の第１領域に絶縁膜を介して対向しているゲート電極と、を含んでおり、
   前記演算増幅器の非反転入力端子は前記第１領域に電気的に接続しており、
   前記演算増幅器の反転入力端子は前記第２領域に電気的に接続しており、
   前記演算増幅器の出力端子が前記第３領域に電気的に接続しており、
   前記ダイオードは、前記第１領域と第２領域の間の寄生ダイオードであることを特徴とする請求項２に記載の変換回路。
4. 前記第３領域と前記演算増幅器の出力端子の間に接続されている第２抵抗素子をさらに備えていることを特徴とする請求項３に記載の変換回路。
5. 前記第２抵抗素子は、半導体基板内に形成されているダイオードであることを特徴とする請求項４に記載の変換回路。
   

Images