JPS5892114A - チャ−ジ・アンプ - Google Patents
チャ−ジ・アンプInfo
- Publication number
- JPS5892114A JPS5892114A JP19037981A JP19037981A JPS5892114A JP S5892114 A JPS5892114 A JP S5892114A JP 19037981 A JP19037981 A JP 19037981A JP 19037981 A JP19037981 A JP 19037981A JP S5892114 A JPS5892114 A JP S5892114A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- charge
- switch
- amplifier
- offset voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、オフセット補正を行塾うことのできるチャー
ジ・アンプに関するものである。
ジ・アンプに関するものである。
第１図は従来のチャージ・アンプの構成を示す図である
。同図において、コンデンサ０１は久方端子Ｔ１に供給
される電流で充電され、入力電流の供給がなくなった後
は電流のな（なる直前の電圧を保持する。次ＫＭ１のス
イッチ８１をＯＮにし、コンデンサ（１１Ｋ保持された
電荷をチャージ・アンプ０人のチャージ・コンデンサｏ
２に転送する。転送完了後スイッチ８１ Ｖ ＯＦＦ
Ｉｃ して千ヤーｚソコンデンサ（１２１Ｃその電荷を
保持させることＫより、増幅器ＡＭＰ・の出力端忙直結
した出方端子Ｔ２より電荷に対応した電圧を得ることが
できる。なお、スイッチ８２はコンデンサｏ２を放電さ
せ初期状態に戻すためのスーイッチである。このような
構成により、出力端子Ｔ２に入力電流に対応した電圧を
得ることができる。しかしながら、増幅器λＭＰ Ｋオ
フセットがあると、そのオフセット電圧は直接コンデン
サＣ２の電圧忙加算され、誤差となって現われる。そこ
で、通常は、増幅器ＡＭＰＩＣオフセ、ト調整回路を付
加し、前記オフセット電圧とは逆の極性のオフセット補
正電圧を加算して相殺している。このような方法は、そ
の調整が煩雑であり、また温度変化あるいは経時変化等
も含めてオフセット電圧の変動を完全に零に補正するこ
と＆讐不可能忙近かった０ 本発明は、このような点を解消するもので、その目的は
、簡単な構成によりオフセット電圧を完全に補正するこ
とのできるキヤージ・アンプを提供することにある。
。同図において、コンデンサ０１は久方端子Ｔ１に供給
される電流で充電され、入力電流の供給がなくなった後
は電流のな（なる直前の電圧を保持する。次ＫＭ１のス
イッチ８１をＯＮにし、コンデンサ（１１Ｋ保持された
電荷をチャージ・アンプ０人のチャージ・コンデンサｏ
２に転送する。転送完了後スイッチ８１ Ｖ ＯＦＦ
Ｉｃ して千ヤーｚソコンデンサ（１２１Ｃその電荷を
保持させることＫより、増幅器ＡＭＰ・の出力端忙直結
した出方端子Ｔ２より電荷に対応した電圧を得ることが
できる。なお、スイッチ８２はコンデンサｏ２を放電さ
せ初期状態に戻すためのスーイッチである。このような
構成により、出力端子Ｔ２に入力電流に対応した電圧を
得ることができる。しかしながら、増幅器λＭＰ Ｋオ
フセットがあると、そのオフセット電圧は直接コンデン
サＣ２の電圧忙加算され、誤差となって現われる。そこ
で、通常は、増幅器ＡＭＰＩＣオフセ、ト調整回路を付
加し、前記オフセット電圧とは逆の極性のオフセット補
正電圧を加算して相殺している。このような方法は、そ
の調整が煩雑であり、また温度変化あるいは経時変化等
も含めてオフセット電圧の変動を完全に零に補正するこ
と＆讐不可能忙近かった０ 本発明は、このような点を解消するもので、その目的は
、簡単な構成によりオフセット電圧を完全に補正するこ
とのできるキヤージ・アンプを提供することにある。
以下図面を参照して本発明の詳細な説明する。。
第２図は本発明忙係るチャージ・アンプの一実施例を示
す構成図である。第２図において第１図の構成と異なる
点は、コンスンサ０２と増幅器ＡＭＰの間にスイッチを
挿入接続した点である。８２１，８２２はオン・オフス
イッチで、スイッチ８１及びＳ２と同様に図示しない制
御回路により駆動されるようＫなっている。増幅器ＡＭ
Ｐの出力端は第２のスイッチ８２１を介して、他端が増
幅器ＡＭＰの入力端に接続されたコンデンサＣ２の一端
に接続されると共和、第５のスイッチ５ｚ２ｖ介してコ
モンラインに接続されている。Ｖｏｌは増幅器ＡＭＰの
入力側で生じたオフセットを単に説明的に表示したもの
である。
す構成図である。第２図において第１図の構成と異なる
点は、コンスンサ０２と増幅器ＡＭＰの間にスイッチを
挿入接続した点である。８２１，８２２はオン・オフス
イッチで、スイッチ８１及びＳ２と同様に図示しない制
御回路により駆動されるようＫなっている。増幅器ＡＭ
Ｐの出力端は第２のスイッチ８２１を介して、他端が増
幅器ＡＭＰの入力端に接続されたコンデンサＣ２の一端
に接続されると共和、第５のスイッチ５ｚ２ｖ介してコ
モンラインに接続されている。Ｖｏｌは増幅器ＡＭＰの
入力側で生じたオフセットを単に説明的に表示したもの
である。
このように構成した本発明のチャージ・アンプの動作Ｖ
第３図を参照しながら次に説明する。このチャージ・ア
ンプは、３種の動作期間を１サイクルとして作動するも
のであるので各期間をその順序に従って説明する。
第３図を参照しながら次に説明する。このチャージ・ア
ンプは、３種の動作期間を１サイクルとして作動するも
のであるので各期間をその順序に従って説明する。
■ 放電及びオフセット電圧Ｖ ｏ ｓ配憶期関電１第
３図に示すように、スイッチ８２１のみＯＦＦで、他の
スイッチＳｊ＋ ８２２＊ ８２を総べてＯＮ Ｋし、
第４図の（イ）に示す回路接続とする。これによりコン
デンサａ１．ｏ２ｓｃ蓄積されていた電荷は放電され、
ｏｌ、Ｃ２はオフセット電圧Ｖｏｓ ｔ’記憶する。
３図に示すように、スイッチ８２１のみＯＦＦで、他の
スイッチＳｊ＋ ８２２＊ ８２を総べてＯＮ Ｋし、
第４図の（イ）に示す回路接続とする。これによりコン
デンサａ１．ｏ２ｓｃ蓄積されていた電荷は放電され、
ｏｌ、Ｃ２はオフセット電圧Ｖｏｓ ｔ’記憶する。
■ 電荷入力期間ｔ２
前記のスイッチ状態よりスイッチ８１をＯＦＦにして第
４図の（ロ）Ｋ示す接続とする。この期間に、入力端子
ＴＩＫ入力電流を導き、コンデンサＯｊＫ入力電荷をチ
ャージする。０１の充電電圧ｖ１はＱ１０１＋ Ｖｏｗ
であり、一方コンデン＋０２にはＶｏｗがホールドされ
ている。
４図の（ロ）Ｋ示す接続とする。この期間に、入力端子
ＴＩＫ入力電流を導き、コンデンサＯｊＫ入力電荷をチ
ャージする。０１の充電電圧ｖ１はＱ１０１＋ Ｖｏｗ
であり、一方コンデン＋０２にはＶｏｗがホールドされ
ている。
■ 転送期間ｔ３
スイッチ８１をＯＮ、スイッチ８２１をＯＮ 、スイッ
＋ ８２２ ’ｋ ＯＦＦ 、 ＸイッチＳ２をＯＦＦ
にし第４図の（ハ）に示す接続として、Ｃ１の電荷Ｙ
０２に転送する。転送される電荷量Ｑ’は Ｑ’ ＝（（Ｑ／（ｈ ＋ ＶｏＳ） −Ｗａｓ ）Ｘ
０１＝Ｑ従って、出力端子Ｔ２にＱ１０２の電圧を得
ることができる。
＋ ８２２ ’ｋ ＯＦＦ 、 ＸイッチＳ２をＯＦＦ
にし第４図の（ハ）に示す接続として、Ｃ１の電荷Ｙ
０２に転送する。転送される電荷量Ｑ’は Ｑ’ ＝（（Ｑ／（ｈ ＋ ＶｏＳ） −Ｗａｓ ）Ｘ
０１＝Ｑ従って、出力端子Ｔ２にＱ１０２の電圧を得
ることができる。
以上のような動作により、出力端子Ｔ２からは入力端子
Ｔ、に与えられる入力電流値に対応した電圧を得ること
ができる。
Ｔ、に与えられる入力電流値に対応した電圧を得ること
ができる。
なお、実施例におけるスイッチをＭＯ８ＦＥｔＴスイッ
チ８１′、 ８２’、 ８２１’、 ８２２’とし、第
５図に示すような構成としてもよい。この場合のＭ０８
ＦＢＴの駆動信号（＊−Ｄ）は図示しない制御回路に
より与えられる。
チ８１′、 ８２’、 ８２１’、 ８２２’とし、第
５図に示すような構成としてもよい。この場合のＭ０８
ＦＢＴの駆動信号（＊−Ｄ）は図示しない制御回路に
より与えられる。
以上説明したよう忙、本発明によれば、簡単な構成によ
り、予めチャージ・アンプを構成するコンデンサにオフ
セット電圧を記憶させておくことにより、入力電荷Ｑが
チャージ・アンプのコンデンサに誤差なく転送され、オ
フセット電圧を含まない充電電圧が出力°端に現われる
チャージ・アンプを“実現することができる。また、本
発明によれば、オフセット量は一定である必要はなく、
シかもそのオフセットは短期安全性さえ保証できれば長
期安定性は何ら必要でないため、増幅器の種類を限定せ
ず、また、オフセット調整を全く必要としないなどの利
点がある。
り、予めチャージ・アンプを構成するコンデンサにオフ
セット電圧を記憶させておくことにより、入力電荷Ｑが
チャージ・アンプのコンデンサに誤差なく転送され、オ
フセット電圧を含まない充電電圧が出力°端に現われる
チャージ・アンプを“実現することができる。また、本
発明によれば、オフセット量は一定である必要はなく、
シかもそのオフセットは短期安全性さえ保証できれば長
期安定性は何ら必要でないため、増幅器の種類を限定せ
ず、また、オフセット調整を全く必要としないなどの利
点がある。
第１図は従来のチャージ・アンプの構成図、第２図は本
発明に係るチャージ・アンプの一実施例を示す構成図、
第５図はタイムチャー）、 １１ｇ４図は回路の接続状
態を示す図、第５図は本発明の他の実施例を示す構成図
である。 ｏｌ、ｏ２・・・フンデンサ、８１． ８２． ８２１
． ８２２・・・スイッチ、＾ＭＰ・・・増幅器。 ｊｒｔ 口 Ａ オ ２ ｍ ７４ｒｆ：Ｊ ２
発明に係るチャージ・アンプの一実施例を示す構成図、
第５図はタイムチャー）、 １１ｇ４図は回路の接続状
態を示す図、第５図は本発明の他の実施例を示す構成図
である。 ｏｌ、ｏ２・・・フンデンサ、８１． ８２． ８２１
． ８２２・・・スイッチ、＾ＭＰ・・・増幅器。 ｊｒｔ 口 Ａ オ ２ ｍ ７４ｒｆ：Ｊ ２
Claims (1)
- 与えられる入力電流で充電されるコンデンサ（０１）の
電荷を第１のスイッチ（８１＞’Ｉｔ介して増幅器の入
出力間に接続された牛ヤージ・コンデンサ（０２）に転
送し、その後筒１のスイッチ（８１）をオフ状態に、−
シてチャージ・コンデンサ（０２）の電圧を保持させ、
前記増幅器の出力端より入力電流に対応した電圧出力を
得るチャージ・アンプにおいて、前記チャージ・コンデ
ンサ（０２）と前期増幅器の出力端の間に挿入接続され
その接続状態を断続する第２のスイッチ（８２１）と、
この第２のスイッチ（８２１）と前記チャージ・コンデ
ンサ（０２）との共通接続点とコモンライン間に挿入接
続されその接続状態を断続する第３のスイッチ（８２２
）を具備し、前記各スイッチを適宜に作動させ、′第１
のコンデンサ（０１）及びチャージ・コンデンサ（ｏ２
）Ｋ増幅器に生じたオフセット電圧を記憶させた後、前
記第１のスイッチ（Ｓｌ）ｖオフ忙してコンデンサ（ｏ
ｌ）に久方電荷をチャージさせ、次いでコンデンサ（ｏ
ｌ）の電荷をチャージ・；ンデンサ（０２）［転送する
よう和したことを特徴とするチャージ・アンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19037981A JPS5892114A (ja) | 1981-11-27 | 1981-11-27 | チャ−ジ・アンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19037981A JPS5892114A (ja) | 1981-11-27 | 1981-11-27 | チャ−ジ・アンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892114A true JPS5892114A (ja) | 1983-06-01 |
| JPS6149850B2 JPS6149850B2 (ja) | 1986-10-31 |
Family
ID=16257186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19037981A Granted JPS5892114A (ja) | 1981-11-27 | 1981-11-27 | チャ−ジ・アンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892114A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311319A (en) * | 1991-03-27 | 1994-05-10 | Kabushiki Kaisha Toshiba | Solid state image pickup device having feedback voltage to amplifier |
| JP2002026700A (ja) * | 2000-07-11 | 2002-01-25 | Olympus Optical Co Ltd | 比較回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056354Y2 (ja) * | 1987-02-19 | 1993-02-18 | ||
| JPH0236562U (ja) * | 1988-08-31 | 1990-03-09 | ||
| JPH03130856U (ja) * | 1990-04-16 | 1991-12-27 | ||
| JPH0596311U (ja) * | 1992-05-29 | 1993-12-27 | 晃司 上野 | コンクリート天端均し定規 |
| JP4909303B2 (ja) * | 2008-03-04 | 2012-04-04 | 株式会社豊田中央研究所 | 変換回路 |
-
1981
- 1981-11-27 JP JP19037981A patent/JPS5892114A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311319A (en) * | 1991-03-27 | 1994-05-10 | Kabushiki Kaisha Toshiba | Solid state image pickup device having feedback voltage to amplifier |
| JP2002026700A (ja) * | 2000-07-11 | 2002-01-25 | Olympus Optical Co Ltd | 比較回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6149850B2 (ja) | 1986-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2023074039A (ja) | 積分回路 | |
| JPS5892114A (ja) | チャ−ジ・アンプ | |
| JP2944302B2 (ja) | サンプリング回路 | |
| JPS59108418A (ja) | 信号発生回路 | |
| JPH01259628A (ja) | Ａ／ｄ変換器 | |
| JP2520162B2 (ja) | 相関２重サンプリング回路 | |
| JP2963914B2 (ja) | 昇圧回路 | |
| JPH06209244A (ja) | 線形変換装置 | |
| JPH06349295A (ja) | サンプルホールド回路 | |
| SU720717A1 (ru) | Преобразователь напр жени во временной интервал | |
| WO2000072432A1 (en) | A soft start circuit | |
| JPS59230324A (ja) | Ａ／ｄ変換制御方法 | |
| JPS6245360Y2 (ja) | ||
| JPS5860818A (ja) | コンパレ−タのオフセツト補正回路 | |
| JPH0561993A (ja) | 定積分回路 | |
| JPH0831778B2 (ja) | スイツチトキヤパシタ回路 | |
| JP4071444B2 (ja) | アナログ回路式定電力供給装置 | |
| JPS636889Y2 (ja) | ||
| JP2580831B2 (ja) | クランプ回路 | |
| JPH0224572A (ja) | ピークホールド回路 | |
| JPS6142167Y2 (ja) | ||
| JPS6016121Y2 (ja) | ダイオ−ドゲ−ト形位相検波回路 | |
| JPS6126736B2 (ja) | ||
| JPS63303577A (ja) | 帰還形クランプ回路 | |
| JPH01253899A (ja) | サンプルホールド回路 |