JP2023074039A - 積分回路 - Google Patents
積分回路 Download PDFInfo
- Publication number
- JP2023074039A JP2023074039A JP2021186760A JP2021186760A JP2023074039A JP 2023074039 A JP2023074039 A JP 2023074039A JP 2021186760 A JP2021186760 A JP 2021186760A JP 2021186760 A JP2021186760 A JP 2021186760A JP 2023074039 A JP2023074039 A JP 2023074039A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- integration
- capacitor
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Amplifiers (AREA)
Abstract
【課題】消費電流の少ない積分回路を提供とする。【解決手段】差動型増幅回路15の2つの入力端子の間に帰還率補正コンデンサCRを設け、サンプル&ホールドモードの時に接続し、積分モードの時に切り離す制御をすることで、サンプル&ホールドモードと積分モードにおける帰還率をほぼ同程度にすることで積分モードの位相余裕を大きくする必要がなくなるため、積分モードで無駄な消費電流が流れなくなる。【選択図】図1
Description
本発明は、積分回路に関する。
デルタシグマ型アナログ/デジタル変換器などに於いて、入力電圧の差をサンプル・ホールドして積分する機能を有する積分回路が用いられる。
図5は、従来の積分回路を示す回路図である。
従来の積分回路40は、スイッチ回路41、42、43と、差動型増幅回路44と、コンデンサC1、C2と、コンデンサC3、C4を備えている。
従来の積分回路40は、スイッチ回路41、42、43と、差動型増幅回路44と、コンデンサC1、C2と、コンデンサC3、C4を備えている。
従来の積分回路40は、以下のように動作して入力電圧Vi1とVi2の差を積分する。
先ず、クロック信号Φs1及びΦs2がHigh、クロック信号ΦintがLowになる。コンデンサC1は、一端に入力電圧Vi1が印加され、他端に所定の電圧Vdd/2が印加される。コンデンサC2は、一端に入力電圧Vi2が印加され、他端に所定の電圧Vdd/2が印加される。この後、クロック信号Φs2がLowになることで、コンデンサC1及びC2に入力電圧Vi1及びVi2がサンプリングされる。この動作モードがサンプル&ホールドモードである。
次に、クロック信号Φs1がLow、クロック信号ΦintがHighになる。コンデンサC1は、一端に所定の電圧Vdd/2が印加され、他端はスイッチ回路43を介してコンデンサC3に接続される。コンデンサC2は、一端に所定の電圧Vdd/2が印加され、他端はスイッチ回路43を介してコンデンサC4に接続される。即ち、コンデンサC1にサンプリングされた電荷はコンデンサC3に転送され、コンデンサC2にサンプリングされた電荷はコンデンサC4に転送される。従って、入力電圧Vi1及びVi2は、積分されて出力電圧Vo1及びVo2として出力される。この後、クロック信号ΦintがLowになることで、差動型増幅回路44の入力端はコンデンサC1、C2から切り離され、積分コンデンサに積分された電荷に応じた電圧が積分電圧としてホールド出力される。この動作モードが、積分モードである。
従来の積分回路40は、セトリング時間の短い差動型増幅回路44を備えることで、高い周波数で動作させる場合であっても、積分精度を高めることが出来る(例えば、特許文献1参照)。
デルタシグマ型アナログ/デジタル変換器は、消費電流の殆どを積分回路の消費電流が占めている。従って、デルタシグマ型アナログ/デジタル変換器は、積分回路の消費電流を低減することが求められている。
従来の積分回路40は、2つの動作モードに於いて、差動型増幅回路44の帰還率は異なる。サンプル&ホールドモードでは、コンデンサC1及びC2が差動型増幅回路44から切り離されているため帰還率は大きい。積分モードではコンデンサC1及びC2が差動型増幅回路44の入力端に接続されているため帰還率は小さい。即ち、差動型増幅回路44の位相余裕は、サンプル&ホールドモードのほうが小さくなる。
従って、差動型増幅回路44は、サンプル&ホールドモードの位相余裕を十分にとる必要があり、積分モードではマージンを取りすぎることになる。差動型増幅回路44は、位相余裕を大きくすると、消費電流が大きくなってしまう。即ち、差動型増幅回路44は、サンプル&ホールドモードに合わせて位相余裕を大きくすると、積分モードでは無駄に消費電流が大きくなると言う課題が生じる。
本発明は、上記課題に鑑みて為され、積分回路の消費電流を低減することを目的とする。
本発明の一態様の積分回路は、第1及び第2の入力信号と第1の所定の電圧を切り替えて出力する入力切替えスイッチと、前記入力切替えスイッチの出力端子にそれぞれの一端が接続された第1及び第2のコンデンサと、前記第1のコンデンサの他端に一端が接続された第1の電荷転送スイッチと、前記第2のコンデンサの他端に一端が接続された第2の電荷転送スイッチと、前記第1及び第2の電荷転送スイッチの他端に一端が接続され他端に第2の所定の電圧が接続されたサンプリングスイッチと、前記第1の電荷転送スイッチの他端に接続された第1の入力端子と、前記第2の電荷転送スイッチの他端に接続された第2の入力端子と、第1及び第2の出力端子とを備えた差動型増幅回路と、前記差動型増幅回路の第1の入力端子と第2の入力端子の間に設けられ、帰還率補正スイッチと帰還率補正コンデンサで構成された帰還率補正回路と、を備えたことを特徴とする積分回路。
本発明の積分回路によれば、差動型増幅回路15の2つの入力端子の間に帰還率補正コンデンサCRを設け、サンプル&ホールドモードの時に接続し、積分モードの時に切り離す制御をしたので、2つの動作モードにおいて差動型増幅回路15の帰還率を同程度にすることで、差動型増幅回路15の消費電流を少なくすることが出来る。
以下、本発明の積分回路について、図面を参照して説明する。なお、説明の簡略化のために発明の動作に必要な回路のみ図示して、その他の詳細な回路及び動作説明は省略する。
図1は、本実施形態の積分回路の回路図である。
本実施形態の積分回路10は、入力電圧Vi1及びVi2をサンプリングするサンプリングコンデンサC1、C2と、入力電圧Vi1及びVi2と所定の電圧Vd1及びVd2とをコンデンサC1及びC2に切替て入力する入力切替えスイッチ回路11と、コンデンサC1及びC2の他端を所定の電圧Vaicmにバイアスするサンプリングスイッチ回路12と、コンデンサC1及びC2にサンプルされた電荷をコンデンサC3及びC4に電荷転送する電荷転送スイッチ回路13と、積分動作を実現するための差動型増幅回路15及び積分コンデンサC3及びC4と、差動型増幅回路15の二つの入力端子の間に接続された帰還率補正コンデンサCR及び帰還率補正スイッチ回路14と、を備えている。
本実施形態の積分回路10は、入力電圧Vi1及びVi2をサンプリングするサンプリングコンデンサC1、C2と、入力電圧Vi1及びVi2と所定の電圧Vd1及びVd2とをコンデンサC1及びC2に切替て入力する入力切替えスイッチ回路11と、コンデンサC1及びC2の他端を所定の電圧Vaicmにバイアスするサンプリングスイッチ回路12と、コンデンサC1及びC2にサンプルされた電荷をコンデンサC3及びC4に電荷転送する電荷転送スイッチ回路13と、積分動作を実現するための差動型増幅回路15及び積分コンデンサC3及びC4と、差動型増幅回路15の二つの入力端子の間に接続された帰還率補正コンデンサCR及び帰還率補正スイッチ回路14と、を備えている。
所定の電圧Vaicmは、差動型増幅回路15の同相入力電圧の範囲内の電圧(例えば電源電圧Vddの1/2の電圧)であり、コンデンサC1とコンデンサC2で同じ電圧であっても異なった電圧であっても良い。
図2は、本実施形態の積分回路の各スイッチを制御するクロック信号のタイミングチャートである。
スイッチ回路11は、クロック信号Φs1によって出力する電圧を切替えるように動作する。スイッチ回路12は、クロック信号Φs2よってオンオフする。スイッチ回路13は、クロック信号Φintよってオンオフする。スイッチ回路14は、クロック信号ΦRよってオンオフする。
スイッチ回路11は、クロック信号Φs1によって出力する電圧を切替えるように動作する。スイッチ回路12は、クロック信号Φs2よってオンオフする。スイッチ回路13は、クロック信号Φintよってオンオフする。スイッチ回路14は、クロック信号ΦRよってオンオフする。
本実施形態の積分回路10は、以下のように動作して入力電圧Vi1とVi2の差を積分する。
先ず、クロック信号Φs1及びΦs2がHigh、クロック信号ΦintがLowになる。コンデンサC1は、一端に入力電圧Vi1が印加され、他端に所定の電圧Vaicmが印加される。コンデンサC2は、一端に入力電圧Vi2が印加され、他端に所定の電圧Vaicmが印加される。この後、クロック信号Φs2がLowになることで、コンデンサC1及びC2に所定の電圧Vaicmに対して入力電圧Vi1及びVi2がサンプリングされる。この動作モードが、サンプル&ホールドモードである。
この時、スイッチ回路13はオフしているので、コンデンサC1及びC2は、差動型増幅回路15の入力端子から切り離されている。従って、差動型増幅回路15の出力端子から見た入力端子への帰還率は、スイッチ回路13がオンしているときより大きくなっている。
ここで、クロック信号ΦRをHighレベルにすることで、スイッチ回路14がオンして、差動型増幅回路15の二つの入力端子の間に帰還率補正用のコンデンサCRが接続される。コンデンサC3及びC4の容量値をC3、コンデンサCRの容量値をCRとすると、差動型増幅回路15のサンプル&ホールドモードの帰還率は、凡そC3/(C3+2CR)となる。従って、差動型増幅回路15の帰還率は、コンデンサCRが接続されたことにより小さくなることが分かる。
次に、クロック信号Φs1とクロック信号ΦRをLowレベルにする。コンデンサC1は、一端に入力電圧Vd1が印加され、他端が差動型増幅回路15の非反転入力端子+に接続される。コンデンサC2は、一端に入力電圧Vd2が印加され、他端が差動型増幅回路15の反転入力端子-に接続される。また、スイッチ回路14がオフして、差動型増幅回路15の二つの入力端子からコンデンサCRが切り離される。従って、コンデンサC1及びC2にサンプリングされた電荷がコンデンサC3及びC4に転送されて、入力電圧Vi1及びVi2は積分される。この動作モードが、積分モードである。コンデンサC1及びC2の容量値をC1とすると、差動型増幅回路15の積分モードの帰還率は、凡そC3/(C3+C1)となる。
ここで、コンデンサCRの容量値CRをC1/2とすることで、差動型増幅回路15のサンプル&ホールドモードの帰還率は、積分モードの帰還率とほぼ同程度にすることが出来る。以上のことから、差動型増幅回路15は、積分モードの位相余裕をサンプル&ホールドモードに合わせて大きくする必要が無く、積分モードで無駄な消費電流が流れなくなる。尚、コンデンサCRの両端電圧は差動型増幅回路15の仮想グランドとなるため、差動型増幅回路15の2入力端子の電圧は、コンデンサCRの接続前後で変動が小さい。そのため、積分回路10は、コンデンサCRを設けたとしても安定動作を損なうことはない。
図3は、本実施形態の積分回路の他の例を示す回路図である。
図3の積分回路10は、コンデンサCRがコンデンサを2個並列接続した構成である。集積回路デバイスとしてのコンデンサは、2端子間での寄生容量等の違いがある。このため、差動型増幅回路15の2入力端子間にコンデンサCRを接続した際に、帰還率に違いが発生する可能性がある。これを回避するため、2つのコンデンサの端子の極性を入れ替えて並列接続することでコンデンサの2端子間の寄生容量等の特性を揃えることとしたものである。差動型増幅回路15の2端子間の帰還率を揃えることで差動型増幅回路15の動作安定性の劣化を回避することが可能となる。
図3の積分回路10は、コンデンサCRがコンデンサを2個並列接続した構成である。集積回路デバイスとしてのコンデンサは、2端子間での寄生容量等の違いがある。このため、差動型増幅回路15の2入力端子間にコンデンサCRを接続した際に、帰還率に違いが発生する可能性がある。これを回避するため、2つのコンデンサの端子の極性を入れ替えて並列接続することでコンデンサの2端子間の寄生容量等の特性を揃えることとしたものである。差動型増幅回路15の2端子間の帰還率を揃えることで差動型増幅回路15の動作安定性の劣化を回避することが可能となる。
図4は、本実施形態の積分回路の他の例を示す回路図である。
図4の積分回路10は、コンデンサCRがコンデンサを2個別々に差動型増幅回路15の入力端子と所定の電圧の入力端子に接続した構成である。
図4の積分回路10は、コンデンサCRがコンデンサを2個別々に差動型増幅回路15の入力端子と所定の電圧の入力端子に接続した構成である。
以上説明したように、本発明の積分回路10は、差動型増幅回路15の2つの入力端子の間に帰還率補正コンデンサCRを設け、サンプル&ホールドモードの時に接続し、積分モードの時に切り離す制御をすることで、両モードにおける帰還率をほぼ同程度にすることが出来る。従って、差動型増幅回路15は、積分モードの位相余裕をサンプル&ホールドモードに合わせて大きくする必要が無く、積分モードで無駄な消費電流が流れなくなる。即ち、本発明の積分回路10は、消費電流を少なくすることが出来る。
なお、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。例えば、所定の電圧Vd1及びVd2やVaicmは、等しい電圧、GND端子の電圧であっても良い。
10:積分回路
11:入力切替えスイッチ回路
12:サンプリングスイッチ回路
13:電荷転送用スイッチ回路
14:帰還率補正スイッチ回路
15:差動型増幅回路
C1、C2:サンプリングコンデンサ
C3、C4:積分コンデンサ
CR:帰還率補正コンデンサ
11:入力切替えスイッチ回路
12:サンプリングスイッチ回路
13:電荷転送用スイッチ回路
14:帰還率補正スイッチ回路
15:差動型増幅回路
C1、C2:サンプリングコンデンサ
C3、C4:積分コンデンサ
CR:帰還率補正コンデンサ
Claims (4)
- 第1及び第2の入力信号と第1及び第2の所定の電圧を切り替えて出力する入力切替えスイッチと、
前記入力切替えスイッチの出力端子にそれぞれの一端が接続された第1及び第2のコンデンサと、
前記第1のコンデンサの他端に一端が接続された第1の電荷転送スイッチと、
前記第2のコンデンサの他端に一端が接続された第2の電荷転送スイッチと、
前記第1及び第2の電荷転送スイッチの一端に一端が接続され、他端に第3の所定の電圧が印加されたサンプリングスイッチと、
前記第1の電荷転送スイッチの他端に接続された第1の入力端子と、前記第2の電荷転送スイッチの他端に接続された第2の入力端子と、第1及び第2の出力端子と、を備えた差動型増幅回路と、
前記差動型増幅回路の第1の入力端子と第2の入力端子の間に設けられ、帰還率補正スイッチと帰還率補正コンデンサで構成された帰還率補正回路と、
を備えたことを特徴とする積分回路。 - 積分回路は、前記入力切替えスイッチが前記第1及び第2の入力信号を出力し、前記サンプリングスイッチがオンし、前記第1及び第2の電荷転送スイッチがオフするサンプル&ホールドモードと、前記入力切替えスイッチが前記第1及び第2の所定の電圧を出力し、前記サンプリングスイッチがオフし、前記第1及び第2の電荷転送スイッチがオンする積分モードと、を有し、
前記帰還率補正スイッチは、前記サンプル&ホールドモードの時にオンする
ことを特徴とする請求項1に記載の積分回路。 - 前記帰還率補正コンデンサは、両端が前記差動型増幅回路の第1の入力端子と第2の入力端子に接続される
ことを特徴とする請求項1または2に記載の積分回路。 - 前記帰還率補正コンデンサは、
一端が前記差動型増幅回路の前記第1の入力端子に接続され、他端が前記帰還率補正スイッチを介して前記第3の所定の電圧が接続された第一の帰還率補正コンデンサと、
一端が前記差動型増幅回路の前記第2の入力端子に接続され、他端が前記帰還率補正スイッチを介して前記第3の所定の電圧が接続された第二の帰還率補正コンデンサとで構成された
ことを特徴とする請求項1または2に記載の積分回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021186760A JP2023074039A (ja) | 2021-11-17 | 2021-11-17 | 積分回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021186760A JP2023074039A (ja) | 2021-11-17 | 2021-11-17 | 積分回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023074039A true JP2023074039A (ja) | 2023-05-29 |
Family
ID=86537722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021186760A Pending JP2023074039A (ja) | 2021-11-17 | 2021-11-17 | 積分回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023074039A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023053387A (ja) * | 2022-02-04 | 2023-04-12 | 株式会社三洋物産 | 遊技機 |
JP2023053388A (ja) * | 2018-03-08 | 2023-04-12 | 株式会社三洋物産 | 遊技機 |
JP2023054224A (ja) * | 2019-04-11 | 2023-04-13 | 株式会社三洋物産 | 遊技機 |
JP2023054222A (ja) * | 2019-03-28 | 2023-04-13 | 株式会社三洋物産 | 遊技機 |
JP2023054227A (ja) * | 2018-02-15 | 2023-04-13 | 株式会社三洋物産 | 遊技機 |
JP2023054225A (ja) * | 2019-04-11 | 2023-04-13 | 株式会社三洋物産 | 遊技機 |
JP2023054226A (ja) * | 2017-12-29 | 2023-04-13 | 株式会社三洋物産 | 遊技機 |
JP2023054223A (ja) * | 2019-03-28 | 2023-04-13 | 株式会社三洋物産 | 遊技機 |
JP2023060269A (ja) * | 2022-04-01 | 2023-04-27 | 株式会社三洋物産 | 遊技機 |
JP2023060270A (ja) * | 2022-04-01 | 2023-04-27 | 株式会社三洋物産 | 遊技機 |
JP2023063369A (ja) * | 2022-01-07 | 2023-05-09 | 株式会社三洋物産 | 遊技機 |
JP2023071934A (ja) * | 2019-02-15 | 2023-05-23 | 株式会社三洋物産 | 遊技機 |
-
2021
- 2021-11-17 JP JP2021186760A patent/JP2023074039A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023054226A (ja) * | 2017-12-29 | 2023-04-13 | 株式会社三洋物産 | 遊技機 |
JP2023054227A (ja) * | 2018-02-15 | 2023-04-13 | 株式会社三洋物産 | 遊技機 |
JP2023053388A (ja) * | 2018-03-08 | 2023-04-12 | 株式会社三洋物産 | 遊技機 |
JP2023071934A (ja) * | 2019-02-15 | 2023-05-23 | 株式会社三洋物産 | 遊技機 |
JP2023054222A (ja) * | 2019-03-28 | 2023-04-13 | 株式会社三洋物産 | 遊技機 |
JP2023054223A (ja) * | 2019-03-28 | 2023-04-13 | 株式会社三洋物産 | 遊技機 |
JP2023054224A (ja) * | 2019-04-11 | 2023-04-13 | 株式会社三洋物産 | 遊技機 |
JP2023054225A (ja) * | 2019-04-11 | 2023-04-13 | 株式会社三洋物産 | 遊技機 |
JP2023063369A (ja) * | 2022-01-07 | 2023-05-09 | 株式会社三洋物産 | 遊技機 |
JP2023053387A (ja) * | 2022-02-04 | 2023-04-12 | 株式会社三洋物産 | 遊技機 |
JP2023060269A (ja) * | 2022-04-01 | 2023-04-27 | 株式会社三洋物産 | 遊技機 |
JP2023060270A (ja) * | 2022-04-01 | 2023-04-27 | 株式会社三洋物産 | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2023074039A (ja) | 積分回路 | |
JP4299588B2 (ja) | 半導体集積回路装置 | |
US6909391B2 (en) | Fully differential reference driver for pipeline analog to digital converter | |
KR100794310B1 (ko) | 스위치드 커패시터 회로 및 그것의 증폭 방법 | |
US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
JP2708007B2 (ja) | サンプル・ホールド回路 | |
JP2009118049A (ja) | 離散時間型増幅回路及びアナログ・ディジタル変換器 | |
US20020113724A1 (en) | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter | |
US5872469A (en) | Switched capacitor circuit adapted to store charge on a sampling capacitor related to a sample for an analog signal voltage and to subsequently transfer such stored charge | |
US7173485B2 (en) | Phase-compensated filter circuit with reduced power consumption | |
US5963088A (en) | Fully balanced analog circuit | |
US20040169555A1 (en) | Differential amplifier circuit with common mode output voltage regulation | |
US6756928B2 (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
JP2000022500A (ja) | スイッチトキャパシタ回路 | |
US6624779B2 (en) | Switched capacitor integrator that shares a capacitor for input signal and reference signal | |
US7034729B2 (en) | Adding circuit suitable for sigma-delta modulator circuits | |
JP5198427B2 (ja) | シグマデルタ変調器 | |
WO2015004863A1 (ja) | スイッチトキャパシタ回路及びその駆動方法 | |
JP5456896B2 (ja) | スイッチング増幅器回路構成およびスイッチング増幅の方法 | |
US5617054A (en) | Switched capacitor voltage error compensating circuit | |
US4749953A (en) | Operational amplifier or comparator circuit with minimized offset voltage and drift | |
JP2004222018A (ja) | スイッチトキャパシタ増幅回路 | |
JP2001196871A (ja) | スイッチトキャパシタアンプ | |
WO2019016256A1 (en) | CIRCUIT ARRANGEMENT AND METHOD FOR OPERATING A CIRCUIT ARRANGEMENT | |
US6784823B1 (en) | Rail to rail dual slope ADC |