JPS636889Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、入力電流に対応した電圧出力が得ら
れるチヤージアンプに関し、更に詳しくはオフセ
ツト電圧の影響を受けることなくチヤージアンプ
の校正を行うことができるようにしたチヤージア
ンプに関するものである。

従来より、入力電流をコンデンサに与えてその
電荷をコンデンサに蓄積して、次にチヤージアン
プのチヤージコンデンサにその電荷を転送して保
持することにより、チヤージアンプの出力端より
入力電流に対応した電圧を得るように構成した電
流測定装置が知られている。このような装置を校
正する場合、通常は基準の電流を測定することに
より装置の校正を行なつているが、高精度の基準
電流を発生させる回路は高価で得がたいという問
題があつた。また、そのような基準電流発生回路
を用いたとしても、チヤージアンプを構成する増
幅器のオフセツト電圧は容易に補正できず、誤差
となつて出力電圧に影響するという欠点もあつ
た。

本考案は、このような点を解消すべく、簡単な
構成により、電圧で校正すると共にオフセツト電
圧を補正することのできるチヤージアンプを実現
しようとするものである。

以下図面を用いて本考案を詳しく説明する。第
１図の実施例において、１０は校正電圧発生部、
２０はチヤージアンプである。校正電圧発生部１
０において、校正電圧V_CAL（負電圧）がスイツチ
SW₁を介して出力されるように構成されており、
その出力端はスイツチSW₂を介して接地されてい
る。校正電圧発生部１０より校正電圧V_CALが送
出されるとき、コンデンサC₁はこの電圧で充電
され、そこに蓄積された電荷は次のタイミング時
にスイツチSW₃を介してチヤージアンプ２０のチ
ヤージコンデンサC₂に転送されるようになつて
いる。チヤージアンプ２０は基本的には帰還路に
チヤージコンデンサC₂を有する増幅器AMPで構
成されたもので、付加的にコンデンサC₂と増幅
器AMPの出力端の間にスイツチSW₅が挿入接続
され、またコンデンサC₂とこのスイツチSW₅の
共通接続点はスイツチSW₄を介して接地されてい
る。更に増幅器AMPの入出力間にはスイツチ
SW₆が接続されている。被測定電流Ixはコンデン
サC₁とスイツチSW₃の接続点に与えられるよう
になつている。なお、各スイツチは図示しない制
御回路により適宜に制御されるようになつてい
る。なお、スイツチSW₁、スイツチSW₂、スイツ
チSW₃、スイツチSW₄、スイツチSW₅およびスイ
ツチSW₆を、それぞれ第１のスイツチ、第２のス
イツチ、第３のスイツチ、第４のスイツチ、第５
のスイツチおよび第６のスイツチと呼び、またこ
れらのスイツチを纒めてスイツチ手段と称する。

このような構成における本考案の動作を第２図
及び第３図を用いて次に説明する。まず、電流測
定の場合の動作について説明する。第２図に示す
ように、SW₁をOFF、SW₂をONにし、かつ
SW₃，SW₄，SW₆をON及びSW₅をOFFにする。
このような状態（T₁期間）ではC₁及びC₂に蓄積
されていた電荷は放電され、新たに増幅器AMP
のオフセツト電圧V_OSが記憶される。次にSW₃を
OFFに変え、他のスイツチは以前の状態に保つ
（T₂期間）。この期間は被測定電流Ixを印加する
期間で、C₁に入力電荷がチヤージされる。C₁は
チヤージ電圧V₁はＱ／C₁＋V_OSである。C₂＋V_OS
を記憶したままとなつている。続いて、SW₃を
ON、SW₄をOFF、SW₅をON、SW₆をOFFに変
える（T₃期間）。この期間には、C₁の電荷がC₂に
転送される。転送される電荷量は｛Ｑ／C₁＋
V_OS）−V_OS｝・C₁＝Ｑである。そしてC₂にはV_OSが
記憶されているので出力電圧はオフセツト電圧の
影響のないＱ／C₂となる。このような３つの態
様を１サイクルとして入力電流に対応した電圧を
得ることができる。

次に、校正の場合の動作を第３図を参照して説
明する。この場合入力電流Ixは与えられず、その
入力電流源とは実質上切り離された状態である。
まず、SW₁をON、SW₂をOFF、SW₃はON、
SW₄はON、SW₅はOFF、SW₆をONとする（T₀₁
期間）。この期間においては、C₁及びC₂に増幅器
AMPのオフセツト電圧V_OSが記憶される。C₁に
充電される電荷ＱはC₁（V_CAL＋V_OS）である。次
に、SW₁をOFF、SW₂をON、SW₄をOFF、SW₅
をON、SW₆をOFFとしSW₃はONを保持させる
（T₀₂期間）。この期間では、C₁にチヤージされた
電荷ＱがC₂に転送される。転送される電荷量は
C₁（V_OS＋V_CAL−V_OS）＝C₁V_CALで、C₂には既にV_OS
が記憶されているので出力にはV_OSは出てこな
い。従つて、出力電圧はC₁／C₂xV_CALとなる。こ
のように増幅器AMPのオフセツト電圧は自動的
に補正され、基準電圧V_CALの精度で決まる高精
度の校正を行なうことができる。

以上説明したように、本考案によれば、簡単な
構成により電圧でチヤージアンプを校正すること
ができ、しかもチヤージアンプの特徴ある構成と
あいまつてオフセツト電圧を自動的に補正して高
精度の校正を行なうことができるチヤージアンプ
を実現することができる。また、本考案によれ
ば、チヤージアンプに使用する増幅器は、そのオ
フセツト電圧が短期間安定でさえあればその大き
さには関係ないことから、安価な増幅器を使用す
ることができ、実用に供してその効果は大きい。

【図面の簡単な説明】

第１図は本考案に係るチヤージアンプの一実施
例図、第２図及び第３図はスイツチのタイムチヤ
ートである。 １０……校正電圧発生部、２０……チヤージア
ンプ、V_CAL……校正電圧、C₁，C₂……コンデン
サ、AMP……増幅器、SW₁〜SW₆……スイツチ。

Claims (1)

1. 【実用新案登録請求の範囲】 増幅器と、 入力電流で充電される第１のコンデンサと、 この第１のコンデンサを充電するための負の校
   正電圧を発生する校正電圧発生手段と、 一方の接続端が前記増幅器の入力端に接続され
   た第２のコンデンサと、 前記第１のコンデンサに負の校正電圧を印加す
   るための第１のスイツチと、この第１のスイツチ
   と第１のコンデンサとの共通接続点に接続され前
   記第１のコンデンサを放電させるための第２のス
   イツチと、前記第１のコンデンサと前記増幅器の
   入力端の間に接続され被測定電流がそのコンデン
   サ接続側の接続端に入力される第３のスイツチ
   と、前記増幅器の入出力間に接続された第６のス
   イツチと、前記増幅器の出力端と前記第２のコン
   デンサの他方の接続端との間に接続された第５の
   スイツチと、この第５のスイツチと第２のコンデ
   ンサとの共通接続点を接地する第４のスイツチよ
   りなり、下記の動作ステツプで駆動されるスイツ
   チ手段と を具備し、 被測定電流の測定のときは、前記第１のコンデ
   ンサと第３のスイツチとの共通接続点に与えられ
   る被測定電流に対応した電圧が前記増幅器出力端
   より得られ、 校正のときは、前記第１のコンデンサに与える
   校正電圧に対応した電圧が前記増幅器の出力端よ
   り得られるようにしたことを特徴とするチヤージ
   アンプ。 (1) 被測定電流測定の際には 所定の第１の期間では、第１のスイツチをオ
   フ、第２のスイツチをオン、第３のスイツチを
   オン、第４のスイツチをオン、第５のスイツチ
   をオフ、第６のスイツチをオンとする。 続いて、所定の第２の期間では、第１のスイ
   ツチをオフ、第２のスイツチをオン、第３のス
   イツチをオフ、第４のスイツチをオン、第５の
   スイツチをオフ、第６のスイツチをオンとす
   る。 その後の所定の第３の期間では、第１のスイ
   ツチをオフ、第２のスイツチをオン、第３のス
   イツチをオン、第４のスイツチをオフ、第５の
   スイツチをオン、第６のスイツチをオフとす
   る。 (2) 校正の際には 所定の第１の期間では、第１のスイツチをオ
   ン、第２のスイツチをオフ、第３のスイツチを
   オン、第４のスイツチをオン、第５のスイツチ
   をオフ、第６のスイツチをオンとする。 続いて、所定の第２の期間では、第１のスイ
   ツチをオフ、第２のスイツチをオン、第３のス
   イツチをオン、第４のスイツチをオフ、第５の
   スイツチをオン、第６のスイツチをオフとす
   る。