JPS6041311A - 自動校正機能付増幅装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は入力信号を増幅すると共に、その増幅利得を
Ｔｈｋすることができるようにされた増幅装置に関する
。

〈従来技術〉 従来の反転増幅装置においては第１図に示すように演算
増幅器１１の反転入力側が可変抵抗器１２の可動子に接
続され、可変抵抗器１２の一端が入力抵抗器１３を通じ
て増幅入力端子１４に接続され、可変抵抗器１２の他端
が帰還抵抗器１５を通じて演算増幅器１１の出力側に接
続されると共に、増幅出力端子１６に接続される。また
演算増幅器１１の非反転入力側は抵抗器１７を通じて接
地されると共に、抵抗器１８を通じて可変抵抗器１９の
可動子に接続され、ｏＪ変抵抗器１９の両端は、それぞ
れ電圧十Ｖ−■が印加された電源端子２１　、２２にそ
れぞれ接続される。

この反転増幅装置の利得が所定値になるように可変抵抗
器１２を調整し、また演算増幅器１１のオフセット電圧
を打消すように可変抵抗器１９を調整していた。これら
の調整の際に増幅入力端子１４に基準電圧信号発生器よ
シ基準電圧を印加し、増幅出力端子１６の出力を高い精
度のデジタル電圧計で測定していた。この調整には比較
的時間がかかり、かつそのために基準電圧イ１号発生器
や高精度のデジタル電圧計を用意する必要があり、しか
も反転増幅装置の使用中における変化や経年変化を考え
、このよう々校正を繰返し行う必要もあシ、そのような
煩わしさをなるべく少くする点から安定度の高い高価な
素子を用いると、全体として高価なものとなる欠点があ
った。

〈発明の概要〉 この発明の目的は自動校正機能を設けて少くともその利
得を自動的に校正してその誤差分を補正して、いちいち
煩雑な調整を行うことなく自動的に高い精度の利得が得
られる増幅装置を提供するものである。

この発明によれば増幅入力端子の入力に替えて基準信号
源よりの基準信号を増幅器に入力するように構成され、
かつその基準信号を増幅し、た出力を必要に応じてＡＤ
変換器でデジタル信号に変換し、その変換した値に基づ
いて増幅器の利得誤差をめ、そのめられた利得誤差をも
とに補正アナログ信号を作って増幅器の入力側に供給し
、その結果増幅器が所望の利得になるようにする。この
ような校正機能を付加することＫよって、必要に応じて
その校正機能を働かせることによって常に高い精度の利
得で増幅器を動作させることができる。しかもそのため
に煩雑な測定調整操作を必要としない。また装置として
も特に安定な素子を用いて構成する必要もなく、安価に
構成できる。

〈実施例〉 次にこの発明による増幅装置の実施例を第２図を参照し
て説明しよう。第２図において第１図と対応する部分に
は同一符号を付けておシ、反転増幅器２３が演算増幅器
１１と入力抵抗器１３と帰還抵抗器１５とによ多構成さ
れ茗。この例では演算増幅器１１の非反転入力側が接地
されている。基準電圧発生器２４が設けられ、この基準
電圧発生器２４の出力側と増幅入力端子１４とをスイッ
チ２５によシ切替えて反転増幅器２３０入力側に接続す
ることができるようにされる。即ちスイッチ２５は固定
動接点ａ、ｂ、ｃを備え、内定接点ａｉｊ基準電圧源２
４に接続され、固定接点すは増幅入力端子１４に接続さ
れ、固定接点Ｃは接地されて１」動接点が反転増幅器２
３０入力側、即ち入力抵抗器１３の演算増幅器１１と反
対側に接続される。

この反転増幅器２３の増幅出力をＡＤ、変換器２６によ
りデジタル係号に変換することができるようにされる。

ＡＤ変換器２６としてこの例では積分型のものを用いた
場合であって、演算増幅器２７０反転入力側は抵抗器２
８を通じてスイッチ２９の５３動接点に接続さノ］、決
算増幅器２７の出力側と反転入力側との間に積分コンデ
ンサ３１が接続され、ｏｈ力増幅器２７の非反転入力側
はコンデンサ３２を辿じて接地され、レベル検出器３４
の出力側と非反転入力側との間にスイッチ３３が接続さ
れて積分回路３０が幹、成される。スイッチ２９は三つ
の固定接点ａ、ｂ、ｃを持っておシ、固定接点ａはスイ
ッチ２５の同動接点側に接続され、固定接点すは接地さ
れ、固定接点Ｃは演拉増幅器１１の出力側、つまり増幅
出力端子１６に接続されている。演舞増幅器２７の出力
側はレベル検出器３４に接続され、この例では積分出力
が接地レベルと比較されるように構成されている。

更にレベル検出器３４の出力が制御部３５内のアップダ
ウンカウンタ３６に供給されて、制御部３５．積分回路
３０．レベル検出器２６により二１私分型のＡＤ変換器
２６を構成している。

制御部３５においては校正動作中は、例えＦｉ第第３八
Ａ示すように高レベルとなる信号を発生すると共に、端
子３７　、３８　、３９よりスイッチ２５　、２９　、
３３をそれぞれ制御する信号を出力する。また基準信号
を反転増幅器２３で増幅し、ＡＤ変換器によシ変換し−
た値により反転増幅器２３の利得誤差をめ、この畝差圧
応じたテジタル値をＤＡ変換器４１へ供給する。ＤＡ変
換器４１の出力アナログ信号は、図においては電流電圧
変換器４２により電圧信号に変換し、加算抵抗器４３を
通じて演掬、増幅器１１の反転入力側に供給する。この
結果反転増幅器２３が所望の利得になるようにされる。

次にこの第２図に示した実施例の動作を説明する。制御
部３５が校正動作に設定されると、先に連べたように第
３図Ａに示すように制御部３５内においてこれを示す信
号が高レベルとなシ、これに基づ諭て第３図Ｂ、Ｃ，Ｄ
にそれぞれ示すようにスイッチ２５　、２９　、３３は
それぞれ接点ｃ、ｃ、ｂ側に接続されて反転増幅器２３
の入力側は接地され、その出力が演算増幅器２７に供給
され、反転増幅器２３のオフセット電圧ｖｆがコンデン
サ３２に充電される。

このようにコンデンサ３２に対するオフセット電圧充電
期間Ｔ１が設けられておシ、その後は基蕪電圧積分期間
Ｔ２とされる。

即ちこの期間Ｔ２においてはスイッチ２５は接点ａ、即
ち基準電圧源２４側に接続され、スィッチ２９Ｆｉ接点
Ｃで反転増幅器２３の出方側に接続され、スイッチ３３
は接点ａ側Ｋ　１１　Ｍされてコンデンサ３２とレベル
検出器３４の出力側との間がオフとされる。従って基準
電圧源２４の基準電圧Ｖ８が反転増幅器２３で増幅゛さ
れ、その増幅出力Ｖｏが積分回路３ｏにて和分され、そ
の積分出力は第３図Ｅに示すように例えばセロレベルよ
り上昇する。この積分期間Ｔ２は一定期間Ｔ２が終了と
される。

次に積分期間Ｔ２の終了後に基準電圧源２４の基準゛ち
スイッチ２５は１定接点ａＶＣ接続されたままどされる
が、スイッチ２９は固定接点ａに接続されて基準電源２
４の基準電圧Ｖ８が積分回路３ｏに直接供給される。従
って反転増幅器２３の出力と逆極性の入力が積分回路３
０に印加され、和分回路３ｏの出力は第３１１　Ｅに示
すようにこの期間Ｔ３においては減少しはじめる。この
時アジンダウンカウンタ３６￥ｉ先に述べたようにクロ
ックをダウンカウントし、レベル検出器３４においてそ
の入力、っまシ槓分回路３゜の出力がゼＰレベルになっ
たことが検出されるとアップダウンカウンタ３６のｉｌ
数が停止される。この計数価に基づいて反転増幅器２３
ρ利得誤差が言４゜算される。

即ち反転増幅器２３の利得が例えは１の状態であって、
その利得が正しい場合においては積分期間Ｔ２の期間と
ダウンカウントの期間Ｔ３の期間とけ等しくなシ、アッ
プダウンカウンタ３６の計数内容はセロとなり、従って
誤差はゼロである。しかし、例えば反転増幅器２３の利
得が１より小さいと第３図Ｅに示すように積分回路３０
における期間Ｔ２の積分出力の傾斜が小さくなシ、その
積分期間Ｔ２の終了時における積分出力の値が小さくな
シ、ダウンカウント期間Ｔｓは早く終了し、アップタウ
ンカウンタ３６のｉｔ数値は期＃Ｉ　Ｔｓの終了時点に
おいてゼロにならず成る値、つまり反転増幅器２３の利
得の小さい分に刻Ｌ−６した値を取る。

このようにしてアップダウンカウンタ３６の内容によっ
て利得誤差が判る。また逆に反転増幅器２３の利得誤差
が大き過ぎる場合は積分期間Ｔ２の終了時における積分
出力はＦｌ＋定値よシ大きな値となり、従ってタウンカ
ウント期間Ｔ３の終了時点は遅くなシ、アップダウンカ
ウンタ３６はゼロになシ、更に桁下けが行われてカウン
トを続けることになる。

このカウント値は大きな値となシ、ゼロよυマイナスに
カウントされた値は利得の大き過きた分と対応したもの
となる。

例えはカウンタ３６の出力はアンドゲート４４に供給さ
れ、アンドゲート４４にはアップタウンカウンタ３６の
最上位ビットが端子４５より制＠信号として与えられて
おシ、一方アツブタウンカウンタ３６の計数値は軸数変
換回路４６においてその補数に変換されてその補数変換
回路４６の出力はゲート４７に供給され、ゲート４７に
は端子４５よりの（８号がゲート制御信号として与えら
れている。これらゲート４４゜４７の出力はオアケート
４８を通じてＤＡ俊換器４１に供給される。

よって利得がｌ］・さ過きた場合においては端子４５の
出力は低レベルであってゲート４４が開き、アップタウ
ンカウンタ３６の内容はゲート４４を通じてＡＤ変換器
４１に出力され、また利得が太き過きた場合、は端子４
５の出力か高レベルであってゲート４７が開いて補数変
換回路４６により変換された内容が°出力される◇なお
ケー）　４ｍ　、　４７にはそれぞれ端子５１゜５２か
ら１及び０がそれぞれサインビットとして入力されてい
る。オアゲート４８の出力はこのようにして利得誤差と
その符号とを示す信号よシなシ、これはＤＡ変換器４１
においてアナログ信号に変換される。ＤＡ変換器４１は
いわゆるマルチプライング型のものが用いられた例であ
って、その基準電、圧端子に演算増幅器１１の出力が与
えられており、入力されたデジタル佃の名ビットに対応
して電流スイッチが制御さノ１．２進数の重みを持った
電流が対応する電流スイッチより出力され、この電流が
加算され、この加算された電流は電流゛ｎｔ圧変換器４
２、加算抵抗器４３を通じて反転増幅器２３に入力され
る。ＤＡ変換器４１の出力は反転増幅器２３の出力と制
御部３５からのテジタル値との撰に比例したものとなる
。利得が小さ過きた場合はその利葡の小さい分を補償す
るように電流電圧変換器４２の出力が反転増幅器２３に
加えられ、逆に利得が大き過きた場合はその大きい分が
差し引かれるようにされる。

このようにして校正動作を行うごとに制御部３５よシ出
力される検出誤差テジタル値は第３図Ｆに示すようにそ
の新しい値に設定され、これに基づき電流電圧変換器４
２よシこれと対応する出力が第３図Ｇに示すよう比アナ
ログ信号として出力される。

このようにして利得校正が行われ、その後辿猟の使用状
態においてはスイッチ２５は接点ｂＫ接ＦＡされて増幅
入力端子１４よりの入力信号が反転増幅器２３に供紹さ
れ、スイッチ２９は接点ｂＫ接続されて積分回路３０の
入力側は接地され、増幅入力端子１４に入力された信号
は反転増幅器２３により増幅され、電流電圧変換器４２
よりの誤差補償イ８号によって補償されて増幅出力端子
１６に出力され、正しい利得で増幅された出力が出力端
子１６に得られる。

先の動作を今少し理論的に説明する。抵抗器１３゜１５
．４３の各抵抗値をＲ＋　、　Ｒ２，Ｒ３、増幅入力電
圧をＶｉ１増幅出力電圧をＶｏ、基準電圧をＶ８、演算
増幅器１１の反転入力側の電圧をｅｇとし、抵抗値Ｒ１
とＲ２はｔユは等しくされ、つまり反転増幅器２３の利
得がほぼ１の場合とすると次の（１）式が成立する。増
幅器として動作させている状態において、 ｅｌは電流電圧変換器４２の出力電圧であり、次式で表
わされる。

ｅｌ　＝Ｋ　−Ｖｏ　＋ｅｄ　・・・・・・・・・・・
・・・・・・・（２）Ｂ＝＝０又は１（ｌ−１，２，・
・・・・・、ｎ）ここでｅｄはマルチプライングテジク
ルアナログ変換器４１のオフセット−１圧である。（２
）式から次式がまる。

−ｅ　・Ｒ，２／　Ｒａ　）　）　・・・・・・・・・
・・（４）である。（４）式の右辺第１項は利得誤差を
表わし、（）内の第２項はオフセット誤差を表わしてい
る。

Ｋ＝Ｏ即ちＤＡｉ換器４１に入力される誤差の検出値が
０）また増幅入力電圧Ｖｉが０であると（４）式よシ得
られる出力電圧Ｖ　０７は（６）式となる。

これは反転増幅器２３のオフセラ）％圧Ｖｆに相当する
ものである。このオフセラ）を圧は先に述べた期間ＴＩ
の間においてコンデンサ３２に充電されることによって
この影響が取り除かれ利得の誤差を正しくめることがで
きる。従ってオフセット電圧の影響を取シ除いた状態に
おいて（４）式は（）内の第２項がＯと々り次の（７）
式となる。

抵抗器１３　、１５の抵抗値Ｒ１＋　Ｒ２の抵抗比誤差
をαとすると　（ただしα＞’０） となり、（７）式及び（８）式から となる。この（９）式から Ｈｌｌ　− Ｋｉ−十α　・・・・・・・・・・・・四とすれば利得
誤差を補正することができる。こ９Ｑ１式を満足するよ
うに先に述べた補正が行われ、１）Ａ変換器４１のビッ
ト数はαの大きさが必要とされるＫ　ｘ几１／几８の分
解能、即ち２　”　Ｘ　ｋＬ＋／　Ｒｇによって決り、
これからカウンタ３６の桁数が決められる、上述におい
ては反転増幅器２３の利得が１の場合としだが、この利
得が１の場合に限らず、例えは利得３の場合においても
同様に誤差をめることができる。利得ｍの場合において
は、クロック発生器５０から出力されるクロックの周期
を、積分期間Ｔｓでは積分期間′ｖ２のｍ倍の長さに設
定する。

まだ、アップダウンカウンタ３６の替わりに単なるアッ
プカウンタを用いてもよく、その場合瑣分期Ｑ４Ｔｇの
間において、カウンタがフルカウントとなシ、更に期間
Ｔ３においてカウントを継続アップカウントするように
し、即ち０から引数するようにすればよく、その場合に
おける反転増幅器２３の利得が１の場合においては制御
部３５において補数変換回路４６はゲート４４の入力側
に挿入すれはよい。また第２図において積分回路３０の
前段ｆＩ＋に第４図に示すようにオフセット検出用回路
５４を挿入してコンデンサ３２にオフセット電圧を保持
した後、積分期間Ｔ２に入るようにしてもよい。またオ
フセット鉛工が無視できる場合はこのようなオフセット
電圧の除去のだめの操作及びその保持回路部分を省略す
るとともできる。

く効　果〉 以上述べたように、この発明による増幅装備においては
、いちいち増幅器の利得を、基準電圧信号を入力し１そ
の増幅出力をデジタル市１圧計で測定してこれを見なが
ら調整をする必要がなく、その厄介な調整が省略でき、
単に自動校正モードに設定することによって自動的に利
得校正が行われ、正しい高い精度の利得のものに容易に
設定することかでき、頗る便利でちり、従って始終利得
校正を行わせることが可能であって、それ程安定度の要
求されない安価な素子を用いて構成することができ、か
つ始終利得校正を行わせることＫよって高い精度の利得
のものが得られる。まだ先・の実施例によれはオフセッ
トのない増幅出力を荀る１ことができる。この発明は非
反転増幅器の利得板正にも適用できる。

【図面の簡単な説明】

第」図は従来の反転増幅器を示す接続図、第２図はこの
発明による自動校正機能付増幅装置の一例を示す接続図
、第３図はその動作の説明に供するためのタイムチャー
ト、第４図は第２図の一部変形を示す図である。 】４：増幅入力端子、１６：増幅出力端子、２３：反転
増幅器、２４：基準電圧源、２６：ＡＤ変換器、２５　
、２９　：幼名スイッチ、３０：積分回路、３４ニレベ
ル検出器、３５：制御部、３６：カウンタ、４１：ＤＡ
変換器。 代理人　草野　卓

Claims (1)

【特許請求の範囲】
1. （１）増幅器と、基準信号を発生する基準電源と、その
   基準電源の出力基準信号と増幅入力端子に印加された入
   力信号とを切替えて上記増幅器へ供給するスイッチと、
   上記基準信号を上言ピ増幅器で増幅し、その出力から上
   記増幅器の利得誤差をめる誤差検出手段と、その検出さ
   れた誤差をもとに得られた補正アナログ信号を、上記増
   幅器の出力が正しい利得となるようにその増幅器の入力
   側へ供靴する補正信号発生＋段′とを具備する自動校正
   機能付増幅装僅。