JPS6117300B2 - - Google Patents
Info
- Publication number
- JPS6117300B2 JPS6117300B2 JP4556778A JP4556778A JPS6117300B2 JP S6117300 B2 JPS6117300 B2 JP S6117300B2 JP 4556778 A JP4556778 A JP 4556778A JP 4556778 A JP4556778 A JP 4556778A JP S6117300 B2 JPS6117300 B2 JP S6117300B2
- Authority
- JP
- Japan
- Prior art keywords
- unknown
- input voltage
- analog switch
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010354 integration Effects 0.000 claims description 11
- 238000005259 measurement Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Description
本発明は抵抗値測定装置に関し、特に、マルチ
メータに用いるのに適するのである。 従来の抵抗値測定装置として、例えば第５図に
示すように、クランプされた基準電圧Ｅを設ける
とともに、演算増幅器A1，A2，A3と抵抗Rsより
なるインスツルメンテーシヨンアンプ等の差動増
幅器と、上記基準電圧Ｅを用いて定電流回路を構
成し、この定電流回路から供給される電流を基準
抵抗Rcを経て未知抵抗Rxに流し、未知抵抗Rxの
両端に生ずる電力をＡ／ＤコンバータＣにてデジ
タル量に変換して表示する方式がある。これは、
未知抵抗Rxの一端を接地するきとき、その他端
の電位が変動するため、定電流回路として止むを
得ずインスツルメンテーシヨンアンプを使用して
いるのであつて、回路が非常に複雑になる欠点が
ある。また、演算増幅器A1とA2、並びにA3とA4
のオフセツト電圧は互に打ち消しあうように設計
製作されてはいるものの、現実にはオフセツト電
圧を完全になくすことはできず誤差の原因とな
る。 これに対し回路構成を簡単にするため、電源Ｖ
＋にクランプされた定電流回路を用い、定電流回
路から供給される電流を未知抵抗Rxに流す方式
のものがあるが、定電流回路の基準電圧E1が電
源Ｖ＋にクランプされるので、演算増幅器Ａのオ
フセツト電圧および電圧E1の変動がともに誤差
につながり、Ａ／ＤコンバータＣのためにもう一
つの精密な基準電圧が必要になる欠点がある。 〓〓〓〓
本発明は上記に鑑み、未知抵抗の一端を接地し
て測定できるようにフローテイング定電流源を用
いながら、演算増幅器のオフセツト電圧及び基準
電圧Ｅの変動の影響を受けず、しかも回路構成が
簡単で製造コストの安価な抵抗値測定装置の提供
を目的としている。 以下本発明の実施例を図面にもとづいて説明す
る。 第１図は本発明実施例の回路図である。 演算増幅器１の反転入力８と出力４間に出力側
を正極とし、電圧Ｅのフローテイング定電圧源Ｅ
を接続し、演算増幅器１の非反転入力９と出力４
間に基準抵抗Rcを接続してフローテイング定電
流供給回路を構成し、非反転入力９と接地間に未
知抵抗Rxを接続するための端子２，３を設け、
非反転入力９と接地間にアナログスイツチSW１
を設ける。また、二重積分型Ａ／Ｄコンパータ５
を設け、このＡ／Ｄコンバータ５の基準入力電圧
ＶRに演算増幅器１の出力４を導入し、Ａ／Ｄコ
ンバータ５の未知入力電圧Vxとして未知抵抗Rx
の定電流源側電圧を導入する。二重積分型Ａ／Ｄ
コンバータ５は、未知入力電圧Vxの積分と基準
入力電圧ＶRの積分を交互に切換えて実行するも
ので、例えば図示のように、抵抗R1、コンデン
サC1演算増幅器６よりなる積分器と、入力電圧
を接地レベルに対して比較して二値信号を出力す
るコンパレータ７と基準入力電圧ＶR及び未知入
力電圧Vxを交互に入力させる切換えスイツチSW
２及SW３などから構成されている。このスイツ
チSW２，SW３及び前記アナログスイツチSW１
はコンパレータ７の出力で制御される制御部１０
により開閉又は切換え制御され、制御部１０はこ
れらの制御時間を計測するデジタルタイムカウン
タを備えている。 次に作用を説明する。アナログスイツチSW１
がオフであれば、演算増幅器１の反転入力８と出
力４の間の電圧と非反転入力９と出力４の間の電
圧は等しいから、基準抵抗Rcを流れる電流は、
Ｅ／Rcであり、未知抵抗Rxを流れる電流はRcを
流れる電流に等しく、Ｅ／Rcとなる。従つて、
未知入力電圧Vxは Vx＝Ｒｘ／Ｒｃ・Ｅ ……(1) となつて未知抵抗Rxに比例したものとなる。次
にアナログスイツチSW１がオンであれば、基準
入力電圧ＶRは電源Ｅの電圧に等しく、 ＶR＝Ｅ ……(2) となる。 制御部１０は、所定時間T1と、T1の経過後コ
ンパレータ７の出力信号が出力されるまでの時間
T2を交互に実行するとともに、この時間T1，T2
にもとづいてスイツチSW１，SW２，SW３を表
１の通り制御する。この時間T1を未知入力電圧
積分期間と呼び、時間T2を基準入力電圧積分期
間と呼ぶ。
メータに用いるのに適するのである。 従来の抵抗値測定装置として、例えば第５図に
示すように、クランプされた基準電圧Ｅを設ける
とともに、演算増幅器A1，A2，A3と抵抗Rsより
なるインスツルメンテーシヨンアンプ等の差動増
幅器と、上記基準電圧Ｅを用いて定電流回路を構
成し、この定電流回路から供給される電流を基準
抵抗Rcを経て未知抵抗Rxに流し、未知抵抗Rxの
両端に生ずる電力をＡ／ＤコンバータＣにてデジ
タル量に変換して表示する方式がある。これは、
未知抵抗Rxの一端を接地するきとき、その他端
の電位が変動するため、定電流回路として止むを
得ずインスツルメンテーシヨンアンプを使用して
いるのであつて、回路が非常に複雑になる欠点が
ある。また、演算増幅器A1とA2、並びにA3とA4
のオフセツト電圧は互に打ち消しあうように設計
製作されてはいるものの、現実にはオフセツト電
圧を完全になくすことはできず誤差の原因とな
る。 これに対し回路構成を簡単にするため、電源Ｖ
＋にクランプされた定電流回路を用い、定電流回
路から供給される電流を未知抵抗Rxに流す方式
のものがあるが、定電流回路の基準電圧E1が電
源Ｖ＋にクランプされるので、演算増幅器Ａのオ
フセツト電圧および電圧E1の変動がともに誤差
につながり、Ａ／ＤコンバータＣのためにもう一
つの精密な基準電圧が必要になる欠点がある。 〓〓〓〓
本発明は上記に鑑み、未知抵抗の一端を接地し
て測定できるようにフローテイング定電流源を用
いながら、演算増幅器のオフセツト電圧及び基準
電圧Ｅの変動の影響を受けず、しかも回路構成が
簡単で製造コストの安価な抵抗値測定装置の提供
を目的としている。 以下本発明の実施例を図面にもとづいて説明す
る。 第１図は本発明実施例の回路図である。 演算増幅器１の反転入力８と出力４間に出力側
を正極とし、電圧Ｅのフローテイング定電圧源Ｅ
を接続し、演算増幅器１の非反転入力９と出力４
間に基準抵抗Rcを接続してフローテイング定電
流供給回路を構成し、非反転入力９と接地間に未
知抵抗Rxを接続するための端子２，３を設け、
非反転入力９と接地間にアナログスイツチSW１
を設ける。また、二重積分型Ａ／Ｄコンパータ５
を設け、このＡ／Ｄコンバータ５の基準入力電圧
ＶRに演算増幅器１の出力４を導入し、Ａ／Ｄコ
ンバータ５の未知入力電圧Vxとして未知抵抗Rx
の定電流源側電圧を導入する。二重積分型Ａ／Ｄ
コンバータ５は、未知入力電圧Vxの積分と基準
入力電圧ＶRの積分を交互に切換えて実行するも
ので、例えば図示のように、抵抗R1、コンデン
サC1演算増幅器６よりなる積分器と、入力電圧
を接地レベルに対して比較して二値信号を出力す
るコンパレータ７と基準入力電圧ＶR及び未知入
力電圧Vxを交互に入力させる切換えスイツチSW
２及SW３などから構成されている。このスイツ
チSW２，SW３及び前記アナログスイツチSW１
はコンパレータ７の出力で制御される制御部１０
により開閉又は切換え制御され、制御部１０はこ
れらの制御時間を計測するデジタルタイムカウン
タを備えている。 次に作用を説明する。アナログスイツチSW１
がオフであれば、演算増幅器１の反転入力８と出
力４の間の電圧と非反転入力９と出力４の間の電
圧は等しいから、基準抵抗Rcを流れる電流は、
Ｅ／Rcであり、未知抵抗Rxを流れる電流はRcを
流れる電流に等しく、Ｅ／Rcとなる。従つて、
未知入力電圧Vxは Vx＝Ｒｘ／Ｒｃ・Ｅ ……(1) となつて未知抵抗Rxに比例したものとなる。次
にアナログスイツチSW１がオンであれば、基準
入力電圧ＶRは電源Ｅの電圧に等しく、 ＶR＝Ｅ ……(2) となる。 制御部１０は、所定時間T1と、T1の経過後コ
ンパレータ７の出力信号が出力されるまでの時間
T2を交互に実行するとともに、この時間T1，T2
にもとづいてスイツチSW１，SW２，SW３を表
１の通り制御する。この時間T1を未知入力電圧
積分期間と呼び、時間T2を基準入力電圧積分期
間と呼ぶ。
【表】
期間T1においては未知入力電圧Vxがスイツチ
SW３を通して積分器の非反転入力に入力される
から、第２図に示すように積分器の出力Voは時
間に比例して増加してゆく。次に期間T2に切換
わると、非反転入力が接地されると同時に基準入
力電圧ＶRがスイツチSW２を通して積分器の反
転入力に入力されるから、第２図に示すすよう
に、積分器の出力Voは時間に比例して減少して
ゆき、それが０になるとコンパレータ７がそれを
検出して期間T2が終了する。実施例においては
SW３の切換え時にそれぞれ電圧Vxのレベルシフ
トが生ずるが、実質的には、未知入力電圧Vx、
基準入力電圧ＶR、期間T1、期間T2の間に Ｖｘ／Ｔ２＝ＶＲ／Ｔ１ ……(3) の関係式が成立するから、未知入力電圧Vxは Vx＝Ｔ２／Ｔ１ＶR となり、(1)(2)式から未知抵抗Rxは、 Rx＝Ｔ２／Ｔ１Rc ……(4) により求められる。この式から、未知抵抗Rxが
電源電圧Ｅによらないことが理解される。 次に本発明においてオフセツト電圧ｅを検討す
る。 第１図において、演算増幅器１のオフセツト電
〓〓〓〓
圧を、非反転入力を基準としてｅとすれば、アナ
ログスイツチSW１がオフのとき、基準抵抗Rcの
両端にかかる電圧は（Ｅ＋ｅ）であり、従つて、
基準抵抗Rcを流れる電流、つまり未知抵抗Rxに
流れる電流は、 （Ｅ＋ｅ）／Ｒｃ となる。従つて、未知入力電圧として表われる電
圧は Vx＝Ｒｘ（Ｅ＋ｅ）／Ｒｃ ……(5) となる。 次に、アナログスイツチSW１をオンに切換え
られると、演算増幅器１の出力電圧、すなわち基
準入力電圧ＶRとして表われる電圧は、 ＶR＝Ｅ＋ｅ ……(6) となる。(5)、(6)両式を(3)式に代入すれば、 Ｒｘ（Ｅ＋ｅ）／Ｒｃ Ｔ２＝（Ｅ＋ｅ）／Ｔ１ となつて、電源電圧Ｅおよびオフセツト電圧ｅが
ともに消去され、(4)式と同じ結果を得るから、未
知抵抗Rxはオフセツト電圧ｅの影響を受けるこ
となく算出されることが解る。 第３図に本発明の変形実施例として、抵抗測定
以外の測定、例えば電圧測定などにも適用しうる
実施例を示す。すなわち、２回路切換えスイツチ
SW４と、第２の基準電圧E2を設け、抵抗測定の
場合はスイツチSW４をＲ側に投入して前述の通
りの測定を行い、電圧測定の場合にはスイツチ
SW４をＶ側に投入して基準電圧E2と測定端子
２，３間に印加される未知電圧の比を求めること
ができる。 第４図に本発明の他の変形実施例として高電圧
保護装置を備えた実施例を示す。接地側にない測
定端子２から演算増幅器１の非反転入力に至る回
路に抵抗R2を直列接続し、Ａ／Ｄコンバータ５
の入力線Vxに抵抗R3を直列接続し、各抵抗端子
に、ダイオードD1，D3を通して正電源Ｖ＋に電
流を流す回路と、ダイオードD2，D4を通して負
電源Ｖ−から電流を流し込む回路をそれぞれ設
け、正、負いずれの高電圧が誤つて印加されて
も、演算増幅器１及びＡ／Ｄコンバータ５が保護
されるように構成している。もし、測定端子の片
方が接地されていない場合、測定回路と保護回路
を併設することは非常に困難になる。 本発明によれば、フローテイング定電流回路を
用いているので未知抵抗の一端を接地した状態で
測定を行うことができ大層便利であるばかりであ
く、前述したように保護回路を簡単に付加するこ
とができ、また、Ａ／Ｄコンバータにおける信号
処理が簡単になる。 また、本発明によれば、未知抵抗が基準電圧Ｅ
およびオフセツト電圧ｅの影響を受けることなく
測定できるので、それらに起因する誤差の発生が
なく高精度の抵抗測定を行うことができる。期間
T1は通常100ｍ−sec程度であり、しかも測定の
１サイクルの間にオフセツト消去等の測定予備期
間を設けることができるから、きわめて正確な測
定値が得られる。Ａ／Ｄコンバータ自身も現在さ
まざまな零点補正の方法が実現されているが、本
発明によりマルチメータを製作すれば、調整個所
が少くなるので、それだけ低コストのマルチメー
タを提供することができる。
SW３を通して積分器の非反転入力に入力される
から、第２図に示すように積分器の出力Voは時
間に比例して増加してゆく。次に期間T2に切換
わると、非反転入力が接地されると同時に基準入
力電圧ＶRがスイツチSW２を通して積分器の反
転入力に入力されるから、第２図に示すすよう
に、積分器の出力Voは時間に比例して減少して
ゆき、それが０になるとコンパレータ７がそれを
検出して期間T2が終了する。実施例においては
SW３の切換え時にそれぞれ電圧Vxのレベルシフ
トが生ずるが、実質的には、未知入力電圧Vx、
基準入力電圧ＶR、期間T1、期間T2の間に Ｖｘ／Ｔ２＝ＶＲ／Ｔ１ ……(3) の関係式が成立するから、未知入力電圧Vxは Vx＝Ｔ２／Ｔ１ＶR となり、(1)(2)式から未知抵抗Rxは、 Rx＝Ｔ２／Ｔ１Rc ……(4) により求められる。この式から、未知抵抗Rxが
電源電圧Ｅによらないことが理解される。 次に本発明においてオフセツト電圧ｅを検討す
る。 第１図において、演算増幅器１のオフセツト電
〓〓〓〓
圧を、非反転入力を基準としてｅとすれば、アナ
ログスイツチSW１がオフのとき、基準抵抗Rcの
両端にかかる電圧は（Ｅ＋ｅ）であり、従つて、
基準抵抗Rcを流れる電流、つまり未知抵抗Rxに
流れる電流は、 （Ｅ＋ｅ）／Ｒｃ となる。従つて、未知入力電圧として表われる電
圧は Vx＝Ｒｘ（Ｅ＋ｅ）／Ｒｃ ……(5) となる。 次に、アナログスイツチSW１をオンに切換え
られると、演算増幅器１の出力電圧、すなわち基
準入力電圧ＶRとして表われる電圧は、 ＶR＝Ｅ＋ｅ ……(6) となる。(5)、(6)両式を(3)式に代入すれば、 Ｒｘ（Ｅ＋ｅ）／Ｒｃ Ｔ２＝（Ｅ＋ｅ）／Ｔ１ となつて、電源電圧Ｅおよびオフセツト電圧ｅが
ともに消去され、(4)式と同じ結果を得るから、未
知抵抗Rxはオフセツト電圧ｅの影響を受けるこ
となく算出されることが解る。 第３図に本発明の変形実施例として、抵抗測定
以外の測定、例えば電圧測定などにも適用しうる
実施例を示す。すなわち、２回路切換えスイツチ
SW４と、第２の基準電圧E2を設け、抵抗測定の
場合はスイツチSW４をＲ側に投入して前述の通
りの測定を行い、電圧測定の場合にはスイツチ
SW４をＶ側に投入して基準電圧E2と測定端子
２，３間に印加される未知電圧の比を求めること
ができる。 第４図に本発明の他の変形実施例として高電圧
保護装置を備えた実施例を示す。接地側にない測
定端子２から演算増幅器１の非反転入力に至る回
路に抵抗R2を直列接続し、Ａ／Ｄコンバータ５
の入力線Vxに抵抗R3を直列接続し、各抵抗端子
に、ダイオードD1，D3を通して正電源Ｖ＋に電
流を流す回路と、ダイオードD2，D4を通して負
電源Ｖ−から電流を流し込む回路をそれぞれ設
け、正、負いずれの高電圧が誤つて印加されて
も、演算増幅器１及びＡ／Ｄコンバータ５が保護
されるように構成している。もし、測定端子の片
方が接地されていない場合、測定回路と保護回路
を併設することは非常に困難になる。 本発明によれば、フローテイング定電流回路を
用いているので未知抵抗の一端を接地した状態で
測定を行うことができ大層便利であるばかりであ
く、前述したように保護回路を簡単に付加するこ
とができ、また、Ａ／Ｄコンバータにおける信号
処理が簡単になる。 また、本発明によれば、未知抵抗が基準電圧Ｅ
およびオフセツト電圧ｅの影響を受けることなく
測定できるので、それらに起因する誤差の発生が
なく高精度の抵抗測定を行うことができる。期間
T1は通常100ｍ−sec程度であり、しかも測定の
１サイクルの間にオフセツト消去等の測定予備期
間を設けることができるから、きわめて正確な測
定値が得られる。Ａ／Ｄコンバータ自身も現在さ
まざまな零点補正の方法が実現されているが、本
発明によりマルチメータを製作すれば、調整個所
が少くなるので、それだけ低コストのマルチメー
タを提供することができる。
第１図は本発明実施例を示す回路図、第２図は
その作用説明図である。第３図及び第４図は本発
明の変形実施例を示す回路図、第５図及び第６図
は従来例を示す回路図である。 １……演算増幅器、２，３……未知抵抗接続端
子、５……二重積分型Ａ／Ｄコンバータ、Ｅ……
フローテイング定電圧源、Rc……基準抵抗、SW
１……スイツチ。 〓〓〓〓
その作用説明図である。第３図及び第４図は本発
明の変形実施例を示す回路図、第５図及び第６図
は従来例を示す回路図である。 １……演算増幅器、２，３……未知抵抗接続端
子、５……二重積分型Ａ／Ｄコンバータ、Ｅ……
フローテイング定電圧源、Rc……基準抵抗、SW
１……スイツチ。 〓〓〓〓
Claims (1)
- １ 演算増幅器の一方の入力と出力間に接続され
たフローテイング定電圧源および上記演算増幅器
の他方の入力と出力間に接続された基準抵抗から
なる定電流供給回路と、上記演算増幅器の他方の
入力と接地間に接続された第一のアナログスイツ
チと、未知抵抗を接続するため上記定電流供給回
路と接地間に設けられた未知抵抗接続用端子と、
基準入力電圧となる上記定電流供給回路の出力と
接地レベルのいずれかを切換えて導入する第二の
アナログスイツチ、および、未知入力電圧となる
上記未知抵抗接続用端子の電圧と接地レベルのい
ずれかを切換えて導入する第三のアナログスイツ
チを備えて未知入力電圧の積分と基準入力電圧の
積分を交互に切換えて実行する二重積分型Ａ／Ｄ
コンバータと、その未知入力電圧の積分期間T1
と基準入力電圧期間T2を計測するデジタルタイ
ムカウンタを備え、その積分期間T1のとき上記
第一のアナログスイツチをオフに、上記第二のア
ナログスイツチを接地側に、上記第三のアナログ
スイツチを未知入力電圧導入側にそれぞれ切換制
御し、かつ、上記積分期間T2のとき、上記第一
のアナログスイツチをオンに、上記第二のアナロ
グスイツチを基準入力電圧導入側に、上記第三の
アナログスイツチを接地側にそれぞれ切換制御す
る制御部とを有し、上記基準抵抗の抵抗値および
上記積分期間T1，T2より上記未知抵抗の抵抗値
を算出しうるよう構成された抵抗値測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4556778A JPS54137378A (en) | 1978-04-17 | 1978-04-17 | Resistance meter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4556778A JPS54137378A (en) | 1978-04-17 | 1978-04-17 | Resistance meter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54137378A JPS54137378A (en) | 1979-10-25 |
| JPS6117300B2 true JPS6117300B2 (ja) | 1986-05-07 |
Family
ID=12722917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4556778A Granted JPS54137378A (en) | 1978-04-17 | 1978-04-17 | Resistance meter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54137378A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5748667A (en) * | 1980-09-09 | 1982-03-20 | Kyowa Dengiyou:Kk | Resistor measuring device |
| JPH0731218B2 (ja) * | 1983-01-19 | 1995-04-10 | セイコーエプソン株式会社 | 抵抗測定装置 |
| WO2002006842A2 (de) * | 2000-07-13 | 2002-01-24 | Siemens Aktiengesellschaft | Schaltungsanordnung zur bestimmung des innenwiderstandes einer linearen lambdasonde |
-
1978
- 1978-04-17 JP JP4556778A patent/JPS54137378A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54137378A (en) | 1979-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4082998A (en) | Dual slope integration circuit | |
| US3875501A (en) | Pulse width modulation type resistance deviation measuring apparatus | |
| JP3580817B2 (ja) | 測定増幅器 | |
| US4031533A (en) | Differential floating dual slope converter | |
| JPH04248472A (ja) | 抵抗値測定方法 | |
| JPS6117300B2 (ja) | ||
| JPH0833213A (ja) | 二次電池の容量表示装置 | |
| JPS62261968A (ja) | 物理量測定回路 | |
| Das et al. | Analog-digital conditioning circuit for rtd temperature measurement | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JPH0215128Y2 (ja) | ||
| JPS6347999Y2 (ja) | ||
| JPS6241464Y2 (ja) | ||
| SU855534A1 (ru) | Устройство дл измерени сопротивлени посто нному току | |
| JPH0537248Y2 (ja) | ||
| JP2576235Y2 (ja) | 電圧又は電流測定装置 | |
| JPH0635195Y2 (ja) | 時間間隔計測回路 | |
| SU1154553A1 (ru) | Устройство дл измерени температуры | |
| JPS6016583B2 (ja) | デジタル抵抗計 | |
| JP3629327B2 (ja) | ２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 | |
| JPH0546090Y2 (ja) | ||
| JP3065835B2 (ja) | Ｖｆコンバータ | |
| SU1354121A1 (ru) | Устройство дл сравнени напр жений | |
| SU982191A1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
| RU2099722C1 (ru) | Измеритель малых сопротивлений |