JP3629327B2 - ２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 - Google Patents
２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 Download PDFInfo
- Publication number
- JP3629327B2 JP3629327B2 JP03934996A JP3934996A JP3629327B2 JP 3629327 B2 JP3629327 B2 JP 3629327B2 JP 03934996 A JP03934996 A JP 03934996A JP 3934996 A JP3934996 A JP 3934996A JP 3629327 B2 JP3629327 B2 JP 3629327B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- miller integrator
- integrator
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は２重積分式Ａ／Ｄ変換技術に関し、とくに電源電圧の変動による精度低下を防止する技術改良に関する。
【０００２】
【従来の技術】
よく知られているように、２重積分式Ａ／Ｄ変換回路は変換時間が長いという弱点はあるものの、高分解能のＡ／Ｄ変換回路を比較的簡単に実現できるため、多くの分野で大量に使用されている。図１にはその基本的な回路構成と動作原理を示している。
【０００３】
２重積分式Ａ／Ｄ変換回路はミラー積分器１を中心に構成される。ミラー積分器１の入力段にはアナログ入力電圧Ｖｉｎか基準電圧Ｖｒｅｆ のいずれかを印加するためのスイッチＳＷ１とＳＷ２が付帯しており、また積分コンデンサＣを短絡してリセットするスイッチＳＷ３もある。これらスイッチＳＷ１〜ＳＷ３は制御回路２によりつぎのようにオン・オフされる。積分器１の出力電圧Ｖｏｕｔ は比較器３に入力され、アナロググランドＶａｇ＝０と比較される。
【０００４】
（１）初期化
スイッチＳＷ３のみをオンとして積分コンデンサＣを短絡し、積分器１の出力電圧Ｖｏｕｔ をゼロ（アナロググランドＶａｇ＝０）にする。図中の時点ｔ０から時点ｔ１の期間である。
【０００５】
（２）第１積分プロセス
時点ｔ１から時点ｔ２までの一定時間Ｔ１の間、スイッチＳＷ１のみをオンとし、アナログ入力電圧Ｖｉｎをミラー積分器１に印加して積分する。
【０００６】
（３）第２積分プロセス
時点ｔ２でスイッチＳＷ１をオフ、スイッチＳＷ２をオンとして、ミラー積分器１の入力を切り替え、アナログ入力電圧Ｖｉｎに替えて基準電圧Ｖｒｅｆ をミラー積分器１に印加して積分する。基準電圧Ｖｒｅｆ は入力電圧Ｖｉｎと逆極性の一定電圧である。
【０００７】
（４）時間計測
第２積分プロセスの開始時点ｔ２からミラー積分回路１の出力電圧Ｖｏｕｔ がゼロ（アナロググランドＶａｇ＝０）に達するまでの時間Ｔｘをカウンタ４によりディジタル計測する。つまり、制御回路２が時点ｔ２から比較器３の出力が反転する時点ｔ３までの期間、クロック発生器５からのクロック信号をカウンタ４に供給して計数させる。
【０００８】
第１積分プロセスではアナログ入力電圧Ｖｉｎを一定時間Ｔ１だけ積分するので、その終了時点ｔ２での積分電圧Ｖｏｕｔ ２は入力電圧Ｖｉｎに比例する。第２積分プロセスでは一定の基準電圧Ｖｒｅｆ を積分するので、積分出力Ｖｏｕｔ は一定の変化率で変化する。したがって、積分出力Ｖｏｕｔ ＝Ｖａｇ＝ゼロとなるまでの時間Ｔｘは時点ｔ２の積分電圧Ｖｏｕｔ ２に比例する。つまり、時間Ｔｘはアナログ入力電圧Ｖｉｎに比例する。時間Ｔｘに対応するカウンタ４のディジタル信号がアナログ入力電圧Ｖｉｎのディジタル変換出力である。
【０００９】
【発明が解決しようとする課題】
（ａ）基準電圧と電源電圧と変換精度の関係
以上の動作原理から明らかなように、第２積分プロセスでの積分電圧Ｖｏｕｔ の変化率を決める基準電圧Ｖｒｅｆ の誤差や変動はＡ／Ｄ変換の誤差の原因となる。一般には基準電圧Ｖｒｅｆ は電源電圧からつくりだすが、できるだけ簡単な回路でできるだけ高精度・高安定の基準電圧Ｖｒｅｆ を発生することが重要である。コストなどの関係で、電源電圧から分割的に基準電圧Ｖｒｅｆ を得るような単純な基準電圧発生回路を採用した場合には、電源電圧の変動により基準電圧Ｖｒｅｆ が変動するので、高精度・高安定のＡ／Ｄ変換回路を実現するのは難しい。
【００１０】
（ｂ）レシオメトリック手法
前記の電源電圧変動による悪影響を低減する技術としてレシオメトリック手法が知られている。これは、電源電圧の変化による基準電圧Ｖｒｅｆ の変化と相似的にアナログ入力電圧Ｖｉｎが変化する回路構成とし、両電圧Ｖｒｅｆ とＶｉｎの変動による影響分を相殺させる手法である。つまり、電源電圧Ｖｄｄを抵抗分割して基準電圧Ｖｒｅｆ を発生させる場合、Ｖｒｅｆ は電源電圧Ｖｄｄに比例する。また、サーミスタやストレインゲージにようなセンサ抵抗素子を含んだブリッジ回路などからアナログ入力電圧Ｖｉｎが発生する場合、そのブリッジ回路を電源電圧Ｖｄｄにより直接駆動すれば、ＶｉｎはＶｄｄに比例する。したがって、電源電圧Ｖｄｄの変動により基準電圧Ｖｒｅｆ が変化しても、それと比例的にアナログ入力電圧Ｖｉｎも変化しているので、第１積分プロセスでの電源電圧変動の影響（Ｖｉｎの変化による影響分）と、第２積分プロセスでの電源電圧変動の影響（Ｖｒｅｆ の変化による影響分）とが打ち消し合う。その結果、高精度で高安定なＡ／Ｄ変換を実現できる。
【００１１】
（ｃ）レシオメトリック手法でも解決できない問題点
前記のようにレシオメトリック手法は、第１積分プロセスで生じた変動成分を第２積分プロセスで生じる変動成分で打ち消すという原理である。したがって電源電圧が急激に変動し、第１積分期間中の電源電圧と第２積分期間中の電源電圧とが異なる状態が生じると、両期間の影響分が正確に相殺されず、Ａ／Ｄ変換誤差が発生する。電池を電源とする携帯用小型電子機器などでは、電池の放電とともに大きく電圧が変動するし、機器の動作状況に応じて放電電流が急変すると、電源電圧が急変する。この種の電子機器に含まれている２重積分式Ａ／Ｄ変換回路では、レシオメトリック手法を採用しても前記のような変換誤差をなくすことが難しい。
【００１２】
この発明は前述した従来の問題点に鑑みなされたもので、その目的は、レシオメトリック手法を使っても発生する変換誤差をさらに低減することにある。
【００１３】
【課題を解決するための手段】
この発明の２重積分式Ａ／Ｄ変換方法および回路では以下の要件（１）〜（４）に従ってＡ／Ｄ変換を行う。
【００１４】
（１）初期化
第１および第２の２つのミラー積分器を初期化する。
（２）第１積分プロセス
初期化後にアナログ入力電圧を第１のミラー積分器で一定時間だけ積分するとともに、まったく同時に前記と同じ一定時間だけ原始基準電圧を第２のミラー積分器で積分する
（３）第２積分プロセス
第１積分プロセスの終了時点で第２のミラー積分器の出力電圧を基準電圧として保持すると同時に第１のミラー積分器の入力を切り替え、前記アナログ入力電圧に替えて前記基準電圧を第１の積分器に印加して積分する。このとき前記基準電圧は前記アナログ入力電圧と逆極性になるように印加する。
（４）時間計測
第２積分プロセスの開始時点から第１の積分器の出力電圧が初期化電圧に達するまでの時間をディジタル計測する。
【００１５】
つまり、アナログ入力電圧を第１のミラー積分器で積分する第１積分プロセス中に同時に、原始基準電圧を第２のミラー積分器で積分し、その第２のミラー積分器の積分結果を基準電圧として保持する。この第１積分プロセスにおいて、電源電圧がアナログ入力電圧に与える影響により第１のミラー積分器の積分結果に誤差分が生じたとすると、同時に電源電圧が原始基準電圧に与える影響により第２のミラー積分器の積分結果（基準電圧）にも誤差分が生じる。そして、それらの誤差分が第２積分プロセスで相殺されることになる。
【００１６】
【発明の実施の形態】
以下に図面とともに詳しく説明するように、この発明の２重積分式Ａ／Ｄ変換方法を実施するには、スイッチを介してアナログ入力電圧が印加される第１のミラー積分器と、電源電圧を分割して原始基準電圧を発生する回路と、前記原始基準電圧がスイッチを介して印加される第２のミラー積分器と、第２のミラー積分器の出力電圧を保持するとともに、保持した電圧をスイッチを介して第１のミラー積分器に印加するサンプルホールド回路と、第１のミラー積分器の出力電圧と規定電圧とを比較する比較器とを集積した２重積分演算回路を用いる。
【００１７】
また前記構成の２重積分演算回路に、Ａ／Ｄ変換動作の開始を指令する信号に応動して各部に付帯した前記各スイッチを制御して前述のＡ／Ｄ変換手順を実行する制御回路を付加することができる。この構成の２重積分演算回路に、前記制御回路によって制御され、前記比較器の出力変化期間の時間をディジタル計測するカウンタを付加することで、この発明の２重積分式Ａ／Ｄ変換回路が実現できる。
【００１８】
前述のＡ／Ｄ変換手順を実行する制御回路や、前記比較器の出力変化期間の時間をディジタル計測するカウンタの機能を、マイコンによって実現することもできる。
【００１９】
図２はこの発明の一実施例による２重積分式Ａ／Ｄ変換回路の構成を示し、図３にはその動作タイミングと要部の動作波形を示している。
【００２０】
第１のミラー積分器１０はアンプＡ１と積分コンデンサＣ１と積分抵抗Ｒ１とリセットスイッチＳＷ１とからなる。アナログ入力電圧Ｖｒｅｆ はスイッチＳＷ２とバッファＡ２を介して第１のミラー積分器１０に印加される。この積分器１０の出力電圧Ｖｏｕｔ は比較器３０にてアナロググランドＶａｇ＝０と比較される。
【００２１】
第２のミラー積分器２０はアンプＡ３と積分コンデンサＣ２と積分抵抗Ｒ２とリセットスイッチＳＷ３とからなる。電源電圧Ｖｄｄを抵抗Ｒ３とＲ４で分割した電圧が前述の原始基準電圧Ｖｒである。スイッチＳＷ４がオフでスイッチＳＷ５がオンだと、原始基準電圧ＶｒがバッファＡ４を介して第２のミラー積分器２０に印加される。スイッチＳＷ５をオフにしてスイッチＳＷ４をオンにすると積分器２０の出力電圧の変化は停止する。
【００２２】
サンプルホールド回路４０は電圧保持用のコンデンサＣ３とスイッチＳＷ６〜ＳＷ１０からなる。第１積分プロセスではスイッチＳＷ６とＳＷ１０をオンにする（ＳＷ７・ＳＷ８・ＳＷ９はオフ）。すると、第２のミラー積分器２０の出力でコンデンサＣ３が充電される。第１積分プロセスの終了時点ｔ２でスイッチＳＷ６をオフにすると、コンデンサＣ３にそのときの電圧（これが基準電圧Ｖｒｅｆ である）が保持される。時点ｔ２で同時にスイッチＳＷ９をオンにすると、コンデンサＣ３に保持した基準電圧Ｖｒｅｆ がスイッチＳＷ９とバッファＡ２を介して第１のミラー積分器１０に印加される。なお、コンデンサＣ３に基準電圧Ｖｒｅｆ を保持した後、ＳＷ６とＳＷ９とＳＷ１０をオフにし、ＳＷ７とＳＷ８をオンにすると、基準電圧Ｖｒｅｆ の極性を反転させた電圧（−Ｖｒｅｆ ）がＳＷ７とバッファＡ２を介して第１のミラー積分器１０に印加される。これはアナログ入力電圧Ｖｉｎの極性が負の場合の動作モードである。
【００２３】
制御回路５０が各スイッチＳＷ１〜ＳＷ１０を以下のように制御することで （図３の表に整理して示している）、この発明の２重積分式Ａ／Ｄ変換を実行する。この例では制御回路５０にはクロック発生器も含まれるとする。カウンタ６０は、第２積分プロセスの開始時点ｔ２から比較器３０の出力が反転するまでの時間Ｔｘをディジタル計測する。
【００２４】
（１）初期化
スイッチＳＷ１・ＳＷ３・ＳＷ４・ＳＷ７・ＳＷ１０をオンにし（他はオフ）、２つのミラー積分器１０と２０をリセットする。
【００２５】
（２）第１積分プロセス
Ａ／Ｄ変換の開始を指令するトリガ信号が制御回路５０に供給されると、時点ｔ１から時点ｔ２までの一定時間Ｔ１のあいだ、ＳＷ２をオン、ＳＷ１・ＳＷ７・ＳＷ９をオフとして第１のミラー積分器１０でアナログ入力電圧Ｖｉｎを積分する。同時に時点ｔ１から時点ｔ２までの一定時間Ｔ１のあいだ、ＳＷ５をオン、ＳＷ４とＳＷ３をオフにして第２のミラー積分器２０で原始基準電圧Ｖｒを積分する。このときサンプルホールド回路４０では、スイッチＳＷ６とＳＷ１０をオン、ＳＷ７・ＳＷ８・ＳＷ９はオフとし、第２のミラー積分器２０の出力でコンデンサＣ３を充電する。
【００２６】
（３）第２積分プロセス
一定時間Ｔ１を経過した時点ｔ２においてＳＷ６をオフにし、そのときの第２のミラー積分器２０の出力電圧を基準電圧Ｖｒｅｆ としてコンデンサＣ３に保持する。同時に時点ｔ２において、ＳＷ２をオフ、ＳＷ９をオンとして第１のミラー積分器１０の入力を切り替え、アナログ入力電圧Ｖｉｎに替えてコンデンサＣ３に保持した基準電圧Ｖｒｅｆ を第１の積分器１０に印加して積分する。なお第２の積分器２０はリセットする。
【００２７】
（４）時間計測
第２積分プロセスの開始時点ｔ２から第１のミラー積分回路１０の出力電圧Ｖｏｕｔ がゼロ（アナロググランドＶａｇ＝０）に達するまでの時間Ｔｘをカウンタ６０によりディジタル計測する。つまり、制御回路５０が時点ｔ２から比較器３０の出力が反転する時点ｔ３までの期間、クロック信号をカウンタ６０に供給して計数させる。時間Ｔｘのディジタル計数出力がアナログ入力電圧Ｖｉｎのディジタル変換出力である。
【００２８】
【発明の効果】
この発明によれば、アナログ入力電圧を第１のミラー積分器で積分する第１積分プロセス中に同時に、原始基準電圧を第２のミラー積分器で積分し、その第２のミラー積分器の積分結果を基準電圧として保持する。この第１積分プロセスにおいて、電源電圧がアナログ入力電圧に与える影響により第１のミラー積分器の積分結果に誤差分が生じたとすると、同時に電源電圧が原始基準電圧に与える影響により第２のミラー積分器の積分結果（基準電圧）にも誤差分が生じる。そして、それらの誤差分が第２積分プロセスで相殺されることになる。したがって、この発明において前述したレシオメトリック手法を採用すれば、電源電圧が急激に変動し、第１積分期間中の電源電圧と第２積分期間中の電源電圧とが異なる状態が生じても、そのことによるＡ／Ｄ変換誤差は発生しない。
【図面の簡単な説明】
【図１】従来の２重積分式Ａ／Ｄ変換回路の基本構成と動作原理を示す図である。
【図２】この発明の一実施例による２重積分式Ａ／Ｄ変換回路の構成図である。
【図３】同上実施例回路の動作タイミング図である。
【符号の説明】
１０ 第１のミラー積分器
２０ 第２のミラー積分器
３０ 比較器
４０ サンプルホールド回路
５０ 制御回路
６０ カウンタ
【発明の属する技術分野】
この発明は２重積分式Ａ／Ｄ変換技術に関し、とくに電源電圧の変動による精度低下を防止する技術改良に関する。
【０００２】
【従来の技術】
よく知られているように、２重積分式Ａ／Ｄ変換回路は変換時間が長いという弱点はあるものの、高分解能のＡ／Ｄ変換回路を比較的簡単に実現できるため、多くの分野で大量に使用されている。図１にはその基本的な回路構成と動作原理を示している。
【０００３】
２重積分式Ａ／Ｄ変換回路はミラー積分器１を中心に構成される。ミラー積分器１の入力段にはアナログ入力電圧Ｖｉｎか基準電圧Ｖｒｅｆ のいずれかを印加するためのスイッチＳＷ１とＳＷ２が付帯しており、また積分コンデンサＣを短絡してリセットするスイッチＳＷ３もある。これらスイッチＳＷ１〜ＳＷ３は制御回路２によりつぎのようにオン・オフされる。積分器１の出力電圧Ｖｏｕｔ は比較器３に入力され、アナロググランドＶａｇ＝０と比較される。
【０００４】
（１）初期化
スイッチＳＷ３のみをオンとして積分コンデンサＣを短絡し、積分器１の出力電圧Ｖｏｕｔ をゼロ（アナロググランドＶａｇ＝０）にする。図中の時点ｔ０から時点ｔ１の期間である。
【０００５】
（２）第１積分プロセス
時点ｔ１から時点ｔ２までの一定時間Ｔ１の間、スイッチＳＷ１のみをオンとし、アナログ入力電圧Ｖｉｎをミラー積分器１に印加して積分する。
【０００６】
（３）第２積分プロセス
時点ｔ２でスイッチＳＷ１をオフ、スイッチＳＷ２をオンとして、ミラー積分器１の入力を切り替え、アナログ入力電圧Ｖｉｎに替えて基準電圧Ｖｒｅｆ をミラー積分器１に印加して積分する。基準電圧Ｖｒｅｆ は入力電圧Ｖｉｎと逆極性の一定電圧である。
【０００７】
（４）時間計測
第２積分プロセスの開始時点ｔ２からミラー積分回路１の出力電圧Ｖｏｕｔ がゼロ（アナロググランドＶａｇ＝０）に達するまでの時間Ｔｘをカウンタ４によりディジタル計測する。つまり、制御回路２が時点ｔ２から比較器３の出力が反転する時点ｔ３までの期間、クロック発生器５からのクロック信号をカウンタ４に供給して計数させる。
【０００８】
第１積分プロセスではアナログ入力電圧Ｖｉｎを一定時間Ｔ１だけ積分するので、その終了時点ｔ２での積分電圧Ｖｏｕｔ ２は入力電圧Ｖｉｎに比例する。第２積分プロセスでは一定の基準電圧Ｖｒｅｆ を積分するので、積分出力Ｖｏｕｔ は一定の変化率で変化する。したがって、積分出力Ｖｏｕｔ ＝Ｖａｇ＝ゼロとなるまでの時間Ｔｘは時点ｔ２の積分電圧Ｖｏｕｔ ２に比例する。つまり、時間Ｔｘはアナログ入力電圧Ｖｉｎに比例する。時間Ｔｘに対応するカウンタ４のディジタル信号がアナログ入力電圧Ｖｉｎのディジタル変換出力である。
【０００９】
【発明が解決しようとする課題】
（ａ）基準電圧と電源電圧と変換精度の関係
以上の動作原理から明らかなように、第２積分プロセスでの積分電圧Ｖｏｕｔ の変化率を決める基準電圧Ｖｒｅｆ の誤差や変動はＡ／Ｄ変換の誤差の原因となる。一般には基準電圧Ｖｒｅｆ は電源電圧からつくりだすが、できるだけ簡単な回路でできるだけ高精度・高安定の基準電圧Ｖｒｅｆ を発生することが重要である。コストなどの関係で、電源電圧から分割的に基準電圧Ｖｒｅｆ を得るような単純な基準電圧発生回路を採用した場合には、電源電圧の変動により基準電圧Ｖｒｅｆ が変動するので、高精度・高安定のＡ／Ｄ変換回路を実現するのは難しい。
【００１０】
（ｂ）レシオメトリック手法
前記の電源電圧変動による悪影響を低減する技術としてレシオメトリック手法が知られている。これは、電源電圧の変化による基準電圧Ｖｒｅｆ の変化と相似的にアナログ入力電圧Ｖｉｎが変化する回路構成とし、両電圧Ｖｒｅｆ とＶｉｎの変動による影響分を相殺させる手法である。つまり、電源電圧Ｖｄｄを抵抗分割して基準電圧Ｖｒｅｆ を発生させる場合、Ｖｒｅｆ は電源電圧Ｖｄｄに比例する。また、サーミスタやストレインゲージにようなセンサ抵抗素子を含んだブリッジ回路などからアナログ入力電圧Ｖｉｎが発生する場合、そのブリッジ回路を電源電圧Ｖｄｄにより直接駆動すれば、ＶｉｎはＶｄｄに比例する。したがって、電源電圧Ｖｄｄの変動により基準電圧Ｖｒｅｆ が変化しても、それと比例的にアナログ入力電圧Ｖｉｎも変化しているので、第１積分プロセスでの電源電圧変動の影響（Ｖｉｎの変化による影響分）と、第２積分プロセスでの電源電圧変動の影響（Ｖｒｅｆ の変化による影響分）とが打ち消し合う。その結果、高精度で高安定なＡ／Ｄ変換を実現できる。
【００１１】
（ｃ）レシオメトリック手法でも解決できない問題点
前記のようにレシオメトリック手法は、第１積分プロセスで生じた変動成分を第２積分プロセスで生じる変動成分で打ち消すという原理である。したがって電源電圧が急激に変動し、第１積分期間中の電源電圧と第２積分期間中の電源電圧とが異なる状態が生じると、両期間の影響分が正確に相殺されず、Ａ／Ｄ変換誤差が発生する。電池を電源とする携帯用小型電子機器などでは、電池の放電とともに大きく電圧が変動するし、機器の動作状況に応じて放電電流が急変すると、電源電圧が急変する。この種の電子機器に含まれている２重積分式Ａ／Ｄ変換回路では、レシオメトリック手法を採用しても前記のような変換誤差をなくすことが難しい。
【００１２】
この発明は前述した従来の問題点に鑑みなされたもので、その目的は、レシオメトリック手法を使っても発生する変換誤差をさらに低減することにある。
【００１３】
【課題を解決するための手段】
この発明の２重積分式Ａ／Ｄ変換方法および回路では以下の要件（１）〜（４）に従ってＡ／Ｄ変換を行う。
【００１４】
（１）初期化
第１および第２の２つのミラー積分器を初期化する。
（２）第１積分プロセス
初期化後にアナログ入力電圧を第１のミラー積分器で一定時間だけ積分するとともに、まったく同時に前記と同じ一定時間だけ原始基準電圧を第２のミラー積分器で積分する
（３）第２積分プロセス
第１積分プロセスの終了時点で第２のミラー積分器の出力電圧を基準電圧として保持すると同時に第１のミラー積分器の入力を切り替え、前記アナログ入力電圧に替えて前記基準電圧を第１の積分器に印加して積分する。このとき前記基準電圧は前記アナログ入力電圧と逆極性になるように印加する。
（４）時間計測
第２積分プロセスの開始時点から第１の積分器の出力電圧が初期化電圧に達するまでの時間をディジタル計測する。
【００１５】
つまり、アナログ入力電圧を第１のミラー積分器で積分する第１積分プロセス中に同時に、原始基準電圧を第２のミラー積分器で積分し、その第２のミラー積分器の積分結果を基準電圧として保持する。この第１積分プロセスにおいて、電源電圧がアナログ入力電圧に与える影響により第１のミラー積分器の積分結果に誤差分が生じたとすると、同時に電源電圧が原始基準電圧に与える影響により第２のミラー積分器の積分結果（基準電圧）にも誤差分が生じる。そして、それらの誤差分が第２積分プロセスで相殺されることになる。
【００１６】
【発明の実施の形態】
以下に図面とともに詳しく説明するように、この発明の２重積分式Ａ／Ｄ変換方法を実施するには、スイッチを介してアナログ入力電圧が印加される第１のミラー積分器と、電源電圧を分割して原始基準電圧を発生する回路と、前記原始基準電圧がスイッチを介して印加される第２のミラー積分器と、第２のミラー積分器の出力電圧を保持するとともに、保持した電圧をスイッチを介して第１のミラー積分器に印加するサンプルホールド回路と、第１のミラー積分器の出力電圧と規定電圧とを比較する比較器とを集積した２重積分演算回路を用いる。
【００１７】
また前記構成の２重積分演算回路に、Ａ／Ｄ変換動作の開始を指令する信号に応動して各部に付帯した前記各スイッチを制御して前述のＡ／Ｄ変換手順を実行する制御回路を付加することができる。この構成の２重積分演算回路に、前記制御回路によって制御され、前記比較器の出力変化期間の時間をディジタル計測するカウンタを付加することで、この発明の２重積分式Ａ／Ｄ変換回路が実現できる。
【００１８】
前述のＡ／Ｄ変換手順を実行する制御回路や、前記比較器の出力変化期間の時間をディジタル計測するカウンタの機能を、マイコンによって実現することもできる。
【００１９】
図２はこの発明の一実施例による２重積分式Ａ／Ｄ変換回路の構成を示し、図３にはその動作タイミングと要部の動作波形を示している。
【００２０】
第１のミラー積分器１０はアンプＡ１と積分コンデンサＣ１と積分抵抗Ｒ１とリセットスイッチＳＷ１とからなる。アナログ入力電圧Ｖｒｅｆ はスイッチＳＷ２とバッファＡ２を介して第１のミラー積分器１０に印加される。この積分器１０の出力電圧Ｖｏｕｔ は比較器３０にてアナロググランドＶａｇ＝０と比較される。
【００２１】
第２のミラー積分器２０はアンプＡ３と積分コンデンサＣ２と積分抵抗Ｒ２とリセットスイッチＳＷ３とからなる。電源電圧Ｖｄｄを抵抗Ｒ３とＲ４で分割した電圧が前述の原始基準電圧Ｖｒである。スイッチＳＷ４がオフでスイッチＳＷ５がオンだと、原始基準電圧ＶｒがバッファＡ４を介して第２のミラー積分器２０に印加される。スイッチＳＷ５をオフにしてスイッチＳＷ４をオンにすると積分器２０の出力電圧の変化は停止する。
【００２２】
サンプルホールド回路４０は電圧保持用のコンデンサＣ３とスイッチＳＷ６〜ＳＷ１０からなる。第１積分プロセスではスイッチＳＷ６とＳＷ１０をオンにする（ＳＷ７・ＳＷ８・ＳＷ９はオフ）。すると、第２のミラー積分器２０の出力でコンデンサＣ３が充電される。第１積分プロセスの終了時点ｔ２でスイッチＳＷ６をオフにすると、コンデンサＣ３にそのときの電圧（これが基準電圧Ｖｒｅｆ である）が保持される。時点ｔ２で同時にスイッチＳＷ９をオンにすると、コンデンサＣ３に保持した基準電圧Ｖｒｅｆ がスイッチＳＷ９とバッファＡ２を介して第１のミラー積分器１０に印加される。なお、コンデンサＣ３に基準電圧Ｖｒｅｆ を保持した後、ＳＷ６とＳＷ９とＳＷ１０をオフにし、ＳＷ７とＳＷ８をオンにすると、基準電圧Ｖｒｅｆ の極性を反転させた電圧（−Ｖｒｅｆ ）がＳＷ７とバッファＡ２を介して第１のミラー積分器１０に印加される。これはアナログ入力電圧Ｖｉｎの極性が負の場合の動作モードである。
【００２３】
制御回路５０が各スイッチＳＷ１〜ＳＷ１０を以下のように制御することで （図３の表に整理して示している）、この発明の２重積分式Ａ／Ｄ変換を実行する。この例では制御回路５０にはクロック発生器も含まれるとする。カウンタ６０は、第２積分プロセスの開始時点ｔ２から比較器３０の出力が反転するまでの時間Ｔｘをディジタル計測する。
【００２４】
（１）初期化
スイッチＳＷ１・ＳＷ３・ＳＷ４・ＳＷ７・ＳＷ１０をオンにし（他はオフ）、２つのミラー積分器１０と２０をリセットする。
【００２５】
（２）第１積分プロセス
Ａ／Ｄ変換の開始を指令するトリガ信号が制御回路５０に供給されると、時点ｔ１から時点ｔ２までの一定時間Ｔ１のあいだ、ＳＷ２をオン、ＳＷ１・ＳＷ７・ＳＷ９をオフとして第１のミラー積分器１０でアナログ入力電圧Ｖｉｎを積分する。同時に時点ｔ１から時点ｔ２までの一定時間Ｔ１のあいだ、ＳＷ５をオン、ＳＷ４とＳＷ３をオフにして第２のミラー積分器２０で原始基準電圧Ｖｒを積分する。このときサンプルホールド回路４０では、スイッチＳＷ６とＳＷ１０をオン、ＳＷ７・ＳＷ８・ＳＷ９はオフとし、第２のミラー積分器２０の出力でコンデンサＣ３を充電する。
【００２６】
（３）第２積分プロセス
一定時間Ｔ１を経過した時点ｔ２においてＳＷ６をオフにし、そのときの第２のミラー積分器２０の出力電圧を基準電圧Ｖｒｅｆ としてコンデンサＣ３に保持する。同時に時点ｔ２において、ＳＷ２をオフ、ＳＷ９をオンとして第１のミラー積分器１０の入力を切り替え、アナログ入力電圧Ｖｉｎに替えてコンデンサＣ３に保持した基準電圧Ｖｒｅｆ を第１の積分器１０に印加して積分する。なお第２の積分器２０はリセットする。
【００２７】
（４）時間計測
第２積分プロセスの開始時点ｔ２から第１のミラー積分回路１０の出力電圧Ｖｏｕｔ がゼロ（アナロググランドＶａｇ＝０）に達するまでの時間Ｔｘをカウンタ６０によりディジタル計測する。つまり、制御回路５０が時点ｔ２から比較器３０の出力が反転する時点ｔ３までの期間、クロック信号をカウンタ６０に供給して計数させる。時間Ｔｘのディジタル計数出力がアナログ入力電圧Ｖｉｎのディジタル変換出力である。
【００２８】
【発明の効果】
この発明によれば、アナログ入力電圧を第１のミラー積分器で積分する第１積分プロセス中に同時に、原始基準電圧を第２のミラー積分器で積分し、その第２のミラー積分器の積分結果を基準電圧として保持する。この第１積分プロセスにおいて、電源電圧がアナログ入力電圧に与える影響により第１のミラー積分器の積分結果に誤差分が生じたとすると、同時に電源電圧が原始基準電圧に与える影響により第２のミラー積分器の積分結果（基準電圧）にも誤差分が生じる。そして、それらの誤差分が第２積分プロセスで相殺されることになる。したがって、この発明において前述したレシオメトリック手法を採用すれば、電源電圧が急激に変動し、第１積分期間中の電源電圧と第２積分期間中の電源電圧とが異なる状態が生じても、そのことによるＡ／Ｄ変換誤差は発生しない。
【図面の簡単な説明】
【図１】従来の２重積分式Ａ／Ｄ変換回路の基本構成と動作原理を示す図である。
【図２】この発明の一実施例による２重積分式Ａ／Ｄ変換回路の構成図である。
【図３】同上実施例回路の動作タイミング図である。
【符号の説明】
１０ 第１のミラー積分器
２０ 第２のミラー積分器
３０ 比較器
４０ サンプルホールド回路
５０ 制御回路
６０ カウンタ
Claims (5)
- 以下の要件（１）〜（４）を備えたことを特徴とする２重積分式Ａ／Ｄ変換方法。
（１）初期化
第１および第２の２つのミラー積分器を初期化する。
（２）第１積分プロセス
初期化後にアナログ入力電圧を第１のミラー積分器で一定時間だけ積分するとともに、同時に前記と同じ一定時間だけ原始基準電圧を第２のミラー積分器で積分する。
（３）第２積分プロセス
第１積分プロセスの終了時点で第２のミラー積分器の出力電圧を基準電圧として保持すると同時に第１のミラー積分器の入力を切り替え、前記アナログ入力電圧に替えて前記基準電圧を第１の積分器に印加して積分する。このとき前記基準電圧は前記アナログ入力電圧と逆極性になるように印加する。
（４）時間計測
第２積分プロセスの開始時点から第１の積分器の出力電圧が初期化電圧に達するまでの時間をディジタル計測する。 - 請求項１に記載の方法に従ってＡ／Ｄ変換を行うことを特徴とする２重積分式Ａ／Ｄ変換回路。
- 請求項１に記載の２重積分式Ａ／Ｄ変換方法を実施するのに使用する回路であって、スイッチを介してアナログ入力電圧が印加される第１のミラー積分器と、電源電圧を分割して原始基準電圧を発生する回路と、前記原始基準電圧がスイッチを介して印加される第２のミラー積分器と、第２のミラー積分器の出力電圧を保持するとともに、保持した電圧をスイッチを介して第１のミラー積分器に印加するサンプルホールド回路と、第１のミラー積分器の出力電圧と規定電圧とを比較する比較器とを備えたことを特徴とする２重積分演算回路。
- 請求項１に記載の２重積分式Ａ／Ｄ変換方法を実施するのに使用する回路であって、スイッチを介してアナログ入力電圧が印加される第１のミラー積分器と、電源電圧を分割して原始基準電圧を発生する回路と、前記原始基準電圧がスイッチを介して印加される第２のミラー積分器と、第２のミラー積分器の出力電圧を保持するとともに、保持した電圧をスイッチを介して第１のミラー積分器に印加するサンプルホールド回路と、第１のミラー積分器の出力電圧と規定電圧とを比較する比較器と、Ａ／Ｄ変換動作の開始を指令する信号に応動して各部に付帯した前記各スイッチを制御して請求項１に記載の手順を実行する制御回路とを備えたことを特徴とする２重積分演算回路。
- 請求項４に記載の２重積分演算回路の構成に加えて、前記制御回路によって制御され、前記比較器の出力変化期間の時間をディジタル計測するカウンタを備えたことを特徴とする２重積分式Ａ／Ｄ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03934996A JP3629327B2 (ja) | 1996-02-27 | 1996-02-27 | ２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03934996A JP3629327B2 (ja) | 1996-02-27 | 1996-02-27 | ２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232959A JPH09232959A (ja) | 1997-09-05 |
| JP3629327B2 true JP3629327B2 (ja) | 2005-03-16 |
Family
ID=12550611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03934996A Expired - Fee Related JP3629327B2 (ja) | 1996-02-27 | 1996-02-27 | ２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3629327B2 (ja) |
-
1996
- 1996-02-27 JP JP03934996A patent/JP3629327B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09232959A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11248806A (ja) | 電量分析の手法を用いた電池の充電状態計測装置及び方法 | |
| JPS5816648B2 (ja) | アナログ−デイジタル変換器 | |
| JPH0332027B2 (ja) | ||
| JP3629327B2 (ja) | ２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 | |
| US4558301A (en) | Voltage-to-frequency and analog-to-digital converter circuit | |
| JPS5829659B2 (ja) | パルス幅変調器 | |
| JPH03502362A (ja) | ブリツジ回路で作動される流体センサを備える回路装置 | |
| JPS62165281A (ja) | 積分回路 | |
| JPS6216027Y2 (ja) | ||
| JPS6117300B2 (ja) | ||
| JP2000249572A (ja) | 変位検出器 | |
| SU855534A1 (ru) | Устройство дл измерени сопротивлени посто нному току | |
| JPS6137805Y2 (ja) | ||
| JPS624018B2 (ja) | ||
| JPS6241464Y2 (ja) | ||
| JPS636889Y2 (ja) | ||
| JPH0331205B2 (ja) | ||
| JPH0537248Y2 (ja) | ||
| JP2671343B2 (ja) | 容量測定装置 | |
| SU982191A1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
| JPS58105382A (ja) | 積分回路 | |
| JPS64613Y2 (ja) | ||
| JPS6042530Y2 (ja) | アナログ・ディジタル変換装置 | |
| JPH0786948A (ja) | アナログ−ディジタル変換器 | |
| JP3693431B2 (ja) | 積分型ａ／ｄ変換器の入力切り替え装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |