JPS6042530Y2 - アナログ・ディジタル変換装置 - Google Patents

Description

【考案の詳細な説明】 本考案は二重積分型のアナログ・ディジタル変換装置に
関するものである。

従来の二重積分型のアナログ・ディジタル（以後Ａ−Ｄ
と略す）変換器は、特定の時定数を有する積分器により
入力未知電圧Ｅ８を初期値零から一定時間積分腰その後
積分値が零になるまで入力未知電圧ＥＸの極性に基づき
正又は負の基準電圧（十Ｅｘ又は−Ｅｓ）を積分する。

この基準電圧の積分時間は入力未知電圧Ｅｘに対応する
値であり、この積分時間を基準クロックを用いて計数す
ることにより入力未知電圧に対応したディジタル値を得
るものである。

このような二重積分型のＡ−り変換器は、正及び負極性
の２個の基準電圧電源を必要とししかも２個の基準電圧
の絶対値のずれは変換誤差となって表われる。

又、基準電圧を積分し零コンパレータで積分値の零を判
別する為零コンパレータの零不惑帯は変換の分解能に直
接関係する。

更にこの零コンパレータの立上りの速さは変換の精度に
影響し、立上りの遅いもの程変換精度が低下する。

又、入力未知電圧の極性を判断し２個の基準電圧のいず
れか一つを選択するための煩雑な回路を必要とする等の
多くの欠点があった。

本考案の二重積分型Ａ−Ｄ変換装置は、以上のような欠
点を除去し、１個の基準電圧とアナログ◆コンパレータ
の基準値を零以外の一定レベルにすることにより簡単な
回路構成で入力未知電圧ＥＸに対応したディジタル値を
高精度に得ることができるようにしたものである。

本考案を図面に基づいて詳細に説明する。

第１図は本考案の二重積分型のＡ−Ｄ変換装置に係る一
実施例を示す回路図、第２図は第１図の各部の動作波形
図である。

第１図において、Ｒｘ、Ｒｓハ抵抗器、Ｃはコンデンサ
、Ｓｌは第１のスイッチ、Ｓ２は第２のスイッチ、Ｓ３
はスイッチ、ＩＮＴＥは増幅器と前記コンデンサＣより
なる積分器、ＡＭＰは反転増幅器、ＣＯＭＰはアナログ
・コンパレータ、Ｃ０ＮＴは制御回路、ＰＵは演算処理
装置である。

積分器ＩＮＴＥは入力未知電圧Ｅｘに対応する電流■８
及び基準電流−１８を積分することができるものである
。

反転増幅器ＡＭＰは正極性の基準電圧により抵抗器Ｒ，
を介して流れる正の基準電流りを受けて極性のみ反転し
た負の基準電流−Ｉ５を送出することかできるものであ
る。

アナログ・コンパレータＣＯＭＰは積分器ＩＮＴＥの積
分値と基準電圧Ｅ、との大小を比較判別し、その結果を
２値化信号として出力できるものである。

制御回路Ｃ０ＮＴはスイッチＳ１．ｓ２．ｓ３の駆動信
号を発生すると共にアナログ・コンパレータＣＯＭＰの
出力信号に基づき未知電圧Ｅ８に対応する電流■８及び
基準電流−りをそれぞれ積分する積分時間を、この制御
回路Ｃ０ＮＴが内蔵している基準クロック・パルスによ
りディジタル信号に変換して出力するものである。

演算処理装置ＰＵは制御回路Ｃ０ＮＴより出力されるデ
ィジタル信号を読込んで演算により入力未知電圧Ｅ８の
値を求め得るものである。

以上のような構成における本考案の装置の動作について
説明する。

先ず、初期状態においては、制御回路Ｃ０ＮＴより発生
される駆動信号ｓｃ １ 。

ｓｃ２．ｓｃ３により、スイッチＳｌ、Ｓ２は共にオフ
、スイッチＳ３はオンとなっている。

この為、積分器ＩＮＴＥの出力は零になっている。

ここで、先ず初めに、校正用の零電圧の計測変換が行な
われる。

即ち、入力端子ＩＮに零電圧が印加され、計測開始時に
制御回路Ｃ０ＮＴから第２図の口、ハ、二に示すような
駆動信号ｃｓ１．ｃｓ２ ｔ Ｃ３３が発せられ、これ
によりスイッチＳ１がオン、スイッチＳ２．Ｓ３が共に
オフになる。

この状態で、一定時間Ｅ８の間積分器ＩＮ ＴＥは零電
圧を積分する。

この時の積分器ＩＮＴＥの出力電圧ｅｏは第２図のイの
ａの場合として示す如く零電圧である。

ｔ８時間経過後制御回路ＣＯＮ Ｔから第２図の口、ハ
、二に示すような駆動信号ｃｓ１．ｃｓ２、ｃｓ３が発
せられ、これによりスイッチＳ１はオフ、スイッチＳ２
はオン、スイッチＳ３はオフになる。

この為、基準電流−Ｉ８の積分が開始され、積分器ＩＮ
ＴＥの出力電圧ちは第２図のイのｄに示す如く一定の
勾配Ｉｓ／Ｃで積分時間と共に増加する。

そして、経過時間ｔ。で積分器ＩＮＴＥの出力電圧ｅ。

が基準電圧子Ｅｓに等しくなるものとすると、この時、
アナログ・コンパレータＣＯＭＰの出力信号は第２図の
ホのａに示すように論理゛１“から“Ｏ゛に反転する。

この時、次の関係が成立する。

Ｅ、＝’ （ｔｏ−ｔ、） 。

（１）一方、制御回路
Ｃ０ＮＴはアナログ・コンパレータＣＯＭＰの出力信号
を受けて計測開始時刻からアナログ・コンパレータＣＯ
ＭＰの出力信号が論理“ｌ″から０“に反転するまでの
経過時間ｔ。

（ｔ＝ｏを起点とし、積分時間ともいう）を内蔵の基準
クロックを基にディジタルｉＮ。

に変換し、かつそのディジタル数Ｎ。

を演算処理装置ＰＵへ送出する。

この時、基準クロックの周期をＴ８とすると経過時間ｔ
。

とディジタル数Ｎ。の間には次の関係が成立する。

ｔｏ＝Ｔｓ・Ｎ、 （２
）演算処理装置ＰＵは（２）式の関係にあるディジタル
数Ｎ。

を読込み記憶する。なお、このディジタル数Ｎ。

は（１）式と（２）式より次のようになる。Ｉ
ＥｓｘＣ ””Ｔ、 （ｔＸ＋１． ） （３１以上
の動作後充分な時間が経過してから制御回路Ｃ０ＮＴよ
り第２図の二及び八に示す如くの駆動信号が発せられ、
スイッチＳ２がオフ、スイッチＳ３がオンになる。

これにより、通常飽和状態に達している積分器ＩＮＴＥ
はリセット状態になりその出力電圧ｅ。

は零になる。次に、入力未知電圧Ｅｘの計測変換が行な
われる。

この場合、正又は負の入力未知電圧（Ｅ、又は−Ｅ、）
の計測変換が行なわれるが、先ず負の入力未知電圧−Ｅ
Ｘの計測変換の場合の動作について説明する。

即ち、制御回路Ｃ０ＮＴから発生する駆動信号ｃｓ１．
ｃｓ２．ｃｓ３によりスイッチＳ１はオン、スイッチＳ
２及びＳ３はオフになる。

これにより、入力端子ＩＮに印加された負の入力未知電
圧−Ｅｘは抵抗器Ｒｘを介し積分器ＩＮＴＥに電流−Ｉ
ｘをを与える。

積分器ＩＮＴＥはこの電流−Ｉｘを一定時間ｔｘの間積
分し、この積分器ＩＮＴＥの出力電圧ｅ。

は第２図のイに示すｂの場合のように一定の勾配で積分
時間に比例して増加する。

一定の積分時間ｔ８が経過すると出力電圧ｅ。

（１ｘ）は次のようになる。

ｅｏ（ｔｘ）＝と・ｔ、 （４）そ
の後、制御回路Ｃ０ＮＴから発生する駆動信号ｃｓ１．
ｃｓ２によりスイッチＳ１がオフ、スイッチＳ２がオン
になって、積分器ＩＮＴＥにおいては基準電流−りの積
分が再び始まる。

積分器ＩＮＴＥの出力電圧ｅ。

は（４）式で表わされる値に基準電流−りの積分による
積分電圧が重畳される。

従って、積分器ＩＮＴＥの出力電圧ｅ。

は第２図のイのｅに示す如く一定の勾配Ｌ／Ｃで積分時
間に比例して増加する。

この出力電圧ｅ。が増加し経過時間ちで基準電圧子Ｅｓ
に等しくなるものとすると、この時アナログ・コンパレ
ータＣＯＭＰの出力信号は第２図のホのｂに示すように
論理“１゛から“０９９に反転し、この信号が制御回路
ＣＯＭＴに与えられる。

これにより制御回路Ｃ０ＮＴにおいては経過時間ｔ□の
ディジタル変換が終了する。

なお、この時は次の関係が成立する。

■８ Ｅｓ＝ｅｏ（ｔｘ）十ｃ・ （ｔｌ−ｔｘ）
（５）（５）式に（４）式を代入して整理すると次の
ようになる。

ＣＩ Ｉ−） チ＝−〔Ｅｓ−（ｌｃ−・ｔｘ〕 ■、 （６）（６）式の経
過時間ちが制御回路Ｃ０ＮＴにおいて周期Ｔｓの基準ク
ロックに基づきディジタル数Ｎ１に変換されるものとす
ると、（６）式は次のようになる。

Ｎ１＝ （Ｅ、−（し玉）・ｔ、） （７）Ｔ
、−Ｉ、 Ｃ 制御回路Ｃ０ＮＴは（７）式で表わされるディジタル数
Ｎ□を演算処理装置ＰＵへ送出し、演算処理装置ＰＵは
このディジタル数Ｎ□を読込む。

その後充分な時間が経過してから、制御回路Ｃ０ＮＴよ
り第２図のハ及び二に示す如くの駆動信号が発せられ、
スイッチＳ２がオフ、スイッチＳ３がオンになる。

これにより、積分器ＩＮＴＥはリセット状態になりその
出力電圧ｅ。

は零になる。一方、演算処理装置ＰＵにおいてはディジ
タル数Ｎ□を読込み後次式の演算が行なわれる。

Ｎ＝Ｎ□−Ｎ。

（８）（８）式に（３）
式及び（７）式を代入すると次のようになる。

Ｉ Ｎ＝π←ｔ、 （９）（９）式に
おいて、Ｔ、、 １．及びｔｘはそれぞれ正の既知数
であり、Ｎは電流−Ｌに対応した値である。

なお、この電流−Ｉｘは入力未知電圧−Ｅ８に対応して
いるので、（９）式のＮは入力未知電圧−Ｅｘに対応し
ている。

このようにして、入力未知電圧−Ｅ８に対応したディジ
タル数Ｎを求めることができる。

次に、正の入力未知電圧Ｅ８の計測変換の場合の動作に
ついて説明する。

この場合も前記した負の入力未知電圧−Ｅｘの計測変換
の場合と同様な動作が行なわれる。

まず、制御回路Ｃ０ＮＴから発生する駆動信号ｃｓ１．
ｃｓ２． ｃｓ３によりスイッチＳ１はオン、スイッ
チＳ２．Ｓ３は共にオフになる。

これにより、入力端子ＩＮに印加された正の入力未知電
圧Ｅｘは抵抗器Ｒ８を介して積分器ＩＮＴＥに電流Ｉｘ
を与える。

積分器ＩＮＴＥはこの電流■８を積分し、その出力電圧
ｅｏは第２図のイに示すＣの場合のように一定の勾配Ｉ
ＪＣで減少する。

そして、一定積分時間ｔｘが経過した時の出力電圧ｅ。

（１，）は次のようになる。１・ α
α ｅｏ（ｔｘ）＝−ｃ−ｔｘ その後、制御回路Ｃ０ＮＴから発生する駆動信号ｃｓ１
．ｃｓ２によりスイッチＳ１がオフ、スイッチＳ２がオ
ンになって、積分器ＩＮＴＥにおいて第２図のイのｆに
示す如く基準電流−Ｌの積分が再び開始され、その積分
値は（１０式の積分出力電圧ｅｏ（ｔ、）に重畳される
。

このようにして、積分器ＩＮＴＥの出力電圧ｅ。

が経過時間ｔ２で基準電圧子ＥＦ、に等しくなったもの
とする。

この時、アナログ・コンパレータＣＯＭＰの出力信号は
第２図のホのＣに示ように論理“°１゛から０゛に反転
し、この信号が制御回路Ｃ０ＮＴに与えられる。

これにより制御回路Ｃ０ＮＴにおいては経過時間路のデ
ィジタル変換が終了する。

なお、この時次式の関係が成立する。

５ Ｅｓ＝ｅｏ （ｔｘ） 十Ｃ・ （ｔ２ ｔ−）
（１１）（１１）式と（１０）式より次式
を得る。

ＣＩ＋１゜ ち＝−・ ＣＥｓ十（ｉ ｔ、） （
１２）５ （１２）式の経過時間路は制御回路Ｃ０ＮＴにおいて周
期Ｔｓの基準クロックに基づきディジタル数Ｎ２に変換
されるものとすると次のようになる。

ＣＩＸ十耘 Ｎ２＝ −（Ｒｓ十（−） ｔ、） （１３
）Ｔ８・ｌ５Ｃ （１３）式のディジタル数Ｎ２は演算処理装置ｐｕに与
えられる。

その後充分な時間が経過してから、前記した場合と同様
に積分器ＩＮＴＥはリセット状態になり、その出力電圧
ｅ。

は零になる。一方、演算処理装置ＰＵにおいてはディジ
タル数Ｎ２を読込み後次式の演算が行なわれる。

Ｎ＝Ｎ２−Ｎｏ（１４） （１４）式に（３）式と（１３）式を代入するとＮは次
のようになる。

■ Ｎ＝−ｚ司・ｔｘ （１５）（１５
）式において、Ｔｓ、Ｉｓ及びｔｘはそれぞれ正の既知
数であり、Ｎは電流１．に対応した値である。

なお、電流１８は入力未知電圧Ｅ８に対応しているので
、（１５）式のＮは入力未知電圧Ｅｘに対応している。

このようにして、入力未知電圧Ｅ８に対応したディジタ
ル数Ｎを求めることができる。

なお、本考案の装置において、校正用の零電圧の計測変
換は入力未知電圧Ｅｘの計測変換に先立って行なわれた
が、この計測変換の順擦序はこれに限らず、例えば校正
用零電圧の計測変換が最後に行なわれてもよい。

以上説明したように、本考案によれば、入力未知電圧Ｅ
ｘの極性に関係なく、一つの基準電圧Ｅ８を用いること
によって、簡単な回路構成により入力未知電圧Ｅｘに対
応したディジタル値を得ることができると同時に、基準
電流用の精密抵抗は従来のものの半分の１個ですむので
部品点数の減少及びそのように減らすことによって基準
電流の安定度の向上を図り高精度のＡＤ変換を保証する
ことができる。

又、アナログ・コンパレータＣＯＭＰの基準値を零電圧
でなく基準電圧Ｅ５にすることにより入力未知電圧Ｅ、
の極性及び大きさに関係なく被比較電圧即ち積分器ＩＮ
ＴＥの出力電圧ｅ。

が常に基準値より小さい値から増加す一方向の変化のた
め、アナログ・コンパレータの比較判別はヒステリシス
いわゆる不惑帯に左右されることがなく、特殊なアナロ
グ・コンパレータＣＯＭＰを使用することなく、入力未
知電圧Ｅｘに対応したディジタル値を容易かつ高精度に
得ることができる等の多くの特徴がある。

【図面の簡単な説明】

第１図は本考案の二重積分型Ａ−Ｄ変換器に係る一実施
例を示す回路図、第２図は第１図の各部の動作波形図で
ある。 Ｒｘ、Ｒｓ・・・・・・抵抗器、Ｃ・・・・・・コンデ
ンサ、Ｓｌ、３２．Ｓ３・・・・・・スイッチ、ＩＮＴ
Ｅ・・・・・・積分器、ＡＭＰ・・・・・・反転増幅器
、ＣＯＭＰ・・・・・・アナログ・コンパレータ、ＣＯ
ＭＰ・・・・・・制御回路、ＰＵ・・・・・・演算処理
装置。

Claims (1)

1. 【実用新案登録請求の範囲】 一つの基準電圧と、該基準電圧を受けその基準電圧に対
   応するが極性が基準電圧の極性とは逆になっている電流
   を出力する反転増幅器と、入力端子に加えられた入力電
   圧に対応して与えられる電流を断続する第１のスイッチ
   と、前記反転増幅器の出力電流を断続する第２のスイッ
   チと、リセット・スイッチを有し前記第１ないし第２の
   スイッチの出力電流を積分する積分器と、該積分器の出
   力と前記基準電圧との一致を検出することのできるアナ
   ログ・コンパレータと、前記第１のスイッチ及び第２の
   スイッチを駆動しかつ前記アナログ・コンパレータの出
   力信号に応じて前記積分器のリセット・スイッチを駆動
   すると共に積分時間を計数することのできる制御回路と
   、該制御回路より与えられる積分時間を用いて所定の演
   算を行う演算処理装置を具備し、下記の動作を行うこと
   により演算処理装置より入力未知電圧に対応したディジ
   タル値が得られるようにしたことを特徴とするアナログ
   ・ディジタル変換器。 （イ）制御回路の駆動により第１のスイッチをオンにす
   ると共に第２のスイッチ及び第３のスイッチをオフにし
   た状態で、入力端子に与えられる零入力電圧に対応した
   電流を積分器でｔ８時間積分する。 （ロ）前記（イ）に続いて制御回路により第１のスイッ
   チをオフにすると共に第２のスイッチをオンにして反転
   増幅器の出力電流を積分器に与え、アナログ・コンパレ
   ータから一致信号が発生したとき時間計測を停止しその
   時点までの積分時間Ｎ、を求め記憶しておく。 （ハ）制御回路により積分器をリセット状態にした後、
   第１のスイッチをオンにすると共に第２のスイッチ及び
   第３のスイッチをオフにした状態で、入力端子に与えら
   れる未知入力電圧に対応した入力電流を積分器に入力し
   ｔｘ時間積分する。 に）続いて制御回路により第１のスイッチをオフにする
   と共に第２のスイッチをオンにして反転増幅器の出力電
   流を積分器に与え、アナログ・コンパレータから一致信
   号が発生したとき時間計測を停止しその時点までの積分
   時間Ｎ１を求め記憶しておく。 （ホ）演算処理回路において、前記積分時間Ｎ１とＮｏ
   との差をとり入力未知電圧に対応した値を演算により求
   める。