JPH0215128Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、ポテンシヨメータを用いたアナログ
設定値出力回路の改良に関するものである。

ポテンシヨメータを用いたアナログ設定値出力
回路としては、一定電圧が与えられたポテンシヨ
メータのスライドの位置を調節して、スライドの
位置に対応したアナログ設定電圧を得るようにし
たものが一般的である。このようなアナログ設定
値出力回路においては、ポテンシヨメータに一定
電圧を導く配線の抵抗が誤差として設定値に含ま
れるので、ポテンシヨメータの後段の回路におい
て、零点とスパンの調整が必要になる。

本考案の目的は、ポテンシヨメータの配線抵抗
が誤差にならないアナログ設定値出力回路を提供
することにある。

本考案は、ポテンシヨメータに一定電流を与え
この電流印加点とポテンシヨメータの摺動子の間
の電圧の差を増幅し、この増幅出力をリニアライ
ズするようにしたものである。

以下、図面によつて本考案を詳細に説明する。
第１図は、本考案実施例の電気的構成図である。
第１図において、R_Sはポテンシヨメータ、１は
定電流源、A₁，A₂，A₃は演算増幅器、FFはフリ
ツプ・フロツプ回路、S₁，S₂は切換スイツチであ
る。

ポテンシヨメータR_Sには、それと同じ値の抵
抗R_S ¹が直列に接続され、この直列回路に定電流
源Ｉから電流が与えられる。ポテンシヨメータ
R_Sと定電流源Ｉの接続点の電圧は、入力抵抗R₁
を通じて演算増幅器A₁の負入力端子に与えられ、
ポテンシヨメータR_Sのスライドの電圧は演算増
幅器A₁の正入力端子に与えられる。ポテンシヨ
メータR_Sの両端とスライドには、それぞれ配線
抵抗ｒが存在する。これら３つの配線抵抗ｒの値
は、互いにほぼ等しい。演算増幅器A₁の負入力
端子と出力端子間には帰還抵抗R₁ ¹が設けられ
る。帰還抵抗R₁ ¹の値は入力抵抗R₁に等しく定め
られている。

演算増幅器A₁の出力電圧は、抵抗R₂を通じて
演算増幅器A₂の正入力端子に与えられる。演算
増幅器A₂の正入力端子は、抵抗R₄を通じてコモ
ンに接続されている。抵抗R₂，R₄は分圧回路を
構成する。抵抗R₂と抵抗R₄に対しては、抵抗R₃
が、切換スイツチS₂の切換え動作にともなつて、
交互に並列接続される。切換スイツチS₁の制御は
後述のフリツプ・フロツプ回路FFによつて行わ
れる。

演算増幅器A₂の負入力端子には、切換スイツ
チS₁によつて交互に切換えられる基準電圧V_refと
コモン電圧が、入力抵抗Ｒを通じて与えられる。
切換スイツチS₁も、後述のフリツプ・フロツプ回
路FFによつて制御される。演算増幅器A₂は、負
入力端子と出力端子の間に帰還用キパシタＣが設
けられて、積分器を構成している。

演算増幅器A₂の積分出力電圧は、演算増幅器
A₃の負入力端子に与えられる。演算増幅器A₃は、
正入力端子に基準電圧V_ref ¹が与えられ、この電
圧と負入力端子に与えられる電圧との差を増幅し
て出力する。演算増幅器A₃は、ゲインがきわめ
て高い「裸」のままで用いられ、実質的に比較器
として動作する。

演算増幅器A₃の出力信号は、フリツプ・フロ
ツプ回路FFにセツト信号として与えられる。フ
リツプ・フロツプ回路FFには、一定周期のクロ
ツク・パルスがリセツト信号として与えられる。
フリツプ・フロツプ回路FFの正相側の出力信号
が、切換スイツチS₁，S₂に制御信号として与えら
れる。切換スイツチS₁は、フリツプ・フロツプ回
路FFの出力信号が「１」のときコモン側に投入
され、「０」のとき基準電圧V_refの側に投入され
る。切換スイツチS₂は、それとは逆に、「０」の
ときコモン側に投入され、「１」のとき演算増幅
器A₁の出力端子の側に投入される。

このように構成された回路において、演算増幅
器A₂，A₃、フリツプ・フロツプ回路FF、および
切換スイツチS₁からなる部分は、公知の積分形の
電圧／パルス幅変換回路を構成しており、第２図
のような動作により、演算増幅器A₂の入力電圧
Vo¹を、それに比例したパルス幅信号に変換す
る。

すなわち、フリツプ・フロツプ回路FFがクロ
ツク・パルスによつてリセツトされると、切換ス
イツチS₁が基準電圧V_ref側に投入されることによ
り、演算増幅器A₂は、入力電圧Vo¹と基準電圧
V_refとの差の積分値を出力するが、基準電圧V_ref
の値は入力電圧Vo¹より大きく定められているの
で、積分出力が減少する。減少する積分出力が比
較の基準値V_ref ¹をよぎると、演算増幅器A₃が出
力信号を生じてフリツプ・フロツプ回路FFをセ
ツトするので、それにつれて切換スイツチS₁はコ
モン側に切換わり、基準電圧V_refの入力が止めら
れる。これによつて積分出力は増加に転じるが、
やがてクロツク・パルスによつてフリツプ・フロ
ツプ回路FFがリセツトされて、基準電圧V_refが
再び演算増幅器FFに入力されるとともに減少す
る。

このような動作をクロツク・パルスの周期Ｔで
繰返すとき、フリツプ・フロツプ回路FFのリセ
ツト状態の継続時間Toは、次のようにして求め
られる。

すなわち、コンデンサＣの充電電荷と放電電荷
が等しいことから、 Vref−Vo′／Ｒ・To＝Vo′／Ｒ・（Ｔ−To） となり、この式より次に示す(1)式が得られる。

To＝Vo′／V_refＴ …(1) このような電圧／パルス幅変換回路の入力電圧
Vo¹は、ポテンシヨメータR_Sによつて設定され
る。すなわち、ポテンシヨメータR_Sの設定値が
演算増幅器A₁で増幅され、抵抗R₂，抵抗R₃，抵
抗R₄と切換スイツチS₂からなる回路によつて補
正されて、入力電圧Vo¹となる。

ポテンシヨメータR_Sと定電流源Ｉと演算増幅
器A₁からなる回路において、ポテンシヨメータ
R_Sの分圧比をｘ、ポテンシヨメータR_Sに流れる
電流をi₁、ポテンシヨメータR_Sへの定電流印加点
における電圧をV₁、演算増幅器A₁の正入力端子、
負入力端子、出力端子における電圧をそれぞれ
V₊，V_-，Voとすると、次の諸式が成立する。

V₁＝i₁（2r＋2R_S） …(2) V₊＝i₁（xR_S＋R_S＋ｒ） …(3) V₁−V₊／R₁＝V₊−Vo／R₁＝Ｉ−i₁ …(4) ここで、(2)〜(4)式は次のようにして得られる。

まず、第１図で、電位V₁の点→抵抗ｒ→抵抗
R_s→抵抗ｒ→抵抗R_s′の経路では、電流i₁が流れ、
抵抗R₂とR_s′は抵抗値が等しいことから、キルヒ
ホツフの電圧則より、(2)式が得られる。

また、第１図で、演算増幅器A₁の入力インピ
ーダンスは十分大きいため、電流i₁は演算増幅器
A₁の非反転入力端子には流入しない。このため、
非反転入力端子のポテンシヨメータとの接続点で
も電位はV₊になる。この接続点→抵抗XR_s→抵
抗ｒ→抵抗R_s′の経路では、電流i₁が流れ、キル
ヒホツフの電圧則から(3)式が求められる。

さらに、キルヒホツフの電流則より、抵抗R₁
には電流Ｉ−i₁が流れる。抵抗R₁の両端電圧か
ら、 V₁−V₊／R₁＝Ｉ−i₁ となる。

演算増幅器A₁の入力インピーダンスは十分大
きいため、抵抗R₁を流れた電流Ｉ−i₁は抵抗
R₁′へ流入する。演算増幅器A₁のイマジナル・シ
ヨートによりV₊とV_-は等しく、抵抗R₁とR₁′の
抵抗値が等しいことから、抵抗R₁′では次式が成
立する。

V₊−Vo／R₁＝Ｉ−i₁ これらにより(4)式が成立する。

これらの式を解くと、演算増幅器A₁の出力電
圧は Vo＝2xR_S／１＋R_S／R₁（１−ｘ）＋ｒ／R₁ …(5) となる。ここで、抵抗R₁の値を配線抵抗ｒより
もはるかに大きく定めると、実用上十分な精度
で、 Vo＝2xR_S／１＋R_S／R₁（１−ｘ） …(6) となり、配線抵抗ｒの影響を受けない。

(6)式は、ｘに関して１次の分数関数であるか
ら、出力電圧Voはｘの変化に対して非直線的に
変化する。そこで、抵抗R₂，R₃，R₄および切換
スイツチS₂からなる補正回路によつて非直線性の
補正を行う。

(6)式は Vo＝Bx／Ａ−ｘ …(7) という形をしているので、 補正回路の入力Voと出力Vo¹の関係を Vo′＝DVo／Ｂ＋Vo …(8) とすることができれば、 Vo′＝Ｄ／Ａｘ …(9) のように、ｘに対して直線的に変化する出力電圧
が得られる。

補正回路においては、切換スイツチS₂が、電
圧／パルス幅変換回路の切換スイツチS₁と同期し
て、クロツク・パルスの１周期ＴのうちTo時間
は接点０側に投じられ、Ｔ−To時間は接点１側
に投じられるので、補正回路の出力電圧Vo¹は、
１周期Ｔにおける平均値で与えられる。したがつ
て、出力電圧Vo¹は次式で与えられる。

Vo′＝To／ＴVoA¹＋Ｔ−To／ＴVoB¹ …(10) ここで、 A′＝R₃R₄／R₂＋R₃R₄ B′＝R₄／R₂R₃＋R₄ またここで、前記(1)式より To＝Vo¹／V_refＴ であるから、(10)式は Vo′＝Vo′／V_ref・VoA′＋（１−Vo′／V_ref） ・VoB′ …(11) ∴VO′＝VOB′／１＋B′−A′／V_ref．Vo …(12) となつて、(8)式と同形式の関係が成立する。した
がつて、補正回路の出力電圧Vo′は、ポテンシヨ
メータR_Sのスライド位置ｘに対応して直線的に
変化する。またこの電圧を入力とする電圧／パル
ス幅変換回路のパルス幅出力信号もｘに対応して
直線的に変化する。出力信号には、ポテンシヨメ
ータの配線抵抗による誤差分は含まれない。

演算増幅器A₁においては、負入力端子とコモ
ンの間に抵抗を設けるようにしてもよい。この例
を第３図に示す。第３図のようにした場合、ポテ
ンシヨメータR_Sの配線抵抗ｒによる誤差分を除
くために、負入力端子をコモンに導く抵抗mR₁
と入力抵抗R₁と帰還抵抗nR₁との間にある関係を
定める必要がある。その関係を示せば、次のとお
りである。

演算増幅器A₁の入出力に関して次の各式が成
立する。

Vo＝（１＋nR₁／R₁mR₁）V₊−（nR₁／R₁）V_- …(13) V₊＝i₁（xR_S＋R_S＋ｒ） …(14) V_-＝i₁（2R_S＋2r） …(15) ここで、(13)式の右辺第１項は、演算増幅器A₁
の非反転入力端子には信号V₊が与えられ、反転
入力端子には一端がコモンに接続された抵抗R₁
およびmR₁が接続され、反転入力端子と出力端
子の間に抵抗nR₁が接続された非反転形帰還回路
から得られた出力である。

また、(13)式の右辺第２項は、演算増幅器A₁の
反転入力端子には信号V_-が与えられ、反転入力
端子と出力端子の間に抵抗nR₁が接続された反転
形帰還回路から得られた出力である。

(13)式は、非反転形帰還回路と反転形帰還回路
から得られた出力を重ね合わせることによつて求
められたものである。

第３図で、演算増幅器A₁の入力インピーダン
スは十分大きいため、電流i₁は演算増幅器A₁の非
反転入力端子には流入しない。このため、非反転
入力端子のポテンシヨメータとの接続点でも電位
はV₊になる。この接続点→抵抗XR_s→抵抗ｒ→
抵抗R_s′の経路では、電流i₁が流れ、キルヒホツ
フの電圧則から(14)式が求められる。

また、第３図で、電位V_-の点→抵抗ｒ→抵抗
R_s′→抵抗ｒ→抵抗R_s′の経路では、電流i₁が流れ
ることから、キルヒホツフの電圧則より、(15)式
が得られる。

(13)式に(14)，(15)式を代入して、ｒの項だけ抽
出すると、 （１＋nR₁／R₁R₁）ｒ−（nR₁／R₁）2r …(16) という項が得られる。配線抵抗ｒによる誤差分を
除くためには、(16)式の値を零にすればよい。し
たがつて、 １＋ｎ／ｍ＝ｎ …(17) の関係を満足すればよいことになる。第１図の実
施例は、第３図においてｍ＝∞，ｎ＝１とした特
殊な例である。

ポテンシヨメータR_Sには、その下端に抵抗を
接続してゼロエレベーシヨンを行うことがある
が、そのような場合に、スライド位置ｘに比例し
た設定出力を得たいときは、スライド抵抗R_Sの
上端にも同じ値の抵抗を接続すればよい。この例
を第４図に示す。

ここで、第２図の波形と(1)〜(17)式の関係を説
明する。

(2)〜(17)式は、ポテンシヨメータのスライド位
置ｘに比例して電圧Vo′を変化させるための動作
を説明した式である。

この電圧Vo′を電圧の大きさに応じた時間幅
Toに変換する電圧／パルス幅変換回路の信号波
形を示したものが第２図の波形である。従つて、
(2)〜(17)式は電圧／パルス幅変換回路の前段の回
路における動作を説明したものである。

(1)式は、電圧／パルス幅変換回路の入出力の関
係を示したもので、第２図におけるFFの信号の
時間Toを表わしている。

【図面の簡単な説明】

第１図は、本考案実施例の電気的構成図、第２
図は、第１図の装置の動作説明図、第３図および
第４図は、本考案の他の実施例の電気的接続図で
ある。 R_S……ポテンシヨメータ、１……定電流源、
A₁，A₂，A₃……演算増幅器、FF……フリツプ・
フロツプ回路、S₁，S₂……切換スイツチ。

Claims (1)

【実用新案登録請求の範囲】
1. ポテンシヨメータ、このポテンシヨメータの抵
   抗値と等しい値を持ちポテンシヨメータの一端を
   コモンに導く直列抵抗、ポテンシヨメータの他端
   からポテンシヨメータとその直列抵抗に電流を流
   す定電流源、ポテンシヨメータのスライドの電圧
   が正入力端子に与えられ、ポテンシヨメータに対
   する定電流印加点の電圧がポテンシヨメータの配
   線抵抗よりはるかに値が大きい入力抵抗を通じて
   負入力端子に与えられ、負入力端子が入力抵抗の
   ｍ倍の値であつてこのｍが無限大でありうる抵抗
   を通じてコモンに接続され、負入力端子と出力端
   子が入力抵抗のｎ倍の値の帰還抵抗によつて接続
   されかつｍとｎの間に１＋ｎ／ｍ＝ｎの関係が規
   定された演算増幅器、この演算増幅器の出力端子
   とコモンの間に設けられた抵抗分圧回路、この抵
   抗分圧回路の出力電圧を一定周期のパルス幅信号
   に変換する積分形の電圧／パルス幅変換回路、お
   よび、この電圧／パルス幅信号変換回路のパルス
   幅出力信号によつて制御され、前記抵抗分圧回路
   の分圧点を、被変換電圧に対応するパルス幅の継
   続期間中は抵抗を通じてコモンに接続し残りの期
   間中は同じ抵抗を通じて演算増幅器の出力端子側
   に接続する切換スイツチを具備するポテンシヨメ
   ータを用いたアナログ設定値出力回路。