SU1681384A1 - Интегрирующий аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к цифровой электроизмерительной технике и предназначено дл  аналого-цифрового преобразовани  с двухтактным интегрированием раз нопол рных напр жений Цель повышение точности преобразовани  и быстродействи  АЦП содержит коммутатор интегратор, компаратор, ключ, накопительный элемент, выполненный в виде конденсатора , повторитель, два делител  опорного напр жени , блок управлени  Введение дополнительного ключа позвол ет избежать попадани  выбросов напр жени  с вы хода компаратора на конденсатор, что вызывает погрешность корректирующего напр жени  и преп тствует уменьшению времени коррекции и цикла преобразовани , тем самым повыша  нз пор док быстродействие 2 з п.ф-лы. 4 ил

Description

Изобретение относитс  к цифровой электроизмерительной технике и предназначено дл  аналого-цифрового преобразовани  с двухтактным интегрированием разнопол рных напр жений с одним источником опорного напр жени  и с запоминающей обратной св зью дл  компенсации дрейфа усилителей устройства.

Цель изобретени  - повышение точности преобразовани  и быстродействи .

На фиг. 1 представлена структурна  схема АЦП; на фиг. 2 - схема устройства управлени ; на фиг. 3 - временна  диаграмма устройства управлени ; на фиг. 4 - временна  диаграмма работы устройства.

Устройство содержит коммутатор 1, состо щий из ключей 2 -4, интегратор5, включающий операционный усилитель 6 и

конденсатор 7, резисторы 8, 9, компаратор 10, ключ 11, накопительный элемент, выполненный на конденсаторе 12, повторитель 13, резисторы 14 и 15, образующие первый делитель опорного напр жени , резисторы 16 и 17, образующие второй делитель опорного напр жени , блок 18 управлени  и ключ 19.

Блок 18 управлени  содержит генератор 20 тактовых импульсов, делитель 21 частоты , элементы ИЛИ-НЕ 22 и 23 и усилитель-ограничитель 24, триггер 25

Аналого-цифровой преобразователь работает следующим образом

Цикл работы - фиксированный и состо- ит(фиг. 4) из интервалов интегрировани  Т1, преобразовани  Т2 и коррекции ТЗ

.Ј

СА)

В течение интервала ин гегрировани  Ti сигналом блока 18 управлени  (фиг. 46) ключ 2 замыкаетс , ключи 3, 4 и 11 (фиг. 4в, г) разомкнуты, ключ 19 (фиг. 4ж) замкнут.

Поскольку неинвертирующий вход операционного усилител  6 интегратора находитс  под напр жением смещени  Кем, снимаемым с делителей 14 и 15, происходит интегрирование разности входного напр жени  Ux и напр жени  UCM (фиг. 4з). После окончани  интервала 11 сигналом А блока 18 (фиг. 46) ключ 2 размыкаетс , а ключ 3 замыкаетс  (фиг, 4в), подключа  к входу интегратора опорное напр жение U0. В течение интервала Т2 происходит интегрирование разности напр жений U0 и UCM- напр жение на выходе интегратора 6 стремитс  к нулю (фиг. 4з), по достижении которого срабатывает компаратор 10. Сигналами В и Н блоха 18 (фиг. 4в, ж) ключи 3 и 19 размыкаютс , а сигналом С (фиг. 4г) ключи 3 и 11 (фиг 4) замыкаютс . Длительность импульса управлени  Н ключом 19 (фиг. 4ж) равна времени переходного процесса при замыкании обратной св зи, после окончани  импульса Н (фиг 4) ключ 19 замыкаетс , включа  конденсатор 12 в цепь корректирующей обратной св зи. До начала следующего цикла измерени  на конденсаторе 12 происходит запоминание напр жени  дрейфа усилител  6, компаратора 10 и повторител  13 и разности напр жени  UCM и напр жени  в точке F. Длительность интервала Т2 однозначно определ ет величину и пол рность измер емого напр жени . Выходное напр жение интегратора в интервале Т1 равно

( Ux - UCM ) Т 1

Ки Си

(Uo-UcM)T2

UH 1

в интервале Т2

U н (

К ц UM

где RH и Си - интегрирующие резистор и конденсатор (резистор 9 и конденсатор 7).

Так как Uni + УИ2 О

т2 . UcMjiL Ux -Т1

Uo UCM Uo UCM

При UK 0 получаем Т2 Т1 (при К тт- 2). Т2 - 5Т1 (при К - 3).

UCM

В отличие от прототипа, запоминающий конденсатор не включаетс  во врем  переходного процесса в цепь корректирующей обратной св зи, поэтому выбросы напр жени  с выхода усилител -компаратора, вызывающие погрешность корректирующего напр жени , на конденсатор не попадают и AU практически равно нулю. Тем самым устран ютс  нелинейность, свойственна 

схеме прототипа, и причина, преп тствующа  уменьшению времени коррекции и цикла преобразовани , что дает возможность повысить почти на пор док быстродействие

АЦП.

Блок управлени  формирует с помощью генератора 20 тактовых импульсов, делител  21 частоты, триггера 25 и элементов ИЛИ 22, 23 три временных интервала А, В, С

Claims (3)

1.Интегрирующий аналого-цифровой 5 преобразователь, содержащий коммутатор,

первый информационный вход которого  вл етс  входной шиной, второй информационный вход - шиной опорного напр жени , третий информационный вход объединен с

0 первым входом интегратора и подключен к выходу первого делител  опорного напр жени , входы которого соединены соответственно с шиной опорного напр жени  и общей шиной, а выход коммутатора подклю5 чей к второму входу интегратора, выход которого через компаратор соединен с входом блока управлени  и информационным входом первого ключа, выход которого соединен с первым выводом накопительного

0 элемента, выполненного на конденсаторе, и через повторитель соединен с третьим входом интегратора, второй делитель опорного напр жени , входы которого соединены соответственно с шиной опорного напр же5 ни  и общей шиной, а первый, второй и третий выходы блока управлени  подключены соответственно к первому, второму и третьему управл ющим входам коммутатора , третий выход блока управлени  соеди0 нен с управл ющим входом первого ключа, отличающийс  тем, что, с целью повышени  точности преобразовани  и быстродействи , в него введен второй ключ, информационный вход которого соединен с

5 выходом второго делител  опорного напр жени , выход подключен к второму выводу конденсатора, а управл ющий вход - к четвертому выходу блока управлени .

2.Преобразователь по п. 1, о т л и ч а ю- 0 щ и и с   тем, что интегратор выполнен на

операционном усилителе, конденсаторе и двух резисторах, первые выводы которых  вл ютс  соответственно вторым и третьим входами блока, вторые выводы подключены 5 к. инвертирующему входу операционного усилител , который через конденсатор подключен к выходу операционного усилител , который  вл етс  выходом блока, а неинвертирующий вход  вл етс  первым входом блока.

3. Преобразователь по п. 1, о т л и ч а ю- щ и и с   тем, что блок управлени  выполнен на усилителе-ограничителе, триггере, двух элементах ИЛИ-НЕ и соединенных последовательно генераторе тактовых импульсов и делителе частоты, выход которого соединен с первым входом первого элемента ИЛИ-НЕ и синхронизирующим входом триггера, информационный вход которого  вл етс  шиной логической единицы, а вход сброса

 вл етс  четвертым выходом блока и через усилитель-ограничитель подключен к входу блока. вы.ОД триггера  вл етс  вторым вы ходом блока и соединен с первым входом второго элемента ИЛИ-НЕ и вторым входом первого элемента ИЛИ-НЕ. выход которого  вл етс  первым входом блока и подключен к второму входу второго элемента ИЛИ-НЕ, выход которого  вл етс  третьим выходом блока.

Я

фиг.1

Выход делит.

21

А

D

Н 8

Фиг.З

Т(

ГЦ

Ти

Фк, - /

Составитель В, Махнэнов Редактор А. Маковска  Техред М.МоргенталКорректор М. Максимишинец ,

тг

г(

TJ

ГЦ