JPH0755857A - 抵抗測定装置 - Google Patents
抵抗測定装置Info
- Publication number
- JPH0755857A JPH0755857A JP15888294A JP15888294A JPH0755857A JP H0755857 A JPH0755857 A JP H0755857A JP 15888294 A JP15888294 A JP 15888294A JP 15888294 A JP15888294 A JP 15888294A JP H0755857 A JPH0755857 A JP H0755857A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- measured
- voltage
- input
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】
【構成】 電源端子グランド端子間に被測定抵抗Ｒin
と、基準抵抗Ｒref1またはＲref2を直列に接続する。バ
ッファアンプ８１７，８１８，８１９のオフセットをオ
フセットキャンセル回路８０２，８０４，Ｓ4によりキ
ャンセルする。被測定抵抗Ｒinの両端の電圧をバッファ
アンプ８１７，８１８を介して第１の積分値としてＡ／
Ｄ変換回路８２２，８２４，８２５に入力する。基準抵
抗Ｒref1またはＲref2の両端電圧をバッファアンプ８１
９を介して第２の積分値としてＡ／Ｄ変換回路８２２，
８２４，８２５に入力する。 【効果】 バッファアンプのオフセットが自動的にキャ
ンセルされ、高精度な抵抗測定装置を提供できる。
と、基準抵抗Ｒref1またはＲref2を直列に接続する。バ
ッファアンプ８１７，８１８，８１９のオフセットをオ
フセットキャンセル回路８０２，８０４，Ｓ4によりキ
ャンセルする。被測定抵抗Ｒinの両端の電圧をバッファ
アンプ８１７，８１８を介して第１の積分値としてＡ／
Ｄ変換回路８２２，８２４，８２５に入力する。基準抵
抗Ｒref1またはＲref2の両端電圧をバッファアンプ８１
９を介して第２の積分値としてＡ／Ｄ変換回路８２２，
８２４，８２５に入力する。 【効果】 バッファアンプのオフセットが自動的にキャ
ンセルされ、高精度な抵抗測定装置を提供できる。
Description
【０００１】
【産業上の利用分野】本発明は、積分型Ａ／Ｄ変換方式
における抵抗測定装置に関するものである。
における抵抗測定装置に関するものである。
【０００２】
【従来の技術】従来から、図１のような積分型Ａ／Ｄ変
換方式を利用した抵抗測定装置が知られているが、これ
は、被測定抵抗Ｒinに定電流源によって定電流を流し込
み、それによって発生する被測定抵抗の両端電圧をＡ／
Ｄ変換することによって抵抗表示する装置であった。
換方式を利用した抵抗測定装置が知られているが、これ
は、被測定抵抗Ｒinに定電流源によって定電流を流し込
み、それによって発生する被測定抵抗の両端電圧をＡ／
Ｄ変換することによって抵抗表示する装置であった。
【０００３】
【発明が解決しようとする課題】この場合、温度特性が
すぐれ、しかも精度が高く、ドライブ能力の大きな定電
流源と、ＯＮ抵抗の小さいリレースイッチ等が必要とな
る。従つて、従来の抵抗測定装置には次のような問題点
がある。
すぐれ、しかも精度が高く、ドライブ能力の大きな定電
流源と、ＯＮ抵抗の小さいリレースイッチ等が必要とな
る。従つて、従来の抵抗測定装置には次のような問題点
がある。
【０００４】（１）温度特性のすぐれた精度の高い定電
流源を集積回路内部で作り込むことはむずかしく、外部
等で、別個に組む場合には、コスト高となる。
流源を集積回路内部で作り込むことはむずかしく、外部
等で、別個に組む場合には、コスト高となる。
【０００５】（２）レンジ切換用スイッチ等を集積化す
る場合、そのＯＮ抵抗、静電対策用抵抗等が精度に影響
を与え、別個にリレースイッチ等を用いるとコスト高と
なる。
る場合、そのＯＮ抵抗、静電対策用抵抗等が精度に影響
を与え、別個にリレースイッチ等を用いるとコスト高と
なる。
【０００６】（３）低抵抗測定レンジの場合、被測定抵
抗に大電流を流さなければならない。
抗に大電流を流さなければならない。
【０００７】（４）大電流等を流した場合、電流源の有
するインピーダンス等により、定電流源の精度が落ち、
測定精度に影響が出る。
するインピーダンス等により、定電流源の精度が落ち、
測定精度に影響が出る。
【０００８】本発明は、以上のような問題点を解決し、
回路の大部分を集積化可能とし、しかも高精度な抵抗測
定装置を提供することを目的とする。
回路の大部分を集積化可能とし、しかも高精度な抵抗測
定装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の抵抗測定装置
は、被測定抵抗と基準抵抗とを直列に接続し、電源端子
に前記被測定抵抗または前記基準抵抗のうち一方の抵抗
を接続し、グランド端子に前記被測定抵抗または前記基
準抵抗の他方の抵抗を接続してなる抵抗測定装置におい
て、第１のバッファアンプと第２のバッファアンプのオ
フセットをキャンセルするオフセットキャンセル回路
と、前記電源端子に接続された抵抗の両端の電圧を前記
第１のバッファアンプを介して第１の積分値として入力
され、前記グランド端子に接続された抵抗の両端電圧を
前記第２のバッファアンプを介して前記第２の積分値と
して入力されるＡ／Ｄ変換回路と、前記第１の積分を行
った積分値と前記第２の積分を行った積分値とを比較す
る比較手段と、該比較手段の出力により前記被測定抵抗
の測定値を表示する表示手段とを備えたことを特徴とす
る。
は、被測定抵抗と基準抵抗とを直列に接続し、電源端子
に前記被測定抵抗または前記基準抵抗のうち一方の抵抗
を接続し、グランド端子に前記被測定抵抗または前記基
準抵抗の他方の抵抗を接続してなる抵抗測定装置におい
て、第１のバッファアンプと第２のバッファアンプのオ
フセットをキャンセルするオフセットキャンセル回路
と、前記電源端子に接続された抵抗の両端の電圧を前記
第１のバッファアンプを介して第１の積分値として入力
され、前記グランド端子に接続された抵抗の両端電圧を
前記第２のバッファアンプを介して前記第２の積分値と
して入力されるＡ／Ｄ変換回路と、前記第１の積分を行
った積分値と前記第２の積分を行った積分値とを比較す
る比較手段と、該比較手段の出力により前記被測定抵抗
の測定値を表示する表示手段とを備えたことを特徴とす
る。
【００１０】
【作用】図２に示した基本的な積分型Ａ／Ｄ変換は、デ
ジタル表示されるパルス数Ｎが次のような関係にある。
ジタル表示されるパルス数Ｎが次のような関係にある。
【００１１】
【数１】
【００１２】（ＶIN・・・積分型Ａ／Ｄ変換回路への入
力電圧、 ＥC…積分型Ａ／Ｄ変換回路への基準電圧、 Ｋ…各Ａ／Ｄ変換回路で決まる定数） 本発明は、上記関係式を満たす積分型Ａ／Ｄ変換回路を
利用した抵抗測定装置すべてに通用されうるものであ
る。
力電圧、 ＥC…積分型Ａ／Ｄ変換回路への基準電圧、 Ｋ…各Ａ／Ｄ変換回路で決まる定数） 本発明は、上記関係式を満たす積分型Ａ／Ｄ変換回路を
利用した抵抗測定装置すべてに通用されうるものであ
る。
【００１３】
【実施例】以下図面を参照して本発明の実施例｛電圧−
時間変換型（二重積分型，パルス幅変調型），電圧−周
波数変換型（電荷平衡型）｝について詳細に説明する。
時間変換型（二重積分型，パルス幅変調型），電圧−周
波数変換型（電荷平衡型）｝について詳細に説明する。
【００１４】図３に示したパルス幅変調型Ａ／Ｄ変換回
路（以下、ＰＷＭ変換回路と称す）は、電圧に比例した
パルス幅Ｔをつくり、そのＴ時間の間のクロック数の数
を表示することによつて、Ａ／Ｄ変換を行なう。そのパ
ルス幅Ｔは
路（以下、ＰＷＭ変換回路と称す）は、電圧に比例した
パルス幅Ｔをつくり、そのＴ時間の間のクロック数の数
を表示することによつて、Ａ／Ｄ変換を行なう。そのパ
ルス幅Ｔは
【００１５】
【数２】
【００１６】（ＶIN・・・ＰＷＭ回路への入力電圧、 ＥC・・・・ＰＷＭ回路への基準電圧、 Ｋ・・・・・外付抵抗Ｒ1，Ｒ2で決まる定数）で表わさ
れる。
れる。
【００１７】図４に、このＰＷＭ変換回路を利用した抵
抗測定装置の一実施例を示す。オペアンプのオフセット
電圧は、オートゼロ回路を利用してスイッチ（４７，５
３）、（４８，５４）の開閉によりキャンセルされる。
抗測定装置の一実施例を示す。オペアンプのオフセット
電圧は、オートゼロ回路を利用してスイッチ（４７，５
３）、（４８，５４）の開閉によりキャンセルされる。
【００１８】図４において、
【００１９】
【数３】
【００２０】であり、Ｒ1＝Ｒ’1，Ｒ0＝Ｒ’0とする
と、Ｖ2は反転入力され、ＰＷＭの入力は、Ｖ1−Ｖ2と
等しくなる。従つてＰＷＭの入力電圧Ｖinは
と、Ｖ2は反転入力され、ＰＷＭの入力は、Ｖ1−Ｖ2と
等しくなる。従つてＰＷＭの入力電圧Ｖinは
【００２１】
【数４】
【００２２】となる。
【００２３】ＰＷＭ変換回路の基準電圧Ｅcはこの場合
１／３であり、 Ｅc＝Ｖ3＝Ｒref×Ｖref／（Ｒin＋ＲON＋Ｒref）・・・（４） で表わされる。よって、（１）、（３）、（４）式より
１／３であり、 Ｅc＝Ｖ3＝Ｒref×Ｖref／（Ｒin＋ＲON＋Ｒref）・・・（４） で表わされる。よって、（１）、（３）、（４）式より
【００２４】
【数５】
【００２５】（５）より、ＰＷＭ Ａ／Ｄ変換の基準電
圧Ｅcに等しいＲrefを外付けすれば、ＲinはＶINに対応
してＡ／Ｄ変換され、抵抗測定が可能となる。
圧Ｅcに等しいＲrefを外付けすれば、ＲinはＶINに対応
してＡ／Ｄ変換され、抵抗測定が可能となる。
【００２６】ＰＷＭを利用した本発明の利点は、基準電
圧Ｖrefの温度ドリフト、及び値の変化に影響されな
い。また、Ｖrefのプラス・マイナスどちらでもよく、
オペアンプのダイナシックレンジを越えない範囲におい
ては、任意の値がとれる。更には、ＲONの値も任意であ
り、内部のアナログスイッチのＯＮ抵抗及びその温度ド
ラフト、更に静電対策用抵抗等の影響も全くなく、レン
ジ切り換えを、集積回路内部におぃても可能としてぃ
る。
圧Ｖrefの温度ドリフト、及び値の変化に影響されな
い。また、Ｖrefのプラス・マイナスどちらでもよく、
オペアンプのダイナシックレンジを越えない範囲におい
ては、任意の値がとれる。更には、ＲONの値も任意であ
り、内部のアナログスイッチのＯＮ抵抗及びその温度ド
ラフト、更に静電対策用抵抗等の影響も全くなく、レン
ジ切り換えを、集積回路内部におぃても可能としてぃ
る。
【００２７】図４では、スイッチ４９，５０，６１，６
２の開閉で可能。また、Ｒref，Ｒi n の小さいレンジ等
においては、電流規制用の抵抗（精度は全くいらない）
をＲONとして（集積回路内部であるいは外付で）付加す
れば、Ｖref からＧＮＤへ流れる電流の規制も可能であ
る。
２の開閉で可能。また、Ｒref，Ｒi n の小さいレンジ等
においては、電流規制用の抵抗（精度は全くいらない）
をＲONとして（集積回路内部であるいは外付で）付加す
れば、Ｖref からＧＮＤへ流れる電流の規制も可能であ
る。
【００２８】次に、二重積分型Ａ／Ｄ変換回路を図５に
示す。ある一定時間Ｔrefの間ＶINが積分され、次に一
Ｅc で逆積分を行なって、その間の時間Ｔのクロック数
を表示することによって、Ａ／Ｄ変換される。式は、
示す。ある一定時間Ｔrefの間ＶINが積分され、次に一
Ｅc で逆積分を行なって、その間の時間Ｔのクロック数
を表示することによって、Ａ／Ｄ変換される。式は、
【００２９】
【数６】
【００３０】図６に、二重積分回路を使用した本発明の
一実施例を示す。オートゼロ用アナログスイッチ６０
２，６０４がＯＮすることによって、各オペアンプのオ
フセット電圧は、キャンセルされる。次にＴref の積分
期間にＶINとして、ＶIN＝Ｒin×Ｖref／（Ｒin＋ＲON
＋Ｒref） が積分され、逆積分期間の基準電圧−Ｅc と
して、スイッチ６０９，６０７または６０８がＯＮし
て、−Ｅc＝−Ｒref×Ｖref／（Ｒin＋Ｒ0N＋Ｒref）で
逆積分され、
一実施例を示す。オートゼロ用アナログスイッチ６０
２，６０４がＯＮすることによって、各オペアンプのオ
フセット電圧は、キャンセルされる。次にＴref の積分
期間にＶINとして、ＶIN＝Ｒin×Ｖref／（Ｒin＋ＲON
＋Ｒref） が積分され、逆積分期間の基準電圧−Ｅc と
して、スイッチ６０９，６０７または６０８がＯＮし
て、−Ｅc＝−Ｒref×Ｖref／（Ｒin＋Ｒ0N＋Ｒref）で
逆積分され、
【００３１】
【数７】
【００３２】となって抵抗測定がなされる。精度は、Ｐ
ＷＭ変換回路と同じく、Ｒrefの絶対精度、（Ｒo・Ｒ’
o），（Ｒ1，Ｒ’1）の相対精度のみで決まり、利点等
についても、ＰＷＭ変換型と同じである。
ＷＭ変換回路と同じく、Ｒrefの絶対精度、（Ｒo・Ｒ’
o），（Ｒ1，Ｒ’1）の相対精度のみで決まり、利点等
についても、ＰＷＭ変換型と同じである。
【００３３】最後に、電荷平衡型Ａ／Ｄ変換回路の実施
例を図７に示す。オートゼロ用スイッチ７０１，７０２
でオペアンプのオフセット電圧をキャンセルする。ＶIN
の入力はオートゼロ期間以外は常に入力されており、あ
る一定時間にＶIN／Ｒ1と−Ｅc／Ｒ2の電流が積分用コ
ンデンサに充電され、次にスイッチＳ3を０ＦＦ、スイ
ッチＳ4をＯＮして、ＶIN／Ｒ1の電流で積分用コンデン
サの電荷を放電し、放電が終了すると、またスイッチＳ
3をＯＮ、Ｓ4をＯＦＦしてコンデンサに電荷を充電する
という繰り返しを行なう。従つて関係式は、スイッチＳ
3，Ｓ4のＯＮ，ＯＦＦする一定時間の回数をＮとする。
例を図７に示す。オートゼロ用スイッチ７０１，７０２
でオペアンプのオフセット電圧をキャンセルする。ＶIN
の入力はオートゼロ期間以外は常に入力されており、あ
る一定時間にＶIN／Ｒ1と−Ｅc／Ｒ2の電流が積分用コ
ンデンサに充電され、次にスイッチＳ3を０ＦＦ、スイ
ッチＳ4をＯＮして、ＶIN／Ｒ1の電流で積分用コンデン
サの電荷を放電し、放電が終了すると、またスイッチＳ
3をＯＮ、Ｓ4をＯＦＦしてコンデンサに電荷を充電する
という繰り返しを行なう。従つて関係式は、スイッチＳ
3，Ｓ4のＯＮ，ＯＦＦする一定時間の回数をＮとする。
【００３４】
【数８】
【００３５】（Ｋ：Ｒ1，Ｒ2で決まる定数）で表わされ
る。
る。
【００３６】図８に、電荷平衡型Ａ／Ｄ変換回路を使用
した本発明の一実施例を示す。ＶINのかわりに、Ｒinの
両端の電位差を入力し、一Ｅcとして、Ｒrefの電位差を
反転して入力することによつて、
した本発明の一実施例を示す。ＶINのかわりに、Ｒinの
両端の電位差を入力し、一Ｅcとして、Ｒrefの電位差を
反転して入力することによつて、
【００３７】
【数９】
【００３８】が得られる。精度、利点等は、ＰＷＭ変換
回路で述べたものと同じである。
回路で述べたものと同じである。
【００３９】
【発明の効果】本発明の抵抗測定装置は、被測定抵抗と
基準抵抗とを直列に接続し、電源端子に前記被測定抵抗
または前記基準抵抗のうち一方の抵抗を接続し、グラン
ド端子に前記被測定抵抗または前記基準抵抗の他方の抵
抗を接続してなる抵抗測定装置において、第１のバッフ
ァアンプと第２のバッファアンプのオフセットをキャン
セルするオフセットキャンセル回路を備え、電源端子に
接続された抵抗の両端の電圧を前記第１のバッファアン
プを介して第１の積分値として入力され、グランド端子
に接続された抵抗の両端電圧を前記第２のバッファアン
プを介して前記第２の積分値としてＡ／Ｄ変換回路に入
力されるため、バッファアンプのオフセットが自動的に
キャンセルされ、高精度な抵抗測定装置を提供できる。
基準抵抗とを直列に接続し、電源端子に前記被測定抵抗
または前記基準抵抗のうち一方の抵抗を接続し、グラン
ド端子に前記被測定抵抗または前記基準抵抗の他方の抵
抗を接続してなる抵抗測定装置において、第１のバッフ
ァアンプと第２のバッファアンプのオフセットをキャン
セルするオフセットキャンセル回路を備え、電源端子に
接続された抵抗の両端の電圧を前記第１のバッファアン
プを介して第１の積分値として入力され、グランド端子
に接続された抵抗の両端電圧を前記第２のバッファアン
プを介して前記第２の積分値としてＡ／Ｄ変換回路に入
力されるため、バッファアンプのオフセットが自動的に
キャンセルされ、高精度な抵抗測定装置を提供できる。
【図１】積分型Ａ／Ｄ変換の抵抗測定回路の概略図。
【図２】基本的なＡ／Ｄ変換回路図。
【図３】ＰＷＭ Ａ／Ｄ変換回路の概略図。
【図４】ＰＷＭ変換回路を用いた本発明の一実施例を示
す図。
す図。
【図５】二重積分型Ａ／Ｄ変換回路の概略図。
【図６】二重積分型Ａ／Ｄ変換回路を用いた本発明の一
実施例を示す図。
実施例を示す図。
【図７】電荷平衡型Ａ／Ｄ変換回路の概略図。
【図８】電荷平衡型Ａ／Ｄ変換回路の概略図。
Ｒin・・被測定抵抗 Ｒ1、Ｒ2・・積分用抵抗 Ｃ1・・積分用コンデンサ ８０５，８０６，８０７，８０８・・レンジ切換用スイ
ッチ ８０２，８０４，Ｓ4・・オートキャンセル用スイッチ ８１７，８１８，８１９・・バッファアンプ ８２０，８２１・・反転増幅用オペアンプ ８２２・・積分用オペアンプ ８２４・・コンパレータ ８２５・・カウンタ ８２６・・表示回路
ッチ ８０２，８０４，Ｓ4・・オートキャンセル用スイッチ ８１７，８１８，８１９・・バッファアンプ ８２０，８２１・・反転増幅用オペアンプ ８２２・・積分用オペアンプ ８２４・・コンパレータ ８２５・・カウンタ ８２６・・表示回路
【手続補正書】
【提出日】平成６年８月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【課題を解決するための手段】本発明の抵抗測定装置
は、被測定抵抗と基準抵抗とを直列に接続し、電源端子
に前記被測定抵抗または前記基準抵抗のうち一方の抵抗
を接続し、グランド端子に前記被測定抵抗または前記基
準抵抗の他方の抵抗を接続してなる抵抗測定装置におい
て、前記電源端子に接続された抵抗の両端の電圧を第１
のオペアンプを介して第１の積分値として入力され、前
記グランド端子に接続された抵抗の両端電圧を第２のオ
ペアンプを介して前記第２の積分値として入力されるＡ
／Ｄ変換回路と、第１、第２のオペアンプのそれぞれ入
力端子とグランド端子との間にスイッチを接続し、該ス
イツチをオンオフすることにより前記第１、第２のオペ
アンプのオフセットをキャンセルするオフセットキャン
セル回路と、前記第１の積分を行った積分値と前記第２
の積分を行った積分値とを比較する比較手段と、該比較
手段の出力により前記被測定抵抗の測定値を表示する表
示手段とを備えたことを特徴とする。
は、被測定抵抗と基準抵抗とを直列に接続し、電源端子
に前記被測定抵抗または前記基準抵抗のうち一方の抵抗
を接続し、グランド端子に前記被測定抵抗または前記基
準抵抗の他方の抵抗を接続してなる抵抗測定装置におい
て、前記電源端子に接続された抵抗の両端の電圧を第１
のオペアンプを介して第１の積分値として入力され、前
記グランド端子に接続された抵抗の両端電圧を第２のオ
ペアンプを介して前記第２の積分値として入力されるＡ
／Ｄ変換回路と、第１、第２のオペアンプのそれぞれ入
力端子とグランド端子との間にスイッチを接続し、該ス
イツチをオンオフすることにより前記第１、第２のオペ
アンプのオフセットをキャンセルするオフセットキャン
セル回路と、前記第１の積分を行った積分値と前記第２
の積分を行った積分値とを比較する比較手段と、該比較
手段の出力により前記被測定抵抗の測定値を表示する表
示手段とを備えたことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】
【数３】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】
【数４】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】
【数５】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】
【数６】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】
【数７】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正内容】
【００３７】
【数９】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】
【発明の効果】本発明の抵抗測定装置は、被測定抵抗と
基準抵抗とを直列に接続し、電源端子に前記被測定抵抗
または前記基準抵抗のうち一方の抵抗を接続し、グラン
ド端子に前記被測定抵抗または前記基準抵抗の他方の抵
抗を接続してなる抵抗測定装置において、前記電源端子
に接続された抵抗の両端の電圧を第１のオペアンプを介
して第１の積分値として入力され、前記グランド端子に
接続された抵抗の両端電圧を第２のオペアンプを介して
前記第２の積分値として入力されるＡ／Ｄ変換回路と、
第１、第２のオペアンプのそれぞれ入カ端子とグランド
端子との間にスイッチを接続し、該スイッチをオンオフ
することにより前記第１、第２のオペアンプのオフセッ
トをキャンセルするオフセットキャンセル回路と、を備
えたため、バッファアンプのオフセットがＡ／Ｄ変換回
路に入力されても、キャンセルされ、積分されないた
め、高精度な抵抗測定ができるという効果を奏する。
基準抵抗とを直列に接続し、電源端子に前記被測定抵抗
または前記基準抵抗のうち一方の抵抗を接続し、グラン
ド端子に前記被測定抵抗または前記基準抵抗の他方の抵
抗を接続してなる抵抗測定装置において、前記電源端子
に接続された抵抗の両端の電圧を第１のオペアンプを介
して第１の積分値として入力され、前記グランド端子に
接続された抵抗の両端電圧を第２のオペアンプを介して
前記第２の積分値として入力されるＡ／Ｄ変換回路と、
第１、第２のオペアンプのそれぞれ入カ端子とグランド
端子との間にスイッチを接続し、該スイッチをオンオフ
することにより前記第１、第２のオペアンプのオフセッ
トをキャンセルするオフセットキャンセル回路と、を備
えたため、バッファアンプのオフセットがＡ／Ｄ変換回
路に入力されても、キャンセルされ、積分されないた
め、高精度な抵抗測定ができるという効果を奏する。
Claims (1)
- 【請求項１】被測定抵抗と基準抵抗とを直列に接続し、
電源端子に前記被測定抵抗または前記基準抵抗のうち一
方の抵抗を接続し、グランド端子に前記被測定抵抗また
は前記基準抵抗の他方の抵抗を接続してなる抵抗測定装
置において、 第１のバッファアンプと第２のバッファアンプのオフセ
ットをキャンセルするオフセットキャンセル回路と、 前記電源端子に接続された抵抗の両端の電圧を前記第１
のバッファアンプを介して第１の積分値として入力さ
れ、前記グランド端子に接続された抵抗の両端電圧を前
記第２のバッファアンプを介して前記第２の積分値とし
て入力されるＡ／Ｄ変換回路と、 前記第１の積分を行った積分値と前記第２の積分を行っ
た積分値とを比較する比較手段と、 該比較手段の出力により前記被測定抵抗の測定値を表示
する表示手段とを備えたことを特徴とする抵抗測定装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15888294A JP2629603B2 (ja) | 1994-07-11 | 1994-07-11 | 抵抗測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15888294A JP2629603B2 (ja) | 1994-07-11 | 1994-07-11 | 抵抗測定装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58006971A Division JPH0731218B2 (ja) | 1983-01-19 | 1983-01-19 | 抵抗測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0755857A true JPH0755857A (ja) | 1995-03-03 |
| JP2629603B2 JP2629603B2 (ja) | 1997-07-09 |
Family
ID=15681451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15888294A Expired - Lifetime JP2629603B2 (ja) | 1994-07-11 | 1994-07-11 | 抵抗測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629603B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956516B2 (en) | 2003-03-05 | 2005-10-18 | Seiko Epson Corporation | A/D conversion circuit, temperature-sensor circuit, integrated circuit, and method of adjusting the temperature-sensor circuit |
| JP2015080158A (ja) * | 2013-10-18 | 2015-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置及び電子制御装置 |
| JP2018046584A (ja) * | 2017-12-26 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | アナログディジタル変換回路及び電子装置 |
-
1994
- 1994-07-11 JP JP15888294A patent/JP2629603B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956516B2 (en) | 2003-03-05 | 2005-10-18 | Seiko Epson Corporation | A/D conversion circuit, temperature-sensor circuit, integrated circuit, and method of adjusting the temperature-sensor circuit |
| JP2015080158A (ja) * | 2013-10-18 | 2015-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置及び電子制御装置 |
| JP2018046584A (ja) * | 2017-12-26 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | アナログディジタル変換回路及び電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2629603B2 (ja) | 1997-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0382217B1 (en) | Power source circuit and bridge type measuring device with output compensating circuit utilizing the same | |
| JP4478033B2 (ja) | 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ | |
| US7570114B2 (en) | Common mode rejection calibration method for difference amplifiers | |
| EP1632779A1 (en) | Hall sensor module and integrated circuit for use with an external Hall sensor | |
| JPS634717B2 (ja) | ||
| EP0448328A2 (en) | Digital-to-analog converter having a circuit for compensating for variation in output dependent on temperature change | |
| JP3081751B2 (ja) | 電気量測定装置 | |
| JP3222367B2 (ja) | 温度測定回路 | |
| JPH0719670B2 (ja) | 空間電位誤差を補正するトリプルプローブ・プラズマ測定装置 | |
| JP3244212B2 (ja) | ディジタル測定器 | |
| JPH0755857A (ja) | 抵抗測定装置 | |
| JP2863758B2 (ja) | 入力オフセット電圧補正装置 | |
| JPH11183273A (ja) | センサの温度補償回路 | |
| JP2802814B2 (ja) | 抵抗測定器 | |
| JPS6041311A (ja) | 自動校正機能付増幅装置 | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| US5621350A (en) | Circuit for amplifying a weak dircet voltage signal | |
| JPH08320346A (ja) | 電気量測定装置 | |
| JPH064307Y2 (ja) | 圧力計測器の温度補正回路 | |
| JPS58212207A (ja) | 電圧増幅回路の零点補正装置 | |
| JPH0546090Y2 (ja) | ||
| RU2065591C1 (ru) | Измерительный преобразователь | |
| JPS6382382A (ja) | Ｉｃテスト用直流源の校正装置 | |
| JPS5829443B2 (ja) | ヒズミソクテイキ | |
| JPS59132371A (ja) | 抵抗測定装置 |