JP2580831B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP2580831B2 JP2580831B2 JP2094505A JP9450590A JP2580831B2 JP 2580831 B2 JP2580831 B2 JP 2580831B2 JP 2094505 A JP2094505 A JP 2094505A JP 9450590 A JP9450590 A JP 9450590A JP 2580831 B2 JP2580831 B2 JP 2580831B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- converter
- amplifier
- output
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクランプ回路に関し、特にA/Dコンバータの
入力に使われるクランプ回路に関する。
入力に使われるクランプ回路に関する。
従来A/Dコンバータのアナログ入力信号にある一定電
圧のオフセットをもたせ、入力させるようなクランプ回
路は第２図の様な構成になっていた。すなわち第２図の
クランプ時において、スイッチ11をオンさせ、A/Dコン
バータ13の基準電圧12をコンデンサー10にチャージさせ
る。アナログ信号を入力させる時は、スイッチ11をオフ
させ、アンプ９の入力端子８よりアナログ信号を入力す
るとA/Dコンバータ13には基準電圧12のオフセットをも
ちアンプ９のゲイン部の振幅をもつアナログ信号が入力
される。
圧のオフセットをもたせ、入力させるようなクランプ回
路は第２図の様な構成になっていた。すなわち第２図の
クランプ時において、スイッチ11をオンさせ、A/Dコン
バータ13の基準電圧12をコンデンサー10にチャージさせ
る。アナログ信号を入力させる時は、スイッチ11をオフ
させ、アンプ９の入力端子８よりアナログ信号を入力す
るとA/Dコンバータ13には基準電圧12のオフセットをも
ちアンプ９のゲイン部の振幅をもつアナログ信号が入力
される。
また、A/Dコンバータのアナログ入力に、直接アンプ
の出力が接続される例として第３図があげられる。この
従来例において、クランプ時にはスイッチ16をオンさ
せ、アンプ17のゲイン倍された時にA/Dコンバータ20の
基準電圧19と等しい電圧になるような電圧を電源18より
与え、その電圧をコンデンサ15にチャージさせる。アナ
ログ信号を入力する時は第２図の例と同様にスイッチ16
をオフさせA/Dコンバータ20に基準電圧19のオフセット
をもちアンプ17のゲイン倍の振幅をもつアナログ信号が
入力される。
の出力が接続される例として第３図があげられる。この
従来例において、クランプ時にはスイッチ16をオンさ
せ、アンプ17のゲイン倍された時にA/Dコンバータ20の
基準電圧19と等しい電圧になるような電圧を電源18より
与え、その電圧をコンデンサ15にチャージさせる。アナ
ログ信号を入力する時は第２図の例と同様にスイッチ16
をオフさせA/Dコンバータ20に基準電圧19のオフセット
をもちアンプ17のゲイン倍の振幅をもつアナログ信号が
入力される。
第２図，第３図において、8,14は入力端子、9,17はア
ンプ、10,15はコンデンサー、11,16はスイッチ、12,18,
19は電源、13,20はA/Dコンバータである。
ンプ、10,15はコンデンサー、11,16はスイッチ、12,18,
19は電源、13,20はA/Dコンバータである。
前述した従来のクランプ回路においてアンプをA/Dと
一緒に内蔵化しやすいことと、A/Dコンバータの入力に
直接アンプの出力をつないで駆動させるという点で通常
第３図の様な構成をとるのだが、第３図のクランプ時に
おいてA/Dコンバータ20のアナログ入力には基準電圧19
と同等の電圧がかかるはずであるが実際にはアンプ17の
入力部のオフセットがゲイン倍されて出力するためにA/
Dコンバータのアナログ入力には基準電圧19から誤差の
生じた電圧がかかるという欠点がある。この誤差は数mV
であってもA/Dコンバータの入力に対して見れば大き
く、例えば5mVの入力オフセットがあったときゲインを
５倍とすれば入力レンジ1Vの８ビットA/Dコンバータで
見ると6LSB以上の誤差を生じる（1LSB＝4mV）ことにな
りディジタル出力コードが６ずれることになるので大き
な誤差を生じるという欠点がある。
一緒に内蔵化しやすいことと、A/Dコンバータの入力に
直接アンプの出力をつないで駆動させるという点で通常
第３図の様な構成をとるのだが、第３図のクランプ時に
おいてA/Dコンバータ20のアナログ入力には基準電圧19
と同等の電圧がかかるはずであるが実際にはアンプ17の
入力部のオフセットがゲイン倍されて出力するためにA/
Dコンバータのアナログ入力には基準電圧19から誤差の
生じた電圧がかかるという欠点がある。この誤差は数mV
であってもA/Dコンバータの入力に対して見れば大き
く、例えば5mVの入力オフセットがあったときゲインを
５倍とすれば入力レンジ1Vの８ビットA/Dコンバータで
見ると6LSB以上の誤差を生じる（1LSB＝4mV）ことにな
りディジタル出力コードが６ずれることになるので大き
な誤差を生じるという欠点がある。
本発明は従来の問題点を改善するためのクランプ回路
を提供するものであり、その特徴は、２つのアンプを有
し第１のアンプの＋側入力をA/Dコンバータの基準電圧
につなぎ、一側入力を第２のアンプの出力とA/Dコンバ
ータのアナログ入力に接続し、第１のアンプの出力はス
イッチを介して第２のアンプのコンデンサーに接続する
ことにある。
を提供するものであり、その特徴は、２つのアンプを有
し第１のアンプの＋側入力をA/Dコンバータの基準電圧
につなぎ、一側入力を第２のアンプの出力とA/Dコンバ
ータのアナログ入力に接続し、第１のアンプの出力はス
イッチを介して第２のアンプのコンデンサーに接続する
ことにある。
すなわち、クランプ時に基準電圧とアナログ入力電圧
との誤差を小さくするためにアンプのもつオフセット誤
差をアンプのゲイン倍させないようにしている。
との誤差を小さくするためにアンプのもつオフセット誤
差をアンプのゲイン倍させないようにしている。
第１図は本発明実施例である。第１図において番号１
は入力端子、２はコンデンサー、3,5はアンプ、４はス
イッチ、６は電源、７はA/Dコンバータである。
は入力端子、２はコンデンサー、3,5はアンプ、４はス
イッチ、６は電源、７はA/Dコンバータである。
本発明は２つのアンプを有し、第１のアンプの＋側入
力をA/Dコンバータの基準電圧につなぎ、−側入力を第
２のアンプの出力とA/Dコンバータのアナログ入力に接
続し、第１のアンプの出力はスイッチを介して第２のア
ンプのコンデンサーに接続することを特徴としている。
力をA/Dコンバータの基準電圧につなぎ、−側入力を第
２のアンプの出力とA/Dコンバータのアナログ入力に接
続し、第１のアンプの出力はスイッチを介して第２のア
ンプのコンデンサーに接続することを特徴としている。
以下に本発明の一実施例による動作を説明する。
本発明のクランプ回路においてクランプ時にはスイッ
チ４をオンする。このときアンプ５の−側入力にはアン
プ３を介して＋側入力と導電位、つまりA/Dコンバータ
７の基準電圧である６と同電位がかかりA/Dコンバータ
７に入力され、コンデンサー２にはアンプ３の出力が基
準電圧６と同等の電圧になる様な電圧がチャージされ
る。また、アナログ信号を入力する時はスイッチ４をオ
フさせ端子１よりアナログ信号を入力させることにより
A/Dコンバータ７には基準電圧６のオフセットをもちア
ンプ３のゲイン倍の振幅をもったアナログ信号が入力さ
れる。
チ４をオンする。このときアンプ５の−側入力にはアン
プ３を介して＋側入力と導電位、つまりA/Dコンバータ
７の基準電圧である６と同電位がかかりA/Dコンバータ
７に入力され、コンデンサー２にはアンプ３の出力が基
準電圧６と同等の電圧になる様な電圧がチャージされ
る。また、アナログ信号を入力する時はスイッチ４をオ
フさせ端子１よりアナログ信号を入力させることにより
A/Dコンバータ７には基準電圧６のオフセットをもちア
ンプ３のゲイン倍の振幅をもったアナログ信号が入力さ
れる。
このように、第１のアンプの＋側入力をA/Dコンバー
タの基準電圧につなぎ、−側入力を第２のアンプの出力
とA/Dコンバータのアナログ入力に接続し、第１のアン
プの出力はスイッチを介して第２のアンプとコンデンサ
ーに接続することにより、クランプ時においてA/Dコン
バータの入力にかかる電圧の基準電圧に対する誤差は第
１のアンプのオフセット誤差のみで、第２のアンプのゲ
インは無視できるため、従来のクランプ回路の入力誤差
がアンプの入力オフセットのゲイン倍であるのに対し、
本発明の入力誤差はアンプの入力オフセットのみである
ので、従来よりもアンプのゲイン分の１小さい入力誤差
におさえることができる効果がある。また通常アンプの
入力オフセット誤差は1mV以下であるため数mVの入力誤
差が大きな影響を与える多ビットのA/Dコンバータに用
いるクランプ回路として適している。
タの基準電圧につなぎ、−側入力を第２のアンプの出力
とA/Dコンバータのアナログ入力に接続し、第１のアン
プの出力はスイッチを介して第２のアンプとコンデンサ
ーに接続することにより、クランプ時においてA/Dコン
バータの入力にかかる電圧の基準電圧に対する誤差は第
１のアンプのオフセット誤差のみで、第２のアンプのゲ
インは無視できるため、従来のクランプ回路の入力誤差
がアンプの入力オフセットのゲイン倍であるのに対し、
本発明の入力誤差はアンプの入力オフセットのみである
ので、従来よりもアンプのゲイン分の１小さい入力誤差
におさえることができる効果がある。また通常アンプの
入力オフセット誤差は1mV以下であるため数mVの入力誤
差が大きな影響を与える多ビットのA/Dコンバータに用
いるクランプ回路として適している。
第４図は、本発明の第２の実施例である。第４図にお
いて、番号21は入力端子、22はコンデンサー、23,25は
アンプ、24,29はスイッチ、26は電源、27はA/Dコンバー
タである。
いて、番号21は入力端子、22はコンデンサー、23,25は
アンプ、24,29はスイッチ、26は電源、27はA/Dコンバー
タである。
本発明は、２つのアンプとD/Aコンバータを有し第一
のアンプの＋側入力をA/Dコンバータの基準電圧につな
ぎ−側入力をD/Aコンバータの出力につなぎ第１のアン
プの出力はスイッチを介して第２のアンプの入力とコン
デンサーに接続し、第２のアンプの出力はA/Dコンバー
タの入力に接続され、A/Dコンバータの出力はスイッチ
を介してD/Aコンバータに接続されることを特徴として
いる。
のアンプの＋側入力をA/Dコンバータの基準電圧につな
ぎ−側入力をD/Aコンバータの出力につなぎ第１のアン
プの出力はスイッチを介して第２のアンプの入力とコン
デンサーに接続し、第２のアンプの出力はA/Dコンバー
タの入力に接続され、A/Dコンバータの出力はスイッチ
を介してD/Aコンバータに接続されることを特徴として
いる。
以下に本発明の一実施例による動作を説明する。
本発明のクランプ回路においてクランプ時にはスイッ
チ24,29をオンする。このときアンプ25の−側入力にはD
/Aコンバータを介して＋側入力と同電位つまりA/Dコン
バータ27の基準電圧である26と同電位がかかり、コンデ
ンサー22には、D/Aコンバータの出力が基準電圧26と同
等の電圧になる様な電圧がチャージされ、アンプ23を介
してA/Dコンバータに入力される。また、アナログ信号
を入力する時はスイッチ24,29をオフし、端子21よりア
ナログ信号を入力させることによりA/Dコンバータ27に
は基準電圧26のオフセットをもちアンプ23のゲイン倍の
振幅をもったアナログ信号が入力される。
チ24,29をオンする。このときアンプ25の−側入力にはD
/Aコンバータを介して＋側入力と同電位つまりA/Dコン
バータ27の基準電圧である26と同電位がかかり、コンデ
ンサー22には、D/Aコンバータの出力が基準電圧26と同
等の電圧になる様な電圧がチャージされ、アンプ23を介
してA/Dコンバータに入力される。また、アナログ信号
を入力する時はスイッチ24,29をオフし、端子21よりア
ナログ信号を入力させることによりA/Dコンバータ27に
は基準電圧26のオフセットをもちアンプ23のゲイン倍の
振幅をもったアナログ信号が入力される。
以上説明したように本発明の第２の実施例では、２つ
のアンプとD/Aコンバータを有し、第一のアンプの＋側
入力をA/Dコンバータの基準電圧につなぎ−側入力をD/A
コンバータの出力につなぎ第一のアンプの出力はスイッ
チを介して第２のアンプの入力とコンデンサーに接続
し、第２のアンプの出力はA/Dコンバータの入力に接続
されA/Dコンバータの出力はスイッチを介してD/Aコンバ
ータに接続することによりクランプ時においてA/Dコン
バータの基準電圧に対する理想のディジタル出力を出力
することが出来、第一の実施例と同等の効果がある。特
にこの実施例ではA/Dコンバータの誤差を含めた補正が
出来、より高精度にクランプが可能である。
のアンプとD/Aコンバータを有し、第一のアンプの＋側
入力をA/Dコンバータの基準電圧につなぎ−側入力をD/A
コンバータの出力につなぎ第一のアンプの出力はスイッ
チを介して第２のアンプの入力とコンデンサーに接続
し、第２のアンプの出力はA/Dコンバータの入力に接続
されA/Dコンバータの出力はスイッチを介してD/Aコンバ
ータに接続することによりクランプ時においてA/Dコン
バータの基準電圧に対する理想のディジタル出力を出力
することが出来、第一の実施例と同等の効果がある。特
にこの実施例ではA/Dコンバータの誤差を含めた補正が
出来、より高精度にクランプが可能である。
第１図は、本発明の実施例図、第２図，第３図は、従来
例図、第４図は第２の実施例図である。 図中番号1,8,14,21は端子、2,10,15,22はコンデンサ
ー、3,5,9,17,23,25はアンプ、4,11,16,24,29はスイッ
チ、6,12,18,19,26は電源、7,13,20,27はA/Dコンバー
タ、28はD/Aコンバータである。
例図、第４図は第２の実施例図である。 図中番号1,8,14,21は端子、2,10,15,22はコンデンサ
ー、3,5,9,17,23,25はアンプ、4,11,16,24,29はスイッ
チ、6,12,18,19,26は電源、7,13,20,27はA/Dコンバー
タ、28はD/Aコンバータである。
Claims (2)
- 【請求項１】二つのアンプとA/Dコンバータを有し、第
１のアンプの第１入力を前記A/Dコンバータの基準電圧
につなぎ、第２電力を第２のアンプの出力とA/Dコンバ
ータのアナログ入力に接続し、第１のアンプの出力はス
イッチを介して第２のアンプの入力とコンデンサに接続
され、前記コンデンサの他端よりアナログ信号を入力す
ることを特徴とするクランプ回路。 - 【請求項２】二つのアンプとD/Aコンバータ及びA/Dコン
バータを有し、第１のアンプの第一入力を前記A/Dコン
バータの基準電圧につなぎ、第２入力を前記D/Aコンバ
ータの出力に接続し、第１のアンプの出力はスイッチを
介して第２のアンプの入力とコンデンサに接続され、第
２のアンプの出力は前記A/Dコンバータのアナログ入力
に接続され、A/Dコンバータの出力はスイッチを介してD
/Aに接続され、前記コンデンサの他端よりアナログ信号
を入力することを特徴とするクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2094505A JP2580831B2 (ja) | 1989-04-14 | 1990-04-10 | クランプ回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-94645 | 1989-04-14 | ||
| JP9464589 | 1989-04-14 | ||
| JP2094505A JP2580831B2 (ja) | 1989-04-14 | 1990-04-10 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0348516A JPH0348516A (ja) | 1991-03-01 |
| JP2580831B2 true JP2580831B2 (ja) | 1997-02-12 |
Family
ID=26435786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2094505A Expired - Fee Related JP2580831B2 (ja) | 1989-04-14 | 1990-04-10 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580831B2 (ja) |
-
1990
- 1990-04-10 JP JP2094505A patent/JP2580831B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0348516A (ja) | 1991-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3222276B2 (ja) | コンパレータ回路およびコンパレータ回路の制御方法 | |
| US4983969A (en) | Successive approximation analog to digital converter | |
| US5744985A (en) | Differential sample-hold circuit | |
| JPH0233219A (ja) | Ａ／ｄ変換用回路配置 | |
| JP2580831B2 (ja) | クランプ回路 | |
| EP0744837A3 (en) | Analog signal input circuitry with an analog-to-digital converter in a semiconductor device | |
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| US5144310A (en) | A/D converter utilizing successive approximation | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPH0379128A (ja) | Ａ／ｄ変換器 | |
| US6362758B1 (en) | Combined input circuit for analog to digital conversion | |
| JPH04167798A (ja) | ディジタルマイクロホン | |
| JPH0622331B2 (ja) | Ｄ―ａコンバータ | |
| JPH01173921A (ja) | Ｄ／ａ変換器 | |
| JPH03115812A (ja) | ロードセル式秤 | |
| JPH0640622B2 (ja) | オ−ト・ゼロ回路 | |
| JP2794050B2 (ja) | Ａｄ変換器試験装置 | |
| JPH01198830A (ja) | ディジタル・アナログ変換装置 | |
| JPH0637449Y2 (ja) | 基準電圧発生器 | |
| JPH0545168B2 (ja) | ||
| JPS6269724A (ja) | アナログ／デジタル変換器 | |
| JP2808771B2 (ja) | アナログ／ディジタル変換器 | |
| JPS6292522A (ja) | アナログ電圧出力回路 | |
| JPS58212220A (ja) | アナログ／デイジタル変換器のオフセツト電圧補正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |