JPH02170622A - D/a変換装置 - Google Patents
D/a変換装置Info
- Publication number
- JPH02170622A JPH02170622A JP32389788A JP32389788A JPH02170622A JP H02170622 A JPH02170622 A JP H02170622A JP 32389788 A JP32389788 A JP 32389788A JP 32389788 A JP32389788 A JP 32389788A JP H02170622 A JPH02170622 A JP H02170622A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- resistor
- polarity
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、D/A変換装置に関するものであり、詳しく
は、高精度の変換出力が得られる装置に関するものであ
る。
は、高精度の変換出力が得られる装置に関するものであ
る。
〈従来の技術〉
第3図は、従来のバイポーラ電圧を発生するD/A変換
装置の一例を示す構成説明図である0図において、1は
D/A変換器であり、基準電圧源2の出力電圧を■rと
したとき、デジタル入力り屯に従ってV、=−V、〜0
のアナログ電圧を出力する。このようなり/A変換器1
としては、電流出力型やPWM型などが用いられる。3
は演算増幅器であり、非反転入力端子は共通電位点に接
続されている。一方、演算増幅器3の反転入力端子は抵
抗R1を介してD/A変換器1と基準電圧源2の接続点
に接続され、抵抗R2を介してD/A変換器1の出力端
子に接続され、抵抗R,を介して出力端子に接続されて
いる。
装置の一例を示す構成説明図である0図において、1は
D/A変換器であり、基準電圧源2の出力電圧を■rと
したとき、デジタル入力り屯に従ってV、=−V、〜0
のアナログ電圧を出力する。このようなり/A変換器1
としては、電流出力型やPWM型などが用いられる。3
は演算増幅器であり、非反転入力端子は共通電位点に接
続されている。一方、演算増幅器3の反転入力端子は抵
抗R1を介してD/A変換器1と基準電圧源2の接続点
に接続され、抵抗R2を介してD/A変換器1の出力端
子に接続され、抵抗R,を介して出力端子に接続されて
いる。
このような構成において、抵抗R1〜R3の抵抗値は、
R、= R3= 2 R2に設定される。これにより、
演算増幅器3の出力端子から、V、=−Vr〜Vrのア
ナログ電圧が出力されることになる。
R、= R3= 2 R2に設定される。これにより、
演算増幅器3の出力端子から、V、=−Vr〜Vrのア
ナログ電圧が出力されることになる。
〈発明が解決しようとする課題〉
しかし、このような従来の装置によれば、D/A変換器
1のゲインが温度の影響や経時変化により変化すると、
第4図に示すように、(DIin。
1のゲインが温度の影響や経時変化により変化すると、
第4図に示すように、(DIin。
VT)を中心にして出力電圧■。が変化することになる
。例えば、V r = 10 Vの場合、D/A変換器
1のゲインがippm変化すると、出力電圧voは、L
0Vx1 pPm==10μVも変化することになる
9 また、抵抗R7の抵抗値が同様に温度の影響や経時変化
により変1ヒすると、第5図に示すように、出力電圧■
。は上下方向に平行移動することになる。例えば、Vr
=10Vの場合、抵抗R7の抵抗値がippm変化する
と、出力電圧V。はデジタル入力の値とは関係なく10
μ■変化することになる。
。例えば、V r = 10 Vの場合、D/A変換器
1のゲインがippm変化すると、出力電圧voは、L
0Vx1 pPm==10μVも変化することになる
9 また、抵抗R7の抵抗値が同様に温度の影響や経時変化
により変1ヒすると、第5図に示すように、出力電圧■
。は上下方向に平行移動することになる。例えば、Vr
=10Vの場合、抵抗R7の抵抗値がippm変化する
と、出力電圧V。はデジタル入力の値とは関係なく10
μ■変化することになる。
そして、これらD/A変換器1および抵抗R7と1〜て
高性能なものを採用しても、Vo=O付近での相対誤差
は両者の特性変化に大きく影響されることになる。
高性能なものを採用しても、Vo=O付近での相対誤差
は両者の特性変化に大きく影響されることになる。
本発明は、このような点に着目したものであり、その目
的は、比較的簡単な構成で、高精度の変換出力が得られ
るD /’ A変換装置を提供することにある。
的は、比較的簡単な構成で、高精度の変換出力が得られ
るD /’ A変換装置を提供することにある。
く課題を解決するための手段〉
本発明のD/A変換装置は、
少なくとも2個のD/A変換器と、
これらいずれかのD/A変換器の出力端子に接続され、
そのD/A変換器の出力信号の極性を切り換える切換ス
イッチと、 各入力端子にこの切換スイッチの出力信号が人力され、
少なくともいずれかの入力端子には残りのD/A変換器
の出力信号が入力される差動増幅器、 を設けたことを特徴とする。
そのD/A変換器の出力信号の極性を切り換える切換ス
イッチと、 各入力端子にこの切換スイッチの出力信号が人力され、
少なくともいずれかの入力端子には残りのD/A変換器
の出力信号が入力される差動増幅器、 を設けたことを特徴とする。
く作用〉
差動増幅器は、切換スイッチにより極性反転される第1
のD / A変換器の出力信号と極性反転することなく
入力される第2のD/A変換器の出力信号を加算するこ
とから、第1の1) / A変換器の出力信号の分解能
を第2のD // A変換器の出力13号で補正するこ
とができ、高精度の変換出力か得られる。
のD / A変換器の出力信号と極性反転することなく
入力される第2のD/A変換器の出力信号を加算するこ
とから、第1の1) / A変換器の出力信号の分解能
を第2のD // A変換器の出力13号で補正するこ
とができ、高精度の変換出力か得られる。
〈実施例〉
以下、図面を用いて本発明の実施例を詳細に説明する。
第1図は、本発明の一実施例を示す構成説明図である。
図において、4は基準電圧源であり、基準電圧Vrを出
力する。5は第1のD/A変換器であり、例えば0〜−
Vrを出力する。このD/A変換器5の出力端子には連
動駆動される切換スイッチSWIとSW2の各一方の固
定接点aが接続されている。切換スイッチSW1とSW
2の各他方の固定接点すは共通電位点に接続され、切換
スイッチS W 1の可動接点Cは抵抗R1を介して演
算増幅器6の反転入力端子に接続され、切換スイッチS
W2の可動接点Cは抵抗R3を介して演算増幅器60反
転入力端子に接続されている。演算増幅器6の反転入力
端子には抵抗R2を介して出力端子が接続されるととも
に抵抗Rχを介して第1の副入力端子]゛χが接続され
、非反転入力端子には抵抗R4を介して共通電位点が接
続されるとともに抵抗R,を介して第2の副入力端子T
yが接続されている。なお、本実施例では、第2の副入
力端子1゛3は共通電位点に接続されている。
力する。5は第1のD/A変換器であり、例えば0〜−
Vrを出力する。このD/A変換器5の出力端子には連
動駆動される切換スイッチSWIとSW2の各一方の固
定接点aが接続されている。切換スイッチSW1とSW
2の各他方の固定接点すは共通電位点に接続され、切換
スイッチS W 1の可動接点Cは抵抗R1を介して演
算増幅器6の反転入力端子に接続され、切換スイッチS
W2の可動接点Cは抵抗R3を介して演算増幅器60反
転入力端子に接続されている。演算増幅器6の反転入力
端子には抵抗R2を介して出力端子が接続されるととも
に抵抗Rχを介して第1の副入力端子]゛χが接続され
、非反転入力端子には抵抗R4を介して共通電位点が接
続されるとともに抵抗R,を介して第2の副入力端子T
yが接続されている。なお、本実施例では、第2の副入
力端子1゛3は共通電位点に接続されている。
7は第2のD/A変換器であり、例えば第1のD/A変
換器5と同様にO〜−Vrを出力する。このD/A変換
器7の出力端子は抵抗Rχを介して演算増幅器6の第1
の副入力端子Tχに接続されている。ここで、切換スイ
ッチsw、、sw2および演算増幅器6で構成される1
点鎖線で示す部分は、出力電圧■。の極性を切り換える
極性切換部Aとして機能する。
換器5と同様にO〜−Vrを出力する。このD/A変換
器7の出力端子は抵抗Rχを介して演算増幅器6の第1
の副入力端子Tχに接続されている。ここで、切換スイ
ッチsw、、sw2および演算増幅器6で構成される1
点鎖線で示す部分は、出力電圧■。の極性を切り換える
極性切換部Aとして機能する。
第2図は、第1図の極性切換部Aの具体例図である。切
換スイッチsw、、sw2は例えば4個の半導体スイッ
チS+ + 、S+ 2.32 + 、322で構成さ
れている。スイッチ3+1の出力端子はスイッチS+2
を介して共通電位点に接続されるとともにバッファアン
プ8を介して抵抗R1の端部に接続され、スイッチS2
1の出力端子はスイッチS22を介して共通電位点に接
続されるとともにバッファアンプ9を介して抵抗R1の
端部に接続されている。これらバッファアンプ8.9に
より各スイッチの接触抵抗やオン抵抗の影響を除去する
ことかでき、高速スーイッチング動作を行う半導体スイ
・ソチを用いることができる。なお、演算増幅器6を含
む1点鎖線で示す部分は、差動増幅器Bと[て動作する
。
換スイッチsw、、sw2は例えば4個の半導体スイッ
チS+ + 、S+ 2.32 + 、322で構成さ
れている。スイッチ3+1の出力端子はスイッチS+2
を介して共通電位点に接続されるとともにバッファアン
プ8を介して抵抗R1の端部に接続され、スイッチS2
1の出力端子はスイッチS22を介して共通電位点に接
続されるとともにバッファアンプ9を介して抵抗R1の
端部に接続されている。これらバッファアンプ8.9に
より各スイッチの接触抵抗やオン抵抗の影響を除去する
ことかでき、高速スーイッチング動作を行う半導体スイ
・ソチを用いることができる。なお、演算増幅器6を含
む1点鎖線で示す部分は、差動増幅器Bと[て動作する
。
、二のような第2図の回路の動作を説明する。なお、以
下の説明では、説明を簡単にするためにRR3=R2=
R,=Rとするが、R+ −’ R3〜R2:8−R
4であっても同様である。
下の説明では、説明を簡単にするためにRR3=R2=
R,=Rとするが、R+ −’ R3〜R2:8−R
4であっても同様である。
バッフγrンブ8の出力電圧をVL、バッファ・アンプ
9の出力電圧を■、とすると1 、は、 になる、そして、Ry=Rχが成立する理想的な状態で
は、 ・・・(2) となる。ところが、現実には、 rt、y=Rχ(1+ΔRyχ) ・・・(
3)1ζ゛あることから、非反転入力t@子系統のゲイ
ンGになり、反転入力端子系統のゲインG、は、・・・
(5) になる。
9の出力電圧を■、とすると1 、は、 になる、そして、Ry=Rχが成立する理想的な状態で
は、 ・・・(2) となる。ところが、現実には、 rt、y=Rχ(1+ΔRyχ) ・・・(
3)1ζ゛あることから、非反転入力t@子系統のゲイ
ンGになり、反転入力端子系統のゲインG、は、・・・
(5) になる。
これらから、
・・・(6)
になり、
・・・(7)
に% ’66
一置二、て、第:2のD 、/ A変換器7は、第1の
D/八へ・模4ij5ソ)分解能を袖うために用いられ
、る1、−れら各D / A変換器5,7の出力電圧は
ほぼ等しい4:、kから、Rx>Hに設定する必要があ
る。
D/八へ・模4ij5ソ)分解能を袖うために用いられ
、る1、−れら各D / A変換器5,7の出力電圧は
ほぼ等しい4:、kから、Rx>Hに設定する必要があ
る。
f(Y )Rに゛設定することにより、第(4)式およ
び第(′))式の2頃は無視できることになり、前述第
(2)jg i::、なる。
び第(′))式の2頃は無視できることになり、前述第
(2)jg i::、なる。
こ・ハように構成することにより、D/A変換器のゲイ
ンが変1ヒしてもOV付近での相対誤差は小、′;<な
り、高精度の変換出力が得られる。
ンが変1ヒしてもOV付近での相対誤差は小、′;<な
り、高精度の変換出力が得られる。
なお、上記実施例では、差動増幅器Bの一方の副入り端
=f]”χに第つ2の1) / A変換器7の出力電圧
、、; :(力する例を示したが、第1の1) / A
変換器5・力出j)電圧が正極性の場合には他方の副入
力端’f ’i’ yに補止電圧を入jJずればよく、
場合によつηt、i両方の副入力4f子にそれぐ冶、補
正電圧を人力ナムl二うに1−2でもよい。
=f]”χに第つ2の1) / A変換器7の出力電圧
、、; :(力する例を示したが、第1の1) / A
変換器5・力出j)電圧が正極性の場合には他方の副入
力端’f ’i’ yに補止電圧を入jJずればよく、
場合によつηt、i両方の副入力4f子にそれぐ冶、補
正電圧を人力ナムl二うに1−2でもよい。
また、D/A変換器は実施例のものに限るものではなく
、各種の構成のものを用いる、二とができる。
、各種の構成のものを用いる、二とができる。
〈発明の効果〉
以上説明したように、本発明によれば、比較的簡単な構
成で、高精度の変換出力が得られるD/A変換装置が実
現でき、実用上の効果は大きい。
成で、高精度の変換出力が得られるD/A変換装置が実
現でき、実用上の効果は大きい。
第1図は本発明の一実施例を示すJf/A成説明図5、
第2図は第1図の要部の具体例図、第3図は従宋の装置
の−・例を示f桶成説明図、第・1図および第5図は第
3V;Aの動作特性図である。 4・・・基準電圧源、5゜7・・・D/A変換器 6・
・・・、ノlノ′+ン′ 第 図 第 図 第 図 in 第 図 Tl。 第 図 v。
第2図は第1図の要部の具体例図、第3図は従宋の装置
の−・例を示f桶成説明図、第・1図および第5図は第
3V;Aの動作特性図である。 4・・・基準電圧源、5゜7・・・D/A変換器 6・
・・・、ノlノ′+ン′ 第 図 第 図 第 図 in 第 図 Tl。 第 図 v。
Claims (1)
- 【特許請求の範囲】 少なくとも2個のD/A変換器と、 これらいずれかのD/A変換器の出力端子に接続され、
そのD/A変換器の出力信号の極性を切り換える切換ス
イッチと、 各入力端子にこの切換スイッチの出力信号が入力され、
少なくともいずれかの入力端子には残りのD/A変換器
の出力信号が入力される差動増幅器、 を設けたことを特徴とするD/A変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32389788A JPH02170622A (ja) | 1988-12-22 | 1988-12-22 | D/a変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32389788A JPH02170622A (ja) | 1988-12-22 | 1988-12-22 | D/a変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02170622A true JPH02170622A (ja) | 1990-07-02 |
Family
ID=18159830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32389788A Pending JPH02170622A (ja) | 1988-12-22 | 1988-12-22 | D/a変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02170622A (ja) |
-
1988
- 1988-12-22 JP JP32389788A patent/JPH02170622A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3491226B2 (ja) | デルタ・シグマ変調器 | |
JPH02170622A (ja) | D/a変換装置 | |
JPH06232706A (ja) | 比較器 | |
JP2722351B2 (ja) | 撮像信号処理装置 | |
JPH067367Y2 (ja) | 電圧・電流発生装置 | |
JPH1084232A (ja) | オフセット補償のための回路装置 | |
US6888852B1 (en) | Signal combining circuit having two A/D converters | |
JPH09148930A (ja) | オペアンプのオフセット電圧補正回路 | |
JPH01173921A (ja) | D/a変換器 | |
JP3261590B2 (ja) | アナログ信号入力装置 | |
JP3154311B2 (ja) | 入力変換表示装置 | |
SU690400A1 (ru) | Преобразователь напр жени | |
JPH036119A (ja) | アナログ信号切換回路 | |
JPH02159107A (ja) | 電流電圧変換回路 | |
SU1171981A1 (ru) | Линейный преобразователь напр жение-ток | |
JPH0622331B2 (ja) | D―aコンバータ | |
JPS61105918A (ja) | 差動増幅回路 | |
JP2580831B2 (ja) | クランプ回路 | |
JPS6320799A (ja) | サンプルホ−ルド回路 | |
JPS62135775A (ja) | 差電圧測定回路 | |
JPH05264610A (ja) | ピーク検出回路 | |
JPH047915A (ja) | D/aコンバータ | |
JPH01228203A (ja) | 電圧発生回路 | |
JPS58133027A (ja) | デジタル・アナログ変換器 | |
JPS6181023A (ja) | 電圧スイツチ回路 |