JPH01228203A - 電圧発生回路 - Google Patents
電圧発生回路Info
- Publication number
- JPH01228203A JPH01228203A JP63054375A JP5437588A JPH01228203A JP H01228203 A JPH01228203 A JP H01228203A JP 63054375 A JP63054375 A JP 63054375A JP 5437588 A JP5437588 A JP 5437588A JP H01228203 A JPH01228203 A JP H01228203A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- analog switch
- output
- voltage generation
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 9
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
それぞれユニティゲイン演算増幅器から成る複数の電圧
発生源からアナログスイッチにより1つの電圧発生源の
出力を選択する電圧発生回路に関し、 切替用アナログスイッチのオン抵抗による電圧降下の影
響を受けずに定常的に安定した出力電圧を得ることがで
きるようにすることを目的とし、各演算増幅器の反転入
力端子と該スイッチの共通出力端子とを接続したことを
構成とする。
発生源からアナログスイッチにより1つの電圧発生源の
出力を選択する電圧発生回路に関し、 切替用アナログスイッチのオン抵抗による電圧降下の影
響を受けずに定常的に安定した出力電圧を得ることがで
きるようにすることを目的とし、各演算増幅器の反転入
力端子と該スイッチの共通出力端子とを接続したことを
構成とする。
[産業上の利用分野]
本発明は電圧発生回路に関し、特にそれぞれユニティゲ
イン演算増幅器から成る複数の電圧発生源からアナログ
スイッチにより1つの電圧発生源の出力を選択する電圧
発生回路に関するものである。
イン演算増幅器から成る複数の電圧発生源からアナログ
スイッチにより1つの電圧発生源の出力を選択する電圧
発生回路に関するものである。
通信用装置には各種の電圧発生源が必要とされ、その場
合に複数の電圧発生源を切り替えて用いることが望まれ
ている。
合に複数の電圧発生源を切り替えて用いることが望まれ
ている。
〔従来の技術]
複数の電圧発生源を切り替えてlの出力電圧を発生する
ための回路としては従来より第4図に示すものが用いら
れており、図中、OP l”” OP sはそれぞれユ
ニティゲインの非反転演算増幅器で各非反転入力端子に
電圧源■1〜■8を接続し、反転入力端子と出力端子と
を接続することによりそれぞれ電圧発生5vc、〜V
G Nを構成し、各出力電圧が電圧源■1〜■8となる
ものである。
ための回路としては従来より第4図に示すものが用いら
れており、図中、OP l”” OP sはそれぞれユ
ニティゲインの非反転演算増幅器で各非反転入力端子に
電圧源■1〜■8を接続し、反転入力端子と出力端子と
を接続することによりそれぞれ電圧発生5vc、〜V
G Nを構成し、各出力電圧が電圧源■1〜■8となる
ものである。
また、SWはアナログスイッチであり、各電圧発生源v
c、〜■GNの各出力電圧v1〜■8を切替信号に基
づいて選択し出力する。
c、〜■GNの各出力電圧v1〜■8を切替信号に基
づいて選択し出力する。
上記のような従来の電圧発生回路においては、第5図に
示すように、選択された演算増幅器OP。
示すように、選択された演算増幅器OP。
の出力電圧■、を出力して出力側に接続した負荷を駆動
するとき、アナログスイッチSWに電流iが流れる。す
ると、このアナログスイッチSWのオン抵抗r。Hによ
り電圧降下t ’ r ON= VONが生しる。その
結果、出力端子T。には、 V O1l? −V i −VON −V i l
・ rONなる電圧が発生することになり、アナログス
イッチSWのオン抵抗r。、と流れる電流iとにより出
力電圧が決まってしまい、この状態で負荷インピーダン
スが変動する様な場合には、それに比例して出力電圧■
。u7 も変動してしまうという問題点があった。
するとき、アナログスイッチSWに電流iが流れる。す
ると、このアナログスイッチSWのオン抵抗r。Hによ
り電圧降下t ’ r ON= VONが生しる。その
結果、出力端子T。には、 V O1l? −V i −VON −V i l
・ rONなる電圧が発生することになり、アナログス
イッチSWのオン抵抗r。、と流れる電流iとにより出
力電圧が決まってしまい、この状態で負荷インピーダン
スが変動する様な場合には、それに比例して出力電圧■
。u7 も変動してしまうという問題点があった。
従って、本発明は、それぞれユニティゲイン演算増幅器
から成る複数の電圧発生源からアナログスイッチにより
1つの電圧発生源の出力を選択する電圧発生回路におい
て、切替用アナログスイッチのオン抵抗による電圧降下
の影響を受けずに定常的に安定した出力電圧を得ること
ができる電圧発生回路を実現することを目的とする。
から成る複数の電圧発生源からアナログスイッチにより
1つの電圧発生源の出力を選択する電圧発生回路におい
て、切替用アナログスイッチのオン抵抗による電圧降下
の影響を受けずに定常的に安定した出力電圧を得ること
ができる電圧発生回路を実現することを目的とする。
〔課題を解決するための手段]
第5図に示すユニティゲイン演算増幅器では非反転入力
端子電圧と反転入力端子電圧(出力電圧)とが等しくな
るように働く。そこで本発明では、第2図に示すように
アナログスイッチSWの出力端子を演算増幅器OP、の
反転入力端子に接続したもので、電圧発生回路としては
第1図に示す如く、各演算増幅器OP、〜OP、の反転
入力端子とアナログスイッチSWの共通出力端子とを接
続している。
端子電圧と反転入力端子電圧(出力電圧)とが等しくな
るように働く。そこで本発明では、第2図に示すように
アナログスイッチSWの出力端子を演算増幅器OP、の
反転入力端子に接続したもので、電圧発生回路としては
第1図に示す如く、各演算増幅器OP、〜OP、の反転
入力端子とアナログスイッチSWの共通出力端子とを接
続している。
本発明では、第1図に示すように各演算増幅器○P1〜
OP、の出力電圧をアナログスイッチSWを介して出力
し、このアナログスイッチSwの出力電圧を各演算増幅
器OP、〜OP、の反転入力としているので、第2図に
示すように、選択された電圧発生源の出力電圧■。、ア
は、アナログスイッチSWのオン抵抗の如何にかかわら
ず常に非反転入力電圧■、に等しくなる。
OP、の出力電圧をアナログスイッチSWを介して出力
し、このアナログスイッチSwの出力電圧を各演算増幅
器OP、〜OP、の反転入力としているので、第2図に
示すように、選択された電圧発生源の出力電圧■。、ア
は、アナログスイッチSWのオン抵抗の如何にかかわら
ず常に非反転入力電圧■、に等しくなる。
第3図は本発明に係る電圧発生回路の一実施例を示した
回路図で、この実施例では電圧発生源として2つのユニ
ティゲイン演算増幅器OP、 、O20を用い、それぞ
れの非反転端子に、電圧モ■と−Vとの間の電圧を抵抗
r1〜r4で分圧した電圧■6、■2が印加されている
。従って、アナログスイッチSWは演算増幅器oP1又
はO20の出力を選択するようになっており、その共通
出力端子は演算増幅器OPl、O20の反転端子に接続
されている。
回路図で、この実施例では電圧発生源として2つのユニ
ティゲイン演算増幅器OP、 、O20を用い、それぞ
れの非反転端子に、電圧モ■と−Vとの間の電圧を抵抗
r1〜r4で分圧した電圧■6、■2が印加されている
。従って、アナログスイッチSWは演算増幅器oP1又
はO20の出力を選択するようになっており、その共通
出力端子は演算増幅器OPl、O20の反転端子に接続
されている。
アナログスイッチSWの共通出力端子は3ピント(b0
〜b2)のR−2R型D/Aコンバ一タ回路CNVにお
ける3つの切替スイッチ31〜S3の“1”端子に共通
して接続されている。これらの切替スイッチ5t−33
の“0”端子は接地されており、共通出力端子はそれぞ
れ抵抗2Rを経て及び抵抗2R−R−R−R−2Rから
成る演算増幅器AIの加算回路ADDの各加算点に接続
されている。この加算回路ADDは演算増幅器Alの反
転入力端子に接続され・るとともに、抵抗3Rを介して
演算増幅器AIの出力端子に接続されている。演算増幅
器AIの非反転入力端子は接地されている。
〜b2)のR−2R型D/Aコンバ一タ回路CNVにお
ける3つの切替スイッチ31〜S3の“1”端子に共通
して接続されている。これらの切替スイッチ5t−33
の“0”端子は接地されており、共通出力端子はそれぞ
れ抵抗2Rを経て及び抵抗2R−R−R−R−2Rから
成る演算増幅器AIの加算回路ADDの各加算点に接続
されている。この加算回路ADDは演算増幅器Alの反
転入力端子に接続され・るとともに、抵抗3Rを介して
演算増幅器AIの出力端子に接続されている。演算増幅
器AIの非反転入力端子は接地されている。
動作においては、切替信号によりアナログスイッチSW
を制御して演算増幅器OP、又はO20のいずれかの出
力を選択し、このアナログスイッチSWの共通出力端子
の出力電圧が基準電圧としてコンバータ回路CNVの切
替スイッチ51〜S3に送られる。この切替スイッチS
1〜S3はD/Aコード入力入力端子−0〜b23ビツ
トコードを受けると切り替わるようになっており、図示
の位置はピントbo〜b2がいずれも“11である場合
であり、このようなビット値に応した電圧が加算回路A
DDの各加算点に印加されることにより、ビットb6〜
bzのディジタル値に応じた電圧が演算増幅器A1の出
力端子から加算されたアナログ出力電圧■。とじて出力
される。
を制御して演算増幅器OP、又はO20のいずれかの出
力を選択し、このアナログスイッチSWの共通出力端子
の出力電圧が基準電圧としてコンバータ回路CNVの切
替スイッチ51〜S3に送られる。この切替スイッチS
1〜S3はD/Aコード入力入力端子−0〜b23ビツ
トコードを受けると切り替わるようになっており、図示
の位置はピントbo〜b2がいずれも“11である場合
であり、このようなビット値に応した電圧が加算回路A
DDの各加算点に印加されることにより、ビットb6〜
bzのディジタル値に応じた電圧が演算増幅器A1の出
力端子から加算されたアナログ出力電圧■。とじて出力
される。
以上のように本発明の電圧発生回路においては、複数の
ユニティゲイン演算増幅器の出力端子をアナログスイ・
ンチの共通出力端子にtiaしているので、アナログス
イッチに流れる電流が変化してもアナログスイッチのオ
ン抵抗による電圧降下は出力電圧に影響せず、従って負
荷に関係なく安定した電圧を選択的に発生することがで
きる。
ユニティゲイン演算増幅器の出力端子をアナログスイ・
ンチの共通出力端子にtiaしているので、アナログス
イッチに流れる電流が変化してもアナログスイッチのオ
ン抵抗による電圧降下は出力電圧に影響せず、従って負
荷に関係なく安定した電圧を選択的に発生することがで
きる。
第1図は本発明に係る電圧発生回路の概念図、第2図は
本発明の動作原理を説明するための回路図、 第3図は本発明の一実施例を示す回路図、第4図は従来
の電圧発生回路を示す図、第5図は従来例の動作原理を
説明するための回路図、である。 第1図において、 OP、〜OPN・・・演算増幅器、 VC,〜V G n・・・電圧発住源、SW・・・アナ
ログスイッチ。 図中、同一符号は同−又は相当部分を示す。 −一゛\ \ 代理人 弁理士井桁 貞−1“) 、ζ゛ 本発明に係る電圧光生回路σ概含図 第1図 本発明の動作原理図 第2図 従来ψ11の動作原理図 第5図 従来の回路 第4図
本発明の動作原理を説明するための回路図、 第3図は本発明の一実施例を示す回路図、第4図は従来
の電圧発生回路を示す図、第5図は従来例の動作原理を
説明するための回路図、である。 第1図において、 OP、〜OPN・・・演算増幅器、 VC,〜V G n・・・電圧発住源、SW・・・アナ
ログスイッチ。 図中、同一符号は同−又は相当部分を示す。 −一゛\ \ 代理人 弁理士井桁 貞−1“) 、ζ゛ 本発明に係る電圧光生回路σ概含図 第1図 本発明の動作原理図 第2図 従来ψ11の動作原理図 第5図 従来の回路 第4図
Claims (1)
- 【特許請求の範囲】 それぞれユニティゲイン演算増幅器(OP_1〜OP_
N)から成る複数の電圧発生源(VG_1〜VG_N)
からアナログスイッチ(SW)により1つの電圧発生源
の出力を選択する電圧発生回路において、 各演算増幅器(OP_1〜OP_N)の反転入力端子と
該スイッチ(SW)の共通出力端子とを接続したことを
特徴とする電圧発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63054375A JPH01228203A (ja) | 1988-03-08 | 1988-03-08 | 電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63054375A JPH01228203A (ja) | 1988-03-08 | 1988-03-08 | 電圧発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01228203A true JPH01228203A (ja) | 1989-09-12 |
Family
ID=12968928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63054375A Pending JPH01228203A (ja) | 1988-03-08 | 1988-03-08 | 電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01228203A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013093782A (ja) * | 2011-10-27 | 2013-05-16 | Renesas Mobile Corp | 半導体集積回路、それを備えた受信装置及び無線通信端末 |
-
1988
- 1988-03-08 JP JP63054375A patent/JPH01228203A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013093782A (ja) * | 2011-10-27 | 2013-05-16 | Renesas Mobile Corp | 半導体集積回路、それを備えた受信装置及び無線通信端末 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
US6310567B1 (en) | Programmable configuration, level and output voltage range circuits and methods for signal processors | |
JPH11330966A (ja) | ディジタル―アナログ電流変換器を含む回路配置 | |
US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
JPH01235419A (ja) | 可変利得アナログ・デジタル符号器およびデジタルワード供給方法 | |
US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
JP3494366B2 (ja) | Da変換器 | |
JPH01228203A (ja) | 電圧発生回路 | |
JPS62173809A (ja) | 増幅装置 | |
JPH0436609B2 (ja) | ||
JPH10112654A (ja) | 電流セグメント方式ディジタル・アナログ変換器 | |
JPS592415A (ja) | 増幅器 | |
JPS60213126A (ja) | D―aコンバータ | |
JP2003087068A (ja) | 可変ゲインアンプ | |
JP2824837B2 (ja) | アナログデジタル変換器 | |
JPH09148930A (ja) | オペアンプのオフセット電圧補正回路 | |
JP2589318B2 (ja) | アナログ・デジタル変換回路 | |
JPH03232310A (ja) | 可変利得増幅器、ケーブル線路等化器および疑似ケーブル線路 | |
JPH0636160B2 (ja) | アナログ信号比較回路 | |
JPS60263525A (ja) | デイジタルアナログ変換装置 | |
JP2906280B2 (ja) | D/a変換器 | |
KR20000019815A (ko) | 디지탈/아날로그 컨버터 | |
SU959273A1 (ru) | Преобразователь кода в напр жение | |
JPH02207620A (ja) | ゲイン切換付d/a変換装置 | |
JPH02170622A (ja) | D/a変換装置 |