JPS592415A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPS592415A JPS592415A JP10991082A JP10991082A JPS592415A JP S592415 A JPS592415 A JP S592415A JP 10991082 A JP10991082 A JP 10991082A JP 10991082 A JP10991082 A JP 10991082A JP S592415 A JPS592415 A JP S592415A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential amplifier
- input terminal
- gain
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、アナログＩＣを用いた可変ケ８インの増幅器
に関する。
に関する。
（２）従来技術と問題点
演算増幅器等を用いて増幅器を構成する場合、そのダイ
ンを変化させる方法として、入力抵抗と帰還抵抗との比
を変化させることが一般に行われる。
ンを変化させる方法として、入力抵抗と帰還抵抗との比
を変化させることが一般に行われる。
第１図は従来のケ゛イン切換え方式の一例を示すもので
ある。即ち、同図に示すように、演算増幅器ｏｐの反転
入力端子と出力端子との間に帰還抵抗Ｒ，を接続し、反
転入力端子とアースとの間に入力抵抗Ｒ２及びＲ３を接
続し、その抵抗Ｒ３をスイッチＳＷによって短絡するか
否かによってケ゛インを変えようとするものである。こ
の場合、スイッチＳＷが開放状態にあると、出力電圧Ｖ
。ｕｔとなる。また、スイッチＳＷが閉成されている際
、そのスイッチＳＷの接触抵抗等をＲｓｗとすると、と
なり、増幅器のケ゛インを所望の値に正しく設定できる
が、実際にはＲ８ｗは有限値をとるので、その分、ダイ
ンに誤差が生じてしまう。
ある。即ち、同図に示すように、演算増幅器ｏｐの反転
入力端子と出力端子との間に帰還抵抗Ｒ，を接続し、反
転入力端子とアースとの間に入力抵抗Ｒ２及びＲ３を接
続し、その抵抗Ｒ３をスイッチＳＷによって短絡するか
否かによってケ゛インを変えようとするものである。こ
の場合、スイッチＳＷが開放状態にあると、出力電圧Ｖ
。ｕｔとなる。また、スイッチＳＷが閉成されている際
、そのスイッチＳＷの接触抵抗等をＲｓｗとすると、と
なり、増幅器のケ゛インを所望の値に正しく設定できる
が、実際にはＲ８ｗは有限値をとるので、その分、ダイ
ンに誤差が生じてしまう。
（３）発明の目的
従って本発明は従来技術の上述の問題を解決するもので
あり、本発明の目的−一、ケ°インを可変とした場合に
、所望のゲインが精度良く得られる増幅器を提供するこ
とにある。
あり、本発明の目的−一、ケ°インを可変とした場合に
、所望のゲインが精度良く得られる増幅器を提供するこ
とにある。
（４）発明の構成
上述の目的を達成する本発明の特徴は、一方の入力端子
に入力電圧が印加され、出力端が共通の出力増幅器に接
続された複数の差動増幅器と、選択信号に応じて前記複
数の差動増幅器のなかの１つを動作状態とする選択回路
とを備え、前記出力増幅回路の出力電圧を異なる分圧比
で分圧して、前記複数の差動増幅器の他方の入力端にそ
れぞれ異なる帰還電圧を印加したことにある。
に入力電圧が印加され、出力端が共通の出力増幅器に接
続された複数の差動増幅器と、選択信号に応じて前記複
数の差動増幅器のなかの１つを動作状態とする選択回路
とを備え、前記出力増幅回路の出力電圧を異なる分圧比
で分圧して、前記複数の差動増幅器の他方の入力端にそ
れぞれ異なる帰還電圧を印加したことにある。
（５）発明の実施例
第２図は本発明の一実施例の概略を表わすブロック図で
ある。同図において、ＤＰｌ、ＤＦ、は互いに同一特性
の差動増幅回路、ＯＵＴＡＭＰは出力段回路、Ｇ８ｅｌ
は選択信号の入力端子、ＩＮ■は反転回路をそれぞれ示
している。差動増幅回路ＤＰＩ及びＤＦ、の反転、非反
転出力端子はそれぞれ出力段回路ＯＵＴＡＭＰの反転、
非反転入力端子に接続されている。出力段回路ＯＵＴＡ
ＭＰは、エミッタホロワを含む増幅回路から構成されて
おり、この出力段回路ＯＵＴＡＭＰと一方の差動増幅回
路ＤＦ、又はＤＦ、とを組合わせたものが通常の演舞増
幅器であると考えて良い。従って第２図の回路から差動
増幅回路ＤＦ、と反転回路ＩＮＶ及び入力端子Ｇｓｅｌ
等の選択回路とを取り去ったものが、第１図の従来回路
からスイッチＳＷ部分を取り除いたものと等価となる。
ある。同図において、ＤＰｌ、ＤＦ、は互いに同一特性
の差動増幅回路、ＯＵＴＡＭＰは出力段回路、Ｇ８ｅｌ
は選択信号の入力端子、ＩＮ■は反転回路をそれぞれ示
している。差動増幅回路ＤＰＩ及びＤＦ、の反転、非反
転出力端子はそれぞれ出力段回路ＯＵＴＡＭＰの反転、
非反転入力端子に接続されている。出力段回路ＯＵＴＡ
ＭＰは、エミッタホロワを含む増幅回路から構成されて
おり、この出力段回路ＯＵＴＡＭＰと一方の差動増幅回
路ＤＦ、又はＤＦ、とを組合わせたものが通常の演舞増
幅器であると考えて良い。従って第２図の回路から差動
増幅回路ＤＦ、と反転回路ＩＮＶ及び入力端子Ｇｓｅｌ
等の選択回路とを取り去ったものが、第１図の従来回路
からスイッチＳＷ部分を取り除いたものと等価となる。
即ち、入力電圧Ｖいが差動増幅回路ＤＦ、の非反転入力
端子に印加されるように構成され、出力役回Ｒ，＋Ｒ３ 路ＯＵＴＡＭＰから出力される出力電圧Ｖ。ｕｔをａ、
＋ Ｒ２＋馬で分割したものが差動増幅回路ＤＦ、の反
転入力端子に帰還されるように構成されている。第２図
の実施例においては、さらに、差動増幅回路ＤＦ、が設
けられ、その非反転入力端子には入力電圧Ｖｉｎが印加
されるように構成されており、その反転入力端子には、
出力電圧Ｖ を−Ｒ，−一で分割ｏｕｔ Ｒ１＋Ｒ，
＋ＲＩ したものが帰還されるように構成されている。また、こ
れらの差動増幅回路ＤＦ、及びＤＦ、は、入力端子Ｇｅ
ｅｌに印加される選択信号に応じて動作状態、非動作状
態に切換えられる。即ち、入力端子Ｇｓｅｌに°゛１”
の信号が印加されると、差動増幅回路ＤＦ、が動作状態
、差動増幅回路ＤＦ、が非動作状態となり、′０′の信
号が印加されるとこれが逆となる。従って本実施例の増
幅器では、入力端子Ｇｓｅｌに°゛１″の選択信号が印
加されると、出力電圧Ｖ。ｕｔけ、 となり、′”０＃の選択信号が印加されると、ＲＩ＋
Ｒｔ ＋ Ｒｓ ｖＯｕｔ”” Ｒ，°ｖｉｎ となる。この場合、帰還電圧を定める分割抵抗回路にス
イッチ等の要素が全く入らないため、帰還電圧を精度良
く設定することができ、その結果、ダインを可変とした
場合にも所望のゲインを精度良く得ることができる。
端子に印加されるように構成され、出力役回Ｒ，＋Ｒ３ 路ＯＵＴＡＭＰから出力される出力電圧Ｖ。ｕｔをａ、
＋ Ｒ２＋馬で分割したものが差動増幅回路ＤＦ、の反
転入力端子に帰還されるように構成されている。第２図
の実施例においては、さらに、差動増幅回路ＤＦ、が設
けられ、その非反転入力端子には入力電圧Ｖｉｎが印加
されるように構成されており、その反転入力端子には、
出力電圧Ｖ を−Ｒ，−一で分割ｏｕｔ Ｒ１＋Ｒ，
＋ＲＩ したものが帰還されるように構成されている。また、こ
れらの差動増幅回路ＤＦ、及びＤＦ、は、入力端子Ｇｅ
ｅｌに印加される選択信号に応じて動作状態、非動作状
態に切換えられる。即ち、入力端子Ｇｓｅｌに°゛１”
の信号が印加されると、差動増幅回路ＤＦ、が動作状態
、差動増幅回路ＤＦ、が非動作状態となり、′０′の信
号が印加されるとこれが逆となる。従って本実施例の増
幅器では、入力端子Ｇｓｅｌに°゛１″の選択信号が印
加されると、出力電圧Ｖ。ｕｔけ、 となり、′”０＃の選択信号が印加されると、ＲＩ＋
Ｒｔ ＋ Ｒｓ ｖＯｕｔ”” Ｒ，°ｖｉｎ となる。この場合、帰還電圧を定める分割抵抗回路にス
イッチ等の要素が全く入らないため、帰還電圧を精度良
く設定することができ、その結果、ダインを可変とした
場合にも所望のゲインを精度良く得ることができる。
第３図は、第２図の実施例の詳細な回路図である。同図
に・おいて、差動増幅回路Ｄ Ｆ ＋及びＤＦ、は能動
負荷を用いたシングル出力式であり、周知の構成のもの
である。出力段回路ＯＵＴＡＭＰはエミッタホロワ、過
大電流制限回路付電力増幅回路等からなる周知の構成と
なっている。即ち、前にも述べたように、第３図に示す
差動増幅回路ＤＦ、及び出力段回路ＯＵＴＡＭＰを組合
わせたものは、一般的な演算増幅器と等価である。選択
回路Ｓ ＥＬＴは、入力端子Ｇｓｅｌに“１″の選択信
号が印加された際にトランジスタＴｒｌがオン、Ｔｒｔ
がオフとなるものである。これにより、差動増幅回路Ｄ
Ｆ、は定電流源からの゛電流が全てこのトランノスタＴ
ｒＩ側に引き込まれるから非動作状態、差動増幅回路Ｄ
Ｆ。
に・おいて、差動増幅回路Ｄ Ｆ ＋及びＤＦ、は能動
負荷を用いたシングル出力式であり、周知の構成のもの
である。出力段回路ＯＵＴＡＭＰはエミッタホロワ、過
大電流制限回路付電力増幅回路等からなる周知の構成と
なっている。即ち、前にも述べたように、第３図に示す
差動増幅回路ＤＦ、及び出力段回路ＯＵＴＡＭＰを組合
わせたものは、一般的な演算増幅器と等価である。選択
回路Ｓ ＥＬＴは、入力端子Ｇｓｅｌに“１″の選択信
号が印加された際にトランジスタＴｒｌがオン、Ｔｒｔ
がオフとなるものである。これにより、差動増幅回路Ｄ
Ｆ、は定電流源からの゛電流が全てこのトランノスタＴ
ｒＩ側に引き込まれるから非動作状態、差動増幅回路Ｄ
Ｆ。
は動作状態となる。逆に、選択信号が”０″となるとト
ランジスタＴｒＩがオフ、Ｔｒｙがオンとなって、差動
増幅回路ＤＦ、が動作状態、ＤＰｌが非動作状態となる
。第３図の構成による作用効果は第２図に関連して述べ
たので省略する。
ランジスタＴｒＩがオフ、Ｔｒｙがオンとなって、差動
増幅回路ＤＦ、が動作状態、ＤＰｌが非動作状態となる
。第３図の構成による作用効果は第２図に関連して述べ
たので省略する。
伺、上記実施例では、２つの差動増幅器を用いた場合を
説明したが第４図の如く、デコーダ回路を用いて３つ以
上の差動増幅器を切換えてダイン設定をしても良い。
説明したが第４図の如く、デコーダ回路を用いて３つ以
上の差動増幅器を切換えてダイン設定をしても良い。
（６）発明の効果
以上詳細に説明したように本発明によれば、互いに異る
分割比で出力電圧Ｖ。Ｕ、を分割して成る帰還電圧がそ
れぞれ印加される２つの差動増幅回路を備え、これらの
うちの一方が選択的に動作状態となるように制御される
ので、帰還電圧が精度良く設定でき、従ってケ゛イン可
変とした場合に所望のゲインを精度良く得ることができ
る。
分割比で出力電圧Ｖ。Ｕ、を分割して成る帰還電圧がそ
れぞれ印加される２つの差動増幅回路を備え、これらの
うちの一方が選択的に動作状態となるように制御される
ので、帰還電圧が精度良く設定でき、従ってケ゛イン可
変とした場合に所望のゲインを精度良く得ることができ
る。
第１図は従来の可変ゲイン増幅器の回路図、第２図は本
発明の一実施例の概略を表わすブロック図、第３図は第
２図の実施例をより詳細に表わす回路図、第４図は本発
明の他の実施例のブロック図である。 ＤＦｓ 、ＤＦ、・・・差動増幅回路、ＯＵＴＡＭＰ・
・・出力段回路、ＩＮＶ・・・反転回路、５ＥＬＴ・・
・選択回路、Ｔｒｌ 、 Ｔｒｙ −）ランジスタ、Ｒ
１＊ Ｒｔ 、Ｒａ ”’抵抗。
発明の一実施例の概略を表わすブロック図、第３図は第
２図の実施例をより詳細に表わす回路図、第４図は本発
明の他の実施例のブロック図である。 ＤＦｓ 、ＤＦ、・・・差動増幅回路、ＯＵＴＡＭＰ・
・・出力段回路、ＩＮＶ・・・反転回路、５ＥＬＴ・・
・選択回路、Ｔｒｌ 、 Ｔｒｙ −）ランジスタ、Ｒ
１＊ Ｒｔ 、Ｒａ ”’抵抗。
Claims (1)
- １、一方の入力端子に入力電圧が印加され、出力端が共
通の出力増幅器に接続された複数の差動増幅器と、選択
信号に応じて前記複数の差動増幅器のなかの１つを動作
状態とする選択回路とを備え、前記出力増幅回路の出力
電圧を異なる分圧比で分圧して、前記複数の差動増幅器
の他方の入力端にそれぞれ異なる帰還電圧を印加したこ
とを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10991082A JPS592415A (ja) | 1982-06-28 | 1982-06-28 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10991082A JPS592415A (ja) | 1982-06-28 | 1982-06-28 | 増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592415A true JPS592415A (ja) | 1984-01-09 |
Family
ID=14522242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10991082A Pending JPS592415A (ja) | 1982-06-28 | 1982-06-28 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592415A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59147514A (ja) * | 1983-02-10 | 1984-08-23 | Rohm Co Ltd | 利得可変増幅回路 |
| JPS633621U (ja) * | 1986-06-21 | 1988-01-11 | ||
| JPH02218207A (ja) * | 1989-02-20 | 1990-08-30 | Fuji Photo Film Co Ltd | 利得制御回路 |
| EP0691735A3 (de) * | 1994-07-08 | 1997-11-05 | Siemens Aktiengesellschaft | Verstärkeranordnung und Empfangerschaltung, die die Verstärkeranordnung enthält |
| CN101192811A (zh) * | 2006-11-30 | 2008-06-04 | 三美电机株式会社 | 可变增益放大电路 |
-
1982
- 1982-06-28 JP JP10991082A patent/JPS592415A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59147514A (ja) * | 1983-02-10 | 1984-08-23 | Rohm Co Ltd | 利得可変増幅回路 |
| JPS633621U (ja) * | 1986-06-21 | 1988-01-11 | ||
| JPH0546340Y2 (ja) * | 1986-06-21 | 1993-12-03 | ||
| JPH02218207A (ja) * | 1989-02-20 | 1990-08-30 | Fuji Photo Film Co Ltd | 利得制御回路 |
| EP0691735A3 (de) * | 1994-07-08 | 1997-11-05 | Siemens Aktiengesellschaft | Verstärkeranordnung und Empfangerschaltung, die die Verstärkeranordnung enthält |
| CN101192811A (zh) * | 2006-11-30 | 2008-06-04 | 三美电机株式会社 | 可变增益放大电路 |
| JP2008141358A (ja) * | 2006-11-30 | 2008-06-19 | Mitsumi Electric Co Ltd | 利得可変増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61210723A (ja) | デジタル‐アナログ変換器 | |
| KR900007918B1 (ko) | 신호 증폭 감쇠용 회로 | |
| JPS6337709A (ja) | ヒステリシスを持つスイッチング回路 | |
| GB2122831A (en) | Voltage to current converting amplifiers | |
| US4462003A (en) | Variable gain amplifier | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| JP4014383B2 (ja) | 高精度差動型スイッチト電流源 | |
| JPS592415A (ja) | 増幅器 | |
| JP3225527B2 (ja) | 遅延回路 | |
| JPS62173809A (ja) | 増幅装置 | |
| JPS631768B2 (ja) | ||
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPH04229705A (ja) | 電流増幅装置 | |
| JP3851889B2 (ja) | 可変電流分割回路 | |
| JP2000004136A (ja) | ゲイン切り換え増幅回路 | |
| JP2914738B2 (ja) | Ｄ／ａ変換回路 | |
| US6369638B2 (en) | Power drive circuit | |
| JPH026449B2 (ja) | ||
| EP0090104B1 (en) | Dual polarity switchable operational amplifier circuit | |
| JPH0132415Y2 (ja) | ||
| JP2000101392A (ja) | 多入力バッファアンプおよびこれを用いた回路 | |
| JPH0630426B2 (ja) | 利得可変回路 | |
| JPH0730427A (ja) | Ｄ／ａ変換回路 | |
| EP0371626A2 (en) | Current split circuit having a digital to analog converter | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 |