JP2000004136A - ゲイン切り換え増幅回路 - Google Patents
ゲイン切り換え増幅回路Info
- Publication number
- JP2000004136A JP2000004136A JP10169389A JP16938998A JP2000004136A JP 2000004136 A JP2000004136 A JP 2000004136A JP 10169389 A JP10169389 A JP 10169389A JP 16938998 A JP16938998 A JP 16938998A JP 2000004136 A JP2000004136 A JP 2000004136A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- transistor
- input
- circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ゲインの切り換えによっても誤差の少ない正
確な出力が、簡単な回路で得ることができるゲイン切り
換え増幅回路を提供する。 【解決手段】 ゲイン切り換え増幅回路は、入力電圧Ｖ
１が一方の入力端子（−）に入力される第１入力差動増
幅回路１と、入力電圧Ｖ１が一方の入力端子（−）に入
力される第２入力差動増幅回路２と、第１入力差動増幅
回路１の出力と第２入力差動増幅回路２の出力より一方
を選択する選択回路１１と、選択回路１１で選択された
出力を複数に分圧する分圧回路１０とを備えている。さ
らに、ゲイン切り換え増幅回路は分圧回路１１で得られ
る分圧電圧を第１入力差動増幅回路１の他方の入力端子
（＋）と第２入力差動増幅回路２の他方の入力端子
（＋）とにそれぞれ入力している。
確な出力が、簡単な回路で得ることができるゲイン切り
換え増幅回路を提供する。 【解決手段】 ゲイン切り換え増幅回路は、入力電圧Ｖ
１が一方の入力端子（−）に入力される第１入力差動増
幅回路１と、入力電圧Ｖ１が一方の入力端子（−）に入
力される第２入力差動増幅回路２と、第１入力差動増幅
回路１の出力と第２入力差動増幅回路２の出力より一方
を選択する選択回路１１と、選択回路１１で選択された
出力を複数に分圧する分圧回路１０とを備えている。さ
らに、ゲイン切り換え増幅回路は分圧回路１１で得られ
る分圧電圧を第１入力差動増幅回路１の他方の入力端子
（＋）と第２入力差動増幅回路２の他方の入力端子
（＋）とにそれぞれ入力している。
Description
【０００１】
【発明の属する技術分野】本発明は入力信号に対して動
作の途中でゲイン（増幅度）の切り換えが可能なゲイン
切り換え増幅回路に関する。
作の途中でゲイン（増幅度）の切り換えが可能なゲイン
切り換え増幅回路に関する。
【０００２】
【従来の技術】従来のゲイン切り換え増幅回路の例を図
８及び図９に示す。図８において、入力電圧Ｖ１はオペ
アンプＯＰ１の非反転入力端子（＋）に入力される。オ
ペアンプＯＰ１の出力側よりグランドに直列となるよう
に抵抗Ｒ３０、Ｒ３１及びＮＰＮ型トランジスタＱ３０
が接続されている。抵抗Ｒ３０とＲ３１の接続中点とオ
ペアンプＯＰ１の反転入力端子（−）は接続されてい
る。ＶO1オペアンプＯＰ１の出力電圧である。
８及び図９に示す。図８において、入力電圧Ｖ１はオペ
アンプＯＰ１の非反転入力端子（＋）に入力される。オ
ペアンプＯＰ１の出力側よりグランドに直列となるよう
に抵抗Ｒ３０、Ｒ３１及びＮＰＮ型トランジスタＱ３０
が接続されている。抵抗Ｒ３０とＲ３１の接続中点とオ
ペアンプＯＰ１の反転入力端子（−）は接続されてい
る。ＶO1オペアンプＯＰ１の出力電圧である。
【０００３】トランジスタＱ３０はコレクタが抵抗Ｒ３
１に接続され、エミッタがグランドに接続されている。
また、トランジスタＱ３０のベースはベース電流を制限
するための抵抗Ｒ３２を介してゲイン切り換え用のスイ
ッチＳＷ３に接続されている。スイッチＳＷ３がＯＮし
ているときにはトランジスタＱ３０をＯＮするための電
圧Ｖｄが抵抗Ｒ３２を通してトランジスタＱ３０のベー
スに印加される。一方、スイッチＳＷ３がＯＦＦしてい
るときにはトランジスタＱ３０のベースには電圧Ｖｄが
印加されずトランジスタＱ３０はＯＦＦする。このと
き、抵抗Ｒ３１及びトランジスタＱ３０はゲイン切り換
え増幅回路より切り離された状態となる。
１に接続され、エミッタがグランドに接続されている。
また、トランジスタＱ３０のベースはベース電流を制限
するための抵抗Ｒ３２を介してゲイン切り換え用のスイ
ッチＳＷ３に接続されている。スイッチＳＷ３がＯＮし
ているときにはトランジスタＱ３０をＯＮするための電
圧Ｖｄが抵抗Ｒ３２を通してトランジスタＱ３０のベー
スに印加される。一方、スイッチＳＷ３がＯＦＦしてい
るときにはトランジスタＱ３０のベースには電圧Ｖｄが
印加されずトランジスタＱ３０はＯＦＦする。このと
き、抵抗Ｒ３１及びトランジスタＱ３０はゲイン切り換
え増幅回路より切り離された状態となる。
【０００４】スイッチＳＷ３がＯＮしているときには、
オペアンプＯＰ１より出力される出力電圧ＶO1は、 ＶO1＝Ｖ１（１＋Ｒ３０／Ｒ３１）−Ｒ３０／Ｒ３１・
Ｖｓａｔ となる。ただし、ＶｓａｔはトランジスタＱ３０の飽和
電圧である。一方、スイッチＳＷ３がＯＦＦしていると
きには抵抗Ｒ３１及びトランジスタＱ３０がゲイン切り
換え増幅回路から回路的に切り離された状態となるた
め、上式においてＲ３１が無限大、Ｖｓａｔが零とな
り、電圧ＶO1は、 ＶO1＝Ｖ１ となる。このように図８に示すゲイン切り換え増幅回路
は動作の途中であってもスイッチＳＷ３のＯＮ／ＯＦＦ
制御することによりゲインを切り換えることができる。
オペアンプＯＰ１より出力される出力電圧ＶO1は、 ＶO1＝Ｖ１（１＋Ｒ３０／Ｒ３１）−Ｒ３０／Ｒ３１・
Ｖｓａｔ となる。ただし、ＶｓａｔはトランジスタＱ３０の飽和
電圧である。一方、スイッチＳＷ３がＯＦＦしていると
きには抵抗Ｒ３１及びトランジスタＱ３０がゲイン切り
換え増幅回路から回路的に切り離された状態となるた
め、上式においてＲ３１が無限大、Ｖｓａｔが零とな
り、電圧ＶO1は、 ＶO1＝Ｖ１ となる。このように図８に示すゲイン切り換え増幅回路
は動作の途中であってもスイッチＳＷ３のＯＮ／ＯＦＦ
制御することによりゲインを切り換えることができる。
【０００５】図９は従来の別のゲイン切り換え増幅回路
の回路図である。図９において、入力電圧Ｖ１はオペア
ンプＯＰ１の非反転入力端子（＋）及びオペアンプＯＰ
２の非反転入力端子（＋）に入力される。オペアンプＯ
Ｐ１の出力側よりグランドに直列となるように抵抗Ｒ３
３と抵抗Ｒ３４が接続されている。抵抗Ｒ３３と抵抗Ｒ
３４の接続中点がオペアンプＯＰ１の反転入力端子
（−）に接続されている。
の回路図である。図９において、入力電圧Ｖ１はオペア
ンプＯＰ１の非反転入力端子（＋）及びオペアンプＯＰ
２の非反転入力端子（＋）に入力される。オペアンプＯ
Ｐ１の出力側よりグランドに直列となるように抵抗Ｒ３
３と抵抗Ｒ３４が接続されている。抵抗Ｒ３３と抵抗Ｒ
３４の接続中点がオペアンプＯＰ１の反転入力端子
（−）に接続されている。
【０００６】また、オペアンプＯＰ２の出力側よりグラ
ンドに直列となるように抵抗Ｒ３５と抵抗Ｒ３６が接続
されている。抵抗Ｒ３５と抵抗Ｒ３６の接続中点がオペ
アンプＯＰ２の反転入力端子（−）に接続されている。
オペアンプＯＰ１の出力とオペアンプＯＰ２の出力はア
ナログスイッチＳＷ４によっていずれか一方が選択され
て出力電圧ＶO2が得られるようになっている。
ンドに直列となるように抵抗Ｒ３５と抵抗Ｒ３６が接続
されている。抵抗Ｒ３５と抵抗Ｒ３６の接続中点がオペ
アンプＯＰ２の反転入力端子（−）に接続されている。
オペアンプＯＰ１の出力とオペアンプＯＰ２の出力はア
ナログスイッチＳＷ４によっていずれか一方が選択され
て出力電圧ＶO2が得られるようになっている。
【０００７】したがって、アナログスイッチＳＷ４が端
子ａに接続されているときには、オペアンプＯＰ１の出
力より出力電圧ＶO2が得られ、出力電圧ＶO2は、 ＶO2＝Ｖ１（１＋Ｒ３３／Ｒ３４） となる。一方、アナログスイッチＳＷ４が端子ｂに接続
されているときには、オペアンプＯＰ２の出力より出力
電圧ＶO2が得られ、出力電圧ＶO2は、 ＶO2＝Ｖ１（１＋Ｒ３５／Ｒ３６） となる。抵抗Ｒ３３と抵抗Ｒ３４の比と抵抗Ｒ３５と抵
抗Ｒ３６の比が異なっている場合、ゲイン切り換え増幅
回路はアナログスイッチＳＷ４の端子ａ、ｂの接続を切
り換えることによってゲインを切り換えることができ
る。
子ａに接続されているときには、オペアンプＯＰ１の出
力より出力電圧ＶO2が得られ、出力電圧ＶO2は、 ＶO2＝Ｖ１（１＋Ｒ３３／Ｒ３４） となる。一方、アナログスイッチＳＷ４が端子ｂに接続
されているときには、オペアンプＯＰ２の出力より出力
電圧ＶO2が得られ、出力電圧ＶO2は、 ＶO2＝Ｖ１（１＋Ｒ３５／Ｒ３６） となる。抵抗Ｒ３３と抵抗Ｒ３４の比と抵抗Ｒ３５と抵
抗Ｒ３６の比が異なっている場合、ゲイン切り換え増幅
回路はアナログスイッチＳＷ４の端子ａ、ｂの接続を切
り換えることによってゲインを切り換えることができ
る。
【０００８】
【発明が解決しようとする課題】しかしながら、前者の
ゲイン切り換え増幅回路（図８）では、スイッチＳＷ３
がＯＮしているときには、前述のように出力電圧ＶO1は
トランジスタＱ３０の飽和電圧Ｖｓａｔの影響を受け
る。この飽和電圧Ｖｓａｔはトランジスタによって測定
上およそ１８ｍＶ程度のばらつきがある。そのため、使
用するトランジスタごとに出力電圧ＶO1が変わってしま
うという問題がある。また、温度によっても飽和電圧Ｖ
ｓａｔが変化するためゲイン切り換え増幅回路のゲイン
が変動するという問題もある。
ゲイン切り換え増幅回路（図８）では、スイッチＳＷ３
がＯＮしているときには、前述のように出力電圧ＶO1は
トランジスタＱ３０の飽和電圧Ｖｓａｔの影響を受け
る。この飽和電圧Ｖｓａｔはトランジスタによって測定
上およそ１８ｍＶ程度のばらつきがある。そのため、使
用するトランジスタごとに出力電圧ＶO1が変わってしま
うという問題がある。また、温度によっても飽和電圧Ｖ
ｓａｔが変化するためゲイン切り換え増幅回路のゲイン
が変動するという問題もある。
【０００９】一方、後者のゲイン切り換え増幅回路（図
９）では、アナログスイッチＳＷ４が例えばトランジス
タで構成されているので、アナログスイッチＳＷ４を通
過するときに電圧降下のロスが生じ、しかも、このロス
がばらつくので、所望の出力電圧が得られないという問
題がある。
９）では、アナログスイッチＳＷ４が例えばトランジス
タで構成されているので、アナログスイッチＳＷ４を通
過するときに電圧降下のロスが生じ、しかも、このロス
がばらつくので、所望の出力電圧が得られないという問
題がある。
【００１０】本発明は上記課題を解決するもので、ゲイ
ンの切り換えによっても誤差の少ない正確な出力が簡単
な回路で得られるゲイン切り換え増幅回路を提供するこ
とを目的とする。
ンの切り換えによっても誤差の少ない正確な出力が簡単
な回路で得られるゲイン切り換え増幅回路を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明のゲイン切り換え増幅回路では、入力信号が
一方の入力端子に入力される第１差動増幅回路と、前記
入力信号が一方の入力端子に入力される第２差動増幅回
路と、第１差動増幅回路の出力と第２差動増幅回路の出
力の一方を選択する選択回路と、前記選択回路で選択さ
れた出力を複数に分圧する分圧回路とを備え、前記分圧
回路で得られる第１の分圧電圧を第１差動増幅回路の他
方の入力端子に与え、第２の分圧電圧を第２差動増幅回
路の他方の入力端子に与えるようになっている。
に、本発明のゲイン切り換え増幅回路では、入力信号が
一方の入力端子に入力される第１差動増幅回路と、前記
入力信号が一方の入力端子に入力される第２差動増幅回
路と、第１差動増幅回路の出力と第２差動増幅回路の出
力の一方を選択する選択回路と、前記選択回路で選択さ
れた出力を複数に分圧する分圧回路とを備え、前記分圧
回路で得られる第１の分圧電圧を第１差動増幅回路の他
方の入力端子に与え、第２の分圧電圧を第２差動増幅回
路の他方の入力端子に与えるようになっている。
【００１２】このような構成によると、ゲイン切り換え
増幅回路は第１差動増幅回路と第２差動増幅回路に入力
し、例えばスイッチを利用した選択回路で第１と第２の
差動増幅回路の出力からいずれか一方を選択して分圧回
路に出力する。分圧回路は例えば複数の抵抗を直列に接
続した回路であり、この分圧回路で分圧された電圧が第
１と第２の差動増幅回路の他方の入力端子に帰還されて
いるため、帰還される分圧電圧によって増幅回路のゲイ
ンが決定される。第１と第２の差動増幅回路に帰還され
る分圧がそれぞれ別個であるためにゲインが異なり、ゲ
イン切り換え増幅回路は選択回路での選択によって動作
の途中においてもゲインを切り換えることができる。
増幅回路は第１差動増幅回路と第２差動増幅回路に入力
し、例えばスイッチを利用した選択回路で第１と第２の
差動増幅回路の出力からいずれか一方を選択して分圧回
路に出力する。分圧回路は例えば複数の抵抗を直列に接
続した回路であり、この分圧回路で分圧された電圧が第
１と第２の差動増幅回路の他方の入力端子に帰還されて
いるため、帰還される分圧電圧によって増幅回路のゲイ
ンが決定される。第１と第２の差動増幅回路に帰還され
る分圧がそれぞれ別個であるためにゲインが異なり、ゲ
イン切り換え増幅回路は選択回路での選択によって動作
の途中においてもゲインを切り換えることができる。
【００１３】
【発明の実施の形態】＜第１の実施形態＞以下、本発明
の実施形態を説明する。図１は本発明のゲイン切り換え
増幅回路の第１の実施形態の回路図である。入力電圧Ｖ
１は第１入力差動増幅回路１の反転入力端子（−）（一
方の入力端子）に入力されるとともに、第２入力差動増
幅回路２の反転入力端子（−）（一方の入力端子）に入
力される。第１入力差動増幅回路１の出力はＮＰＮ型ト
ランジスタＱ１０のベースに入力される。第２入力差動
増幅回路２の出力はＮＰＮ型トランジスタＱ６のベース
に入力される。トランジスタＱ１０のベースとグランド
の間にはスイッチＳＷ１が接続されている。トランジス
タＱ６のベースとグランドの間にはスイッチＳＷ２が接
続されている。
の実施形態を説明する。図１は本発明のゲイン切り換え
増幅回路の第１の実施形態の回路図である。入力電圧Ｖ
１は第１入力差動増幅回路１の反転入力端子（−）（一
方の入力端子）に入力されるとともに、第２入力差動増
幅回路２の反転入力端子（−）（一方の入力端子）に入
力される。第１入力差動増幅回路１の出力はＮＰＮ型ト
ランジスタＱ１０のベースに入力される。第２入力差動
増幅回路２の出力はＮＰＮ型トランジスタＱ６のベース
に入力される。トランジスタＱ１０のベースとグランド
の間にはスイッチＳＷ１が接続されている。トランジス
タＱ６のベースとグランドの間にはスイッチＳＷ２が接
続されている。
【００１４】トランジスタＱ１０のエミッタは接地さ
れ、コレクタはＮＰＮ型トランジスタＱ７のベースに接
続されている。同様に、トランジスタＱ６のエミッタは
接地され、コレクタはトランジスタＱ７のベースに接続
されている。また、トランジスタＱ６、Ｑ１０のコレク
タ及びトランジスタＱ７のベースには電源電圧Ｖ２に接
続されている定電流源回路５によって電流が供給される
ようになっている。
れ、コレクタはＮＰＮ型トランジスタＱ７のベースに接
続されている。同様に、トランジスタＱ６のエミッタは
接地され、コレクタはトランジスタＱ７のベースに接続
されている。また、トランジスタＱ６、Ｑ１０のコレク
タ及びトランジスタＱ７のベースには電源電圧Ｖ２に接
続されている定電流源回路５によって電流が供給される
ようになっている。
【００１５】トランジスタＱ７のエミッタは分圧回路１
０に接続され、コレクタは電源電圧Ｖ２に接続されてい
る。また、トランジスタＱ７のエミッタから出力電圧Ｖ
Oが出力されるようになっている。なお、スイッチＳＷ
１、ＳＷ２とトランジスタＱ６、Ｑ７、Ｑ１０及び定電
流源回路５は後述するように第１入力差動増幅回路１の
出力と第２入力差動増幅回路２の出力より一方を選択す
る選択回路１１を構成する。
０に接続され、コレクタは電源電圧Ｖ２に接続されてい
る。また、トランジスタＱ７のエミッタから出力電圧Ｖ
Oが出力されるようになっている。なお、スイッチＳＷ
１、ＳＷ２とトランジスタＱ６、Ｑ７、Ｑ１０及び定電
流源回路５は後述するように第１入力差動増幅回路１の
出力と第２入力差動増幅回路２の出力より一方を選択す
る選択回路１１を構成する。
【００１６】分圧回路１０は直列に接続された３個の抵
抗Ｒ３、Ｒ４、Ｒ５から構成されている。抵抗Ｒ３と抵
抗Ｒ４の接続中点ａは第１入力差動増幅回路１の非反転
入力端子（＋）（他方の入力端子）に接続されている。
抵抗Ｒ４と抵抗Ｒ５の接続中点ｂは第２入力差動増幅回
路２の非反転入力端子（＋）（他方の入力端子）に接続
されている。抵抗Ｒ５の他端は接地されている。点ａ、
ｂに生じる分圧電圧は選択回路１１で選択された出力に
よって変わる。それらの分圧電圧はそれぞれ第１入力差
動増幅回路１の非反転入力端子（＋）（他方の入力端
子）と、第２入力差動増幅回路２の非反転入力端子
（＋）（他方の入力端子）にそれぞれ入力される。
抗Ｒ３、Ｒ４、Ｒ５から構成されている。抵抗Ｒ３と抵
抗Ｒ４の接続中点ａは第１入力差動増幅回路１の非反転
入力端子（＋）（他方の入力端子）に接続されている。
抵抗Ｒ４と抵抗Ｒ５の接続中点ｂは第２入力差動増幅回
路２の非反転入力端子（＋）（他方の入力端子）に接続
されている。抵抗Ｒ５の他端は接地されている。点ａ、
ｂに生じる分圧電圧は選択回路１１で選択された出力に
よって変わる。それらの分圧電圧はそれぞれ第１入力差
動増幅回路１の非反転入力端子（＋）（他方の入力端
子）と、第２入力差動増幅回路２の非反転入力端子
（＋）（他方の入力端子）にそれぞれ入力される。
【００１７】次に、図１に示すゲイン切り換え増幅回路
の動作について説明する。スイッチＳＷ１とスイッチＳ
Ｗ２はゲイン切り換え増幅回路に入力されるスイッチ切
り換え信号Ｖ３によっていずれか一方がＯＮし、他方が
ＯＦＦする。スイッチＳＷ１がＯＮし、スイッチＳＷ２
がＯＦＦしている場合には、トランジスタＱ１０は動作
しなくなるため、第１入力差動増幅回路１はゲイン切り
換え増幅回路から回路的に切り離された状態となる。し
たがって、第２入力差動増幅回路２のみ動作する。第２
入力差動増幅回路２の出力はトランジスタＱ６により位
相が反転するので、等価的に図２に示す回路と同じとな
る。
の動作について説明する。スイッチＳＷ１とスイッチＳ
Ｗ２はゲイン切り換え増幅回路に入力されるスイッチ切
り換え信号Ｖ３によっていずれか一方がＯＮし、他方が
ＯＦＦする。スイッチＳＷ１がＯＮし、スイッチＳＷ２
がＯＦＦしている場合には、トランジスタＱ１０は動作
しなくなるため、第１入力差動増幅回路１はゲイン切り
換え増幅回路から回路的に切り離された状態となる。し
たがって、第２入力差動増幅回路２のみ動作する。第２
入力差動増幅回路２の出力はトランジスタＱ６により位
相が反転するので、等価的に図２に示す回路と同じとな
る。
【００１８】すなわち、図２において、入力電圧Ｖ１は
第２入力差動増幅回路２の非反転入力端子（＋）に入力
される。そして、第２入力差動増幅回路２の出力はトラ
ンジスタＱ７のベースに入力される。トランジスタＱ７
のエミッタは分圧回路１０に接続され、コレクタは電源
電圧Ｖ２に接続されている。そして、分圧回路１０にお
いて抵抗Ｒ４とＲ５の接続中点ｂが第２入力差動増幅回
路２の反転入力端子（−）に接続されている。これによ
り、出力電圧ＶOは、 ＶO＝｛（Ｒ３＋Ｒ４）／Ｒ５＋１｝Ｖ１ となる。
第２入力差動増幅回路２の非反転入力端子（＋）に入力
される。そして、第２入力差動増幅回路２の出力はトラ
ンジスタＱ７のベースに入力される。トランジスタＱ７
のエミッタは分圧回路１０に接続され、コレクタは電源
電圧Ｖ２に接続されている。そして、分圧回路１０にお
いて抵抗Ｒ４とＲ５の接続中点ｂが第２入力差動増幅回
路２の反転入力端子（−）に接続されている。これによ
り、出力電圧ＶOは、 ＶO＝｛（Ｒ３＋Ｒ４）／Ｒ５＋１｝Ｖ１ となる。
【００１９】これに対し、スイッチＳＷ１がＯＦＦし、
スイッチＳＷ２がＯＮしている場合は、トランジスタＱ
６は動作しなくなるため、第２入力差動増幅回路２はゲ
イン切り換え増幅回路から回路的に切り離された状態と
なる。したがって、第１入力差動増幅回路１のみ動作す
る。第１入力差動増幅回路１の出力はトランジスタＱ１
０により位相が反転するので、等価的に図３に示す回路
と同じとなる。
スイッチＳＷ２がＯＮしている場合は、トランジスタＱ
６は動作しなくなるため、第２入力差動増幅回路２はゲ
イン切り換え増幅回路から回路的に切り離された状態と
なる。したがって、第１入力差動増幅回路１のみ動作す
る。第１入力差動増幅回路１の出力はトランジスタＱ１
０により位相が反転するので、等価的に図３に示す回路
と同じとなる。
【００２０】すなわち、図３において、入力電圧Ｖ１は
第１入力差動増幅回路１の非反転入力端子（＋）に入力
される。そして、第１入力差動増幅回路１の出力はトラ
ンジスタＱ７のベースに入力される。トランジスタＱ７
のエミッタは分圧回路１０に接続され、コレクタは電源
電圧Ｖ２に接続されている。そして、分圧回路１０にお
いて抵抗Ｒ３とＲ４の接続中点ａが第１入力差動増幅回
路１の反転入力端子（−）に接続されている。これによ
り、出力電圧ＶOは、 ＶO＝｛Ｒ３／（Ｒ４＋Ｒ５）＋１｝Ｖ１ となる。
第１入力差動増幅回路１の非反転入力端子（＋）に入力
される。そして、第１入力差動増幅回路１の出力はトラ
ンジスタＱ７のベースに入力される。トランジスタＱ７
のエミッタは分圧回路１０に接続され、コレクタは電源
電圧Ｖ２に接続されている。そして、分圧回路１０にお
いて抵抗Ｒ３とＲ４の接続中点ａが第１入力差動増幅回
路１の反転入力端子（−）に接続されている。これによ
り、出力電圧ＶOは、 ＶO＝｛Ｒ３／（Ｒ４＋Ｒ５）＋１｝Ｖ１ となる。
【００２１】図４に本実施形態のゲイン切り換え増幅回
路の具体的な回路例を示す。図４において、図１に対応
する部分には同一符号を付してある。図４において、電
源電圧Ｖ２は５Ｖであり、ＰＮＰ型トランジスタＱ１
２、Ｑ１３、Ｑ３、Ｑ９及びＱ２の各エミッタに印加さ
れる。トランジスタＱ１２、Ｑ１３、Ｑ３、Ｑ９及びＱ
２の各ベースは接続されている。
路の具体的な回路例を示す。図４において、図１に対応
する部分には同一符号を付してある。図４において、電
源電圧Ｖ２は５Ｖであり、ＰＮＰ型トランジスタＱ１
２、Ｑ１３、Ｑ３、Ｑ９及びＱ２の各エミッタに印加さ
れる。トランジスタＱ１２、Ｑ１３、Ｑ３、Ｑ９及びＱ
２の各ベースは接続されている。
【００２２】ＰＮＰ型トランジスタＱ８のベースはトラ
ンジスタＱ１２のコレクタに接続され、トランジスタＱ
８のエミッタはトランジスタＱ１２のベースに接続さ
れ、トランジスタＱ８のコレクタは接地されている。ト
ランジスタＱ８のベースとトランジスタＱ１２のコレク
タの接続中点とグランドの間に電流源回路１５が接続さ
れている。トランジスタＱ８、Ｑ１２、Ｑ１３、Ｑ３、
Ｑ９及びＱ２はカレントミラー回路を構成しており、電
流源回路１５に流れる電流に基づいてトランジスタＱ１
３、Ｑ３、Ｑ９とＱ２よりそれぞれ一定の電流が出力さ
れる。
ンジスタＱ１２のコレクタに接続され、トランジスタＱ
８のエミッタはトランジスタＱ１２のベースに接続さ
れ、トランジスタＱ８のコレクタは接地されている。ト
ランジスタＱ８のベースとトランジスタＱ１２のコレク
タの接続中点とグランドの間に電流源回路１５が接続さ
れている。トランジスタＱ８、Ｑ１２、Ｑ１３、Ｑ３、
Ｑ９及びＱ２はカレントミラー回路を構成しており、電
流源回路１５に流れる電流に基づいてトランジスタＱ１
３、Ｑ３、Ｑ９とＱ２よりそれぞれ一定の電流が出力さ
れる。
【００２３】入力電圧Ｖ１は１Ｖの直流電圧である。入
力電圧Ｖ１は第１入力差動増幅回路１においてＰＮＰ型
トランジスタＱ１５のベースに入力される。トランジス
タＱ１５のエミッタは１０ｋΩの抵抗Ｒ７の一端に接続
され、コレクタはＮＰＮ型トランジスタＱ１６のコレク
タに接続されている。抵抗Ｒ７の他端はトランジスタＱ
１３のコレクタ及び１０ｋΩの抵抗Ｒ８の一端に接続さ
れている。抵抗Ｒ８の他端はＰＮＰ型トランジスタＱ１
４のエミッタに接続されている。
力電圧Ｖ１は第１入力差動増幅回路１においてＰＮＰ型
トランジスタＱ１５のベースに入力される。トランジス
タＱ１５のエミッタは１０ｋΩの抵抗Ｒ７の一端に接続
され、コレクタはＮＰＮ型トランジスタＱ１６のコレク
タに接続されている。抵抗Ｒ７の他端はトランジスタＱ
１３のコレクタ及び１０ｋΩの抵抗Ｒ８の一端に接続さ
れている。抵抗Ｒ８の他端はＰＮＰ型トランジスタＱ１
４のエミッタに接続されている。
【００２４】トランジスタＱ１４のベースは分圧回路１
０を構成している抵抗Ｒ３とＲ４の接続中点ａに接続さ
れている。トランジスタＱ１４のコレクタはＮＰＮ型ト
ランジスタＱ１１のベースとコレクタに接続されてい
る。トランジスタＱ１１のベースとトランジスタＱ１６
のベースは接続されている。トランジスタＱ１１のエミ
ッタとトランジスタＱ１６のエミッタは接地されてい
る。
０を構成している抵抗Ｒ３とＲ４の接続中点ａに接続さ
れている。トランジスタＱ１４のコレクタはＮＰＮ型ト
ランジスタＱ１１のベースとコレクタに接続されてい
る。トランジスタＱ１１のベースとトランジスタＱ１６
のベースは接続されている。トランジスタＱ１１のエミ
ッタとトランジスタＱ１６のエミッタは接地されてい
る。
【００２５】入力電圧Ｖ１は第２入力差動増幅回路２に
おけるＮＰＮ型トランジスタＱ４のベースに入力され
る。トランジスタＱ４のエミッタは１０ｋΩの抵抗Ｒ１
３の一端に接続され、コレクタはＮＰＮ型トランジスタ
Ｑ１７のコレクタに接続されている。抵抗Ｒ１３の他端
はトランジスタＱ３のコレクタ及び１０ｋΩの抵抗Ｒ６
の一端に接続されている。抵抗Ｒ６の他端はＰＮＰ型ト
ランジスタＱ１のエミッタに接続されている。
おけるＮＰＮ型トランジスタＱ４のベースに入力され
る。トランジスタＱ４のエミッタは１０ｋΩの抵抗Ｒ１
３の一端に接続され、コレクタはＮＰＮ型トランジスタ
Ｑ１７のコレクタに接続されている。抵抗Ｒ１３の他端
はトランジスタＱ３のコレクタ及び１０ｋΩの抵抗Ｒ６
の一端に接続されている。抵抗Ｒ６の他端はＰＮＰ型ト
ランジスタＱ１のエミッタに接続されている。
【００２６】トランジスタＱ１のベースは分圧回路１０
を構成している抵抗Ｒ４とＲ５の接続中点ｂに接続され
ている。トランジスタＱ１のコレクタはＮＰＮ型トラン
ジスタＱ５のベースとコレクタに接続されている。トラ
ンジスタＱ５とトランジスタＱ１７ベースは接続されて
いる。トランジスタＱ５のエミッタとトランジスタＱ１
７のエミッタは接地されている。
を構成している抵抗Ｒ４とＲ５の接続中点ｂに接続され
ている。トランジスタＱ１のコレクタはＮＰＮ型トラン
ジスタＱ５のベースとコレクタに接続されている。トラ
ンジスタＱ５とトランジスタＱ１７ベースは接続されて
いる。トランジスタＱ５のエミッタとトランジスタＱ１
７のエミッタは接地されている。
【００２７】トランジスタＱ１５のコレクタ側より第１
入力差動増幅回路１の出力が得られ、トランジスタＱ１
０のベースに入力される。トランジスタＱ１０のベース
とコレクタの間には位相補償用（発振防止用）の２０ｐ
ＦのコンデンサＣ２が接続されている。トランジスタＱ
１０のエミッタは接地されている。トランジスタＱ１０
のベースとグランドの間にはＮＰＮ型トランジスタＱ１
９が接続されている。トランジスタＱ１０のコレクタは
ＮＰＮ型トランジスタＱ７のベースとトランジスタＱ２
のコレクタに接続されている。なお、トランジスタＱ２
は図１における定電流源回路５である。
入力差動増幅回路１の出力が得られ、トランジスタＱ１
０のベースに入力される。トランジスタＱ１０のベース
とコレクタの間には位相補償用（発振防止用）の２０ｐ
ＦのコンデンサＣ２が接続されている。トランジスタＱ
１０のエミッタは接地されている。トランジスタＱ１０
のベースとグランドの間にはＮＰＮ型トランジスタＱ１
９が接続されている。トランジスタＱ１０のコレクタは
ＮＰＮ型トランジスタＱ７のベースとトランジスタＱ２
のコレクタに接続されている。なお、トランジスタＱ２
は図１における定電流源回路５である。
【００２８】トランジスタＱ１９のベースにはベース電
流制限用の１００ｋΩの抵抗Ｒ１を通して外部から与え
られるスイッチ選択信号Ｖ３が入力される。トランジス
タＱ１９は図１におけるスイッチＳＷ１に対応し、スイ
ッチ選択信号Ｖ３が５ＶであるときにＯＮし、スイッチ
選択信号Ｖ３が０ＶであるときにＯＦＦする。トランジ
スタＱ１９がＯＮしたときにはトランジスタＱ１０が動
作しないために第１入力差動増幅回路１の出力がトラン
ジスタＱ７のベースに与えられることはない。一方、ト
ランジスタＱ１９がＯＦＦしたときにはトランジスタＱ
１０が動作して第１入力差動増幅回路１の出力がトラン
ジスタＱ７のベースに与えられる。
流制限用の１００ｋΩの抵抗Ｒ１を通して外部から与え
られるスイッチ選択信号Ｖ３が入力される。トランジス
タＱ１９は図１におけるスイッチＳＷ１に対応し、スイ
ッチ選択信号Ｖ３が５ＶであるときにＯＮし、スイッチ
選択信号Ｖ３が０ＶであるときにＯＦＦする。トランジ
スタＱ１９がＯＮしたときにはトランジスタＱ１０が動
作しないために第１入力差動増幅回路１の出力がトラン
ジスタＱ７のベースに与えられることはない。一方、ト
ランジスタＱ１９がＯＦＦしたときにはトランジスタＱ
１０が動作して第１入力差動増幅回路１の出力がトラン
ジスタＱ７のベースに与えられる。
【００２９】トランジスタＱ４のコレクタ側より第２入
力差動増幅回路２の出力が得られ、ＮＰＮ型トランジス
タＱ６のベースに入力される。トランジスタＱ６のベー
スとコレクタの間には位相補償用の２０ｐＦのコンデン
サＣ１が接続されている。トランジスタＱ６のエミッタ
は接地されている。トランジスタＱ６のベースとグラン
ドの間にはＮＰＮ型トランジスタＱ１８が接続されてい
る。
力差動増幅回路２の出力が得られ、ＮＰＮ型トランジス
タＱ６のベースに入力される。トランジスタＱ６のベー
スとコレクタの間には位相補償用の２０ｐＦのコンデン
サＣ１が接続されている。トランジスタＱ６のエミッタ
は接地されている。トランジスタＱ６のベースとグラン
ドの間にはＮＰＮ型トランジスタＱ１８が接続されてい
る。
【００３０】トランジスタＱ６のコレクタはトランジス
タＱ７のベースとトランジスタＱ２のコレクタに接続さ
れている。トランジスタＱ１８のベースはトランジスタ
Ｑ９のコレクタとＮＰＮ型トランジスタＱ２０のコレク
タに接続されている。トランジスタＱ２０のベースには
ベース電流制限用の１００ｋΩの抵抗Ｒ２を通してスイ
ッチ選択信号Ｖ３が入力される。トランジスタＱ２０の
エミッタは接地されている。
タＱ７のベースとトランジスタＱ２のコレクタに接続さ
れている。トランジスタＱ１８のベースはトランジスタ
Ｑ９のコレクタとＮＰＮ型トランジスタＱ２０のコレク
タに接続されている。トランジスタＱ２０のベースには
ベース電流制限用の１００ｋΩの抵抗Ｒ２を通してスイ
ッチ選択信号Ｖ３が入力される。トランジスタＱ２０の
エミッタは接地されている。
【００３１】スイッチ選択信号Ｖ３が５Ｖであるとき、
トランジスタＱ２０がＯＮするためトランジスタＱ１８
はＯＦＦする。一方、スイッチ選択信号Ｖ３が０Ｖであ
るとき、トランジスタＱ２０がＯＦＦするためトランジ
スタＱ１８はＯＮする。トランジスタＱ９、Ｑ１８、Ｑ
２０は図１におけるスイッチＳＷ２を構成している。
トランジスタＱ２０がＯＮするためトランジスタＱ１８
はＯＦＦする。一方、スイッチ選択信号Ｖ３が０Ｖであ
るとき、トランジスタＱ２０がＯＦＦするためトランジ
スタＱ１８はＯＮする。トランジスタＱ９、Ｑ１８、Ｑ
２０は図１におけるスイッチＳＷ２を構成している。
【００３２】トランジスタＱ１８がＯＦＦしたときはト
ランジスタＱ６が動作して第２入力差動増幅回路２の出
力がトランジスタＱ７のベースに与えられることはな
い。一方、トランジスタＱ１８がＯＮしたときはトラン
ジスタＱ６が動作しないため、第２入力差動増幅回路２
の出力がトランジスタＱ７のベースに与えられない。し
たがって、トランジスタＱ２、Ｑ５、Ｑ１０、Ｑ１８、
Ｑ１９、Ｑ２０と抵抗Ｒ１、Ｒ２はスイッチ選択信号Ｖ
３によって第１入力差動増幅回路１の出力と第２入力差
動増幅回路２の出力を選択する選択回路１１である。
ランジスタＱ６が動作して第２入力差動増幅回路２の出
力がトランジスタＱ７のベースに与えられることはな
い。一方、トランジスタＱ１８がＯＮしたときはトラン
ジスタＱ６が動作しないため、第２入力差動増幅回路２
の出力がトランジスタＱ７のベースに与えられない。し
たがって、トランジスタＱ２、Ｑ５、Ｑ１０、Ｑ１８、
Ｑ１９、Ｑ２０と抵抗Ｒ１、Ｒ２はスイッチ選択信号Ｖ
３によって第１入力差動増幅回路１の出力と第２入力差
動増幅回路２の出力を選択する選択回路１１である。
【００３３】分圧回路１０を構成する抵抗Ｒ３〜Ｒ５の
抵抗値はそれぞれ５０ｋΩである。したがって、スイッ
チ選択信号Ｖ３が５Ｖであるときには上述の式により出
力電圧ＶOは３Ｖとなる。このときのゲインは３であ
る。一方、信号Ｖ３が０Ｖであるときには出力電圧ＶO
は１．５Ｖとなる。このときのゲインは１．５である。
このように信号Ｖ３を変更することによりゲイン切り換
え増幅回路はゲインを切り換えることができる。
抵抗値はそれぞれ５０ｋΩである。したがって、スイッ
チ選択信号Ｖ３が５Ｖであるときには上述の式により出
力電圧ＶOは３Ｖとなる。このときのゲインは３であ
る。一方、信号Ｖ３が０Ｖであるときには出力電圧ＶO
は１．５Ｖとなる。このときのゲインは１．５である。
このように信号Ｖ３を変更することによりゲイン切り換
え増幅回路はゲインを切り換えることができる。
【００３４】また、図９に示す上記従来のゲイン切り換
え増幅回路では、一般的にオペアンプＯＰ１、ＯＰ２は
それぞれ入力差動増幅回路と中間増幅器と出力バッファ
とから構成されているので回路が大きくなっている。こ
れに対して、本実施形態では第１入力差動増幅回路１と
第２入力差動増幅回路２の出力が選択回路１１で選択さ
れてトランジスタＱ７のベースに入力される。そのた
め、トランジスタＱ７は出力電圧ＶOの出力バッファと
して両出力で共用されているので、ゲイン切り換え増幅
回路は簡単な回路で構成でき、部品点数を少なく、消費
電流も少なくできる。
え増幅回路では、一般的にオペアンプＯＰ１、ＯＰ２は
それぞれ入力差動増幅回路と中間増幅器と出力バッファ
とから構成されているので回路が大きくなっている。こ
れに対して、本実施形態では第１入力差動増幅回路１と
第２入力差動増幅回路２の出力が選択回路１１で選択さ
れてトランジスタＱ７のベースに入力される。そのた
め、トランジスタＱ７は出力電圧ＶOの出力バッファと
して両出力で共用されているので、ゲイン切り換え増幅
回路は簡単な回路で構成でき、部品点数を少なく、消費
電流も少なくできる。
【００３５】以上、本実施形態では入力電圧Ｖ１が図５
（ａ）に示すように直流入力とした場合について説明し
たが、本実施形態のゲイン切り換え増幅回路は交流信号
ｖもゲインを切り換えて出力電圧ＶOを出力することが
可能である。この場合には、図１〜図４において入力電
圧Ｖ１のように直流入力となっている部分を図５（ｂ）
に示す交流入力用の回路に置き換える。そして、出力部
を（ｃ）のように置き替える。
（ａ）に示すように直流入力とした場合について説明し
たが、本実施形態のゲイン切り換え増幅回路は交流信号
ｖもゲインを切り換えて出力電圧ＶOを出力することが
可能である。この場合には、図１〜図４において入力電
圧Ｖ１のように直流入力となっている部分を図５（ｂ）
に示す交流入力用の回路に置き換える。そして、出力部
を（ｃ）のように置き替える。
【００３６】図５（ｂ）において、入力される交流信号
ｖはまずコンデンサＣを通して直流成分が除去される。
そして、コンデンサＣを通した信号に直流電圧Ｖを抵抗
Ｒ２０を通して与えることによりバイアスがかけられ
て、ゲイン切り換え増幅回路に入力される。図５（ｃ）
において、トランジスタＱ７のエミッタとグランドの間
には、抵抗Ｒ３、Ｒ４、Ｒ５とコンデンサＣ1が直列に
接続された分圧回路が接続され、トランジスタＱ７のエ
ミッタ側から直流電流を除去するための電流源回路Ｉ1
が接続されている。抵抗Ｒ３と抵抗Ｒ４の接続中点ａが
入力差動増幅回路１の非反転入力端子（＋）に接続され
ている。抵抗Ｒ３と抵抗Ｒ４の接続中点ｂが入力差動増
幅回路２の非反転入力端子（＋）に接続されている。こ
れにより、ゲイン切り換え増幅回路は交流信号ｖをスイ
ッチ選択信号Ｖ３によってゲインを切り換えて出力電圧
ＶOを出力することができる。
ｖはまずコンデンサＣを通して直流成分が除去される。
そして、コンデンサＣを通した信号に直流電圧Ｖを抵抗
Ｒ２０を通して与えることによりバイアスがかけられ
て、ゲイン切り換え増幅回路に入力される。図５（ｃ）
において、トランジスタＱ７のエミッタとグランドの間
には、抵抗Ｒ３、Ｒ４、Ｒ５とコンデンサＣ1が直列に
接続された分圧回路が接続され、トランジスタＱ７のエ
ミッタ側から直流電流を除去するための電流源回路Ｉ1
が接続されている。抵抗Ｒ３と抵抗Ｒ４の接続中点ａが
入力差動増幅回路１の非反転入力端子（＋）に接続され
ている。抵抗Ｒ３と抵抗Ｒ４の接続中点ｂが入力差動増
幅回路２の非反転入力端子（＋）に接続されている。こ
れにより、ゲイン切り換え増幅回路は交流信号ｖをスイ
ッチ選択信号Ｖ３によってゲインを切り換えて出力電圧
ＶOを出力することができる。
【００３７】＜第２の実施形態＞次に、本発明のゲイン
切り換え増幅回路の第２の実施形態について説明する。
図６は本実施形態のゲイン切り換え増幅回路の回路図で
ある。入力電圧Ｖ１は第１入力差動増幅回路１の非転入
力端子（＋）（一方の端子）に入力されるとともに、第
２入力差動増幅回路２の非転入力端子（＋）（一方の端
子）にも入力される。
切り換え増幅回路の第２の実施形態について説明する。
図６は本実施形態のゲイン切り換え増幅回路の回路図で
ある。入力電圧Ｖ１は第１入力差動増幅回路１の非転入
力端子（＋）（一方の端子）に入力されるとともに、第
２入力差動増幅回路２の非転入力端子（＋）（一方の端
子）にも入力される。
【００３８】第１入力差動増幅回路１の出力と第２入力
差動増幅回路２の出力がアナログスイッチＳＷ５でいず
れか一方が選択されてＮＰＮ型トランジスタＱ７のベー
スに入力される。スイッチＳＷ５は第１入力差動増幅回
路１の出力と第２入力差動増幅回路２の出力より一方を
選択する選択回路１１である。トランジスタＱ７のエミ
ッタは分圧回路１０に接続され、コレクタは電源電圧Ｖ
２に接続されている。また、トランジスタＱ７のエミッ
タから出力電圧ＶOが出力されるようになっている。
差動増幅回路２の出力がアナログスイッチＳＷ５でいず
れか一方が選択されてＮＰＮ型トランジスタＱ７のベー
スに入力される。スイッチＳＷ５は第１入力差動増幅回
路１の出力と第２入力差動増幅回路２の出力より一方を
選択する選択回路１１である。トランジスタＱ７のエミ
ッタは分圧回路１０に接続され、コレクタは電源電圧Ｖ
２に接続されている。また、トランジスタＱ７のエミッ
タから出力電圧ＶOが出力されるようになっている。
【００３９】分圧回路１０は上述の第１の実施形態と同
様に、直列に接続された３個の抵抗Ｒ３、Ｒ４、Ｒ５か
ら構成されている。抵抗Ｒ３と抵抗Ｒ４の接続中点ａは
第２入力差動増幅回路２の反転入力端子（−）（他方の
入力端子）に接続されている。抵抗Ｒ４と抵抗Ｒ５の接
続中点ｂは第１入力差動増幅回路１の反転入力端子
（−）（他方の入力端子）に接続されている。抵抗Ｒ５
の他端は接地されている。
様に、直列に接続された３個の抵抗Ｒ３、Ｒ４、Ｒ５か
ら構成されている。抵抗Ｒ３と抵抗Ｒ４の接続中点ａは
第２入力差動増幅回路２の反転入力端子（−）（他方の
入力端子）に接続されている。抵抗Ｒ４と抵抗Ｒ５の接
続中点ｂは第１入力差動増幅回路１の反転入力端子
（−）（他方の入力端子）に接続されている。抵抗Ｒ５
の他端は接地されている。
【００４０】これにより、本実施形態のゲイン切り換え
増幅回路は第１入力差動増幅回路１の反転入力端子
（−）と第２入力差動増幅回路２の反転入力端子（−）
に入力される電圧が分圧回路１０でそれぞれ異なってい
るために、スイッチＳＷ５の選択によりゲインを切り換
えて出力電圧ＶOを出力することができる。
増幅回路は第１入力差動増幅回路１の反転入力端子
（−）と第２入力差動増幅回路２の反転入力端子（−）
に入力される電圧が分圧回路１０でそれぞれ異なってい
るために、スイッチＳＷ５の選択によりゲインを切り換
えて出力電圧ＶOを出力することができる。
【００４１】なお、本実施形態のゲイン切り換え増幅回
路は上記従来のゲイン切り換え増幅回路（図９）とは異
なり、第１入力差動増幅回路１出力と第２入力差動増幅
回路２の出力がアナログスイッチＳＷ５を通り、さらに
分圧回路１０で分圧された第１の分圧電圧と第２の分圧
電圧が第１入力差動増幅回路１と第２入力差動増幅回路
２にそれぞれ入力されるようにしているので、アナログ
スイッチＳＷ５でのロスが出力電圧ＶOに影響すること
がない。
路は上記従来のゲイン切り換え増幅回路（図９）とは異
なり、第１入力差動増幅回路１出力と第２入力差動増幅
回路２の出力がアナログスイッチＳＷ５を通り、さらに
分圧回路１０で分圧された第１の分圧電圧と第２の分圧
電圧が第１入力差動増幅回路１と第２入力差動増幅回路
２にそれぞれ入力されるようにしているので、アナログ
スイッチＳＷ５でのロスが出力電圧ＶOに影響すること
がない。
【００４２】＜第３の実施形態＞次に、本発明のゲイン
切り換え増幅回路の第３の実施形態について説明する。
図７は本実施形態のゲイン切り換え増幅回路の回路図で
ある。図７に示すように、ゲインの切り換えが３以上の
場合でも、３以上の入力差動増幅回路１、２、３・・・
を並列に並べることによってゲイン切り換え増幅回路を
構成することができる。
切り換え増幅回路の第３の実施形態について説明する。
図７は本実施形態のゲイン切り換え増幅回路の回路図で
ある。図７に示すように、ゲインの切り換えが３以上の
場合でも、３以上の入力差動増幅回路１、２、３・・・
を並列に並べることによってゲイン切り換え増幅回路を
構成することができる。
【００４３】入力電圧Ｖ１は３以上の入力差動増幅回路
１、２、３・・・の反転入力端子（−）に入力される。
入力差動増幅回路１、２、３・・・の各出力側とグラン
ドの間にはそれぞれスイッチＳＷ１、ＳＷ２、ＳＷ３・
・・が接続されている。また、入力差動増幅回路１、
２、３・・・の各出力側はそれぞれＮＰＮ型トランジス
タＱ２１、Ｑ２２、Ｑ２３・・・の各ベースに接続され
ている。トランジスタＱ２１、Ｑ２２、Ｑ２３・・・の
各エミッタは接地されている。トランジスタＱ２１、Ｑ
２２、Ｑ２３・・・のコレクタはすべてＮＰＮ型トラン
ジスタＱ２５のベースに接続されている。トランジスタ
Ｑ２５のベースには電源電圧Ｖ２に接続されている定電
流源回路５によって電流が供給されるようになってい
る。
１、２、３・・・の反転入力端子（−）に入力される。
入力差動増幅回路１、２、３・・・の各出力側とグラン
ドの間にはそれぞれスイッチＳＷ１、ＳＷ２、ＳＷ３・
・・が接続されている。また、入力差動増幅回路１、
２、３・・・の各出力側はそれぞれＮＰＮ型トランジス
タＱ２１、Ｑ２２、Ｑ２３・・・の各ベースに接続され
ている。トランジスタＱ２１、Ｑ２２、Ｑ２３・・・の
各エミッタは接地されている。トランジスタＱ２１、Ｑ
２２、Ｑ２３・・・のコレクタはすべてＮＰＮ型トラン
ジスタＱ２５のベースに接続されている。トランジスタ
Ｑ２５のベースには電源電圧Ｖ２に接続されている定電
流源回路５によって電流が供給されるようになってい
る。
【００４４】トランジスタＱ２５のエミッタは分圧回路
４０に接続され、コレクタは電源電圧Ｖ２に接続されて
いる。また、トランジスタＱ２５のエミッタから出力電
圧ＶOが出力されるようになっている。なお、スイッチ
ＳＷ１、ＳＷ２、ＳＷ３・・・とトランジスタＱ２１、
Ｑ２２、Ｑ２３・・・とトランジスタＱ２５と定電流源
回路５は選択回路４１を構成している。選択回路４１に
入力されるスイッチ切り換え信号Ｖ３によってスイッチ
ＳＷ１、ＳＷ２、ＳＷ３・・・のうち１つだけがＯＦＦ
し、それ以外はＯＮする。これにより、入力差動増幅回
路１、２、３・・・のうち１つだけが回路的に動作状態
となる。
４０に接続され、コレクタは電源電圧Ｖ２に接続されて
いる。また、トランジスタＱ２５のエミッタから出力電
圧ＶOが出力されるようになっている。なお、スイッチ
ＳＷ１、ＳＷ２、ＳＷ３・・・とトランジスタＱ２１、
Ｑ２２、Ｑ２３・・・とトランジスタＱ２５と定電流源
回路５は選択回路４１を構成している。選択回路４１に
入力されるスイッチ切り換え信号Ｖ３によってスイッチ
ＳＷ１、ＳＷ２、ＳＷ３・・・のうち１つだけがＯＦＦ
し、それ以外はＯＮする。これにより、入力差動増幅回
路１、２、３・・・のうち１つだけが回路的に動作状態
となる。
【００４５】分圧回路４０は直列に接続された３以上の
抵抗Ｒ３、Ｒ４、Ｒ５、Ｒ６・・・から構成されてい
る。そして、抵抗Ｒ３、Ｒ４、Ｒ５、Ｒ６・・・の終端
は接地されている。抵抗Ｒ３とＲ４の接続中点ａは入力
差動増幅回路１の非反転入力端子（＋）に接続されてい
る。抵抗Ｒ４と抵抗Ｒ５の接続中点ｂは入力差動増幅回
路２の非反転入力端子（＋）に接続されている。抵抗Ｒ
５と抵抗Ｒ６の接続中点ｃは入力差動増幅回路３の非反
転入力端子（＋）に接続されている。このように、入力
差動増幅回路１、２、３・・・に帰還される分圧電圧が
それぞれ異なっているので、ゲイン切り換え増幅回路は
切り換え信号Ｖ３によって入力差動増幅回路１、２、３
・・・を選択して出力電圧ＶOを切り換えることができ
る。
抵抗Ｒ３、Ｒ４、Ｒ５、Ｒ６・・・から構成されてい
る。そして、抵抗Ｒ３、Ｒ４、Ｒ５、Ｒ６・・・の終端
は接地されている。抵抗Ｒ３とＲ４の接続中点ａは入力
差動増幅回路１の非反転入力端子（＋）に接続されてい
る。抵抗Ｒ４と抵抗Ｒ５の接続中点ｂは入力差動増幅回
路２の非反転入力端子（＋）に接続されている。抵抗Ｒ
５と抵抗Ｒ６の接続中点ｃは入力差動増幅回路３の非反
転入力端子（＋）に接続されている。このように、入力
差動増幅回路１、２、３・・・に帰還される分圧電圧が
それぞれ異なっているので、ゲイン切り換え増幅回路は
切り換え信号Ｖ３によって入力差動増幅回路１、２、３
・・・を選択して出力電圧ＶOを切り換えることができ
る。
【００４６】
【発明の効果】以上説明したように、本発明のゲイン切
り換え増幅回路によれば選択回路によって第１差動増幅
回路の出力と第２差動増幅回路の出力のいずれか一方を
選択し、その選択された出力を分圧回路で分圧して動作
中の差動増幅回路に負帰還されるようになっている。そ
のため、動作中の差動増幅回路に対して他方の差動増幅
回路が動作して影響を与えることがない。また、従来の
ようにアナログスイッチやトランジスタ等の部品のばら
つきや温度変化によってゲインが変動するという悪影響
を与える素子を通してゲインが決定されることがないの
でゲインの誤差を小さくすることができる。
り換え増幅回路によれば選択回路によって第１差動増幅
回路の出力と第２差動増幅回路の出力のいずれか一方を
選択し、その選択された出力を分圧回路で分圧して動作
中の差動増幅回路に負帰還されるようになっている。そ
のため、動作中の差動増幅回路に対して他方の差動増幅
回路が動作して影響を与えることがない。また、従来の
ようにアナログスイッチやトランジスタ等の部品のばら
つきや温度変化によってゲインが変動するという悪影響
を与える素子を通してゲインが決定されることがないの
でゲインの誤差を小さくすることができる。
【図１】 本発明の第１の実施形態のゲイン切り換え増
幅回路の回路図。
幅回路の回路図。
【図２】 そのゲイン切り換え増幅回路のスイッチＳＷ
１がＯＮし、スイッチＳＷ２がＯＦＦしたときの等価的
な回路図。
１がＯＮし、スイッチＳＷ２がＯＦＦしたときの等価的
な回路図。
【図３】 そのゲイン切り換え増幅回路のスイッチＳＷ
１がＯＦＦし、スイッチＳＷ２がＯＮしたときの等価的
な回路図。
１がＯＦＦし、スイッチＳＷ２がＯＮしたときの等価的
な回路図。
【図４】 そのゲイン切り換え増幅回路の具体的な回路
例の回路図。
例の回路図。
【図５】 そのゲイン切り換え増幅回路の入力信号が直
流入力である場合と交流入力である場合を比較する図。
流入力である場合と交流入力である場合を比較する図。
【図６】 本発明の第２の実施形態のゲイン切り換え増
幅回路の回路図。
幅回路の回路図。
【図７】 本発明の第３の実施形態のゲイン切り換え増
幅回路の回路図。
幅回路の回路図。
【図８】 従来のゲイン切り換え増幅回路の回路図。
【図９】 従来のゲイン切り換え増幅回路の回路図。
１ 第１入力差動増幅回路 ２ 第２入力差動増幅回路 ５ 定電流源回路 １０ 分圧回路 １１ 選択回路 Ｑ６ ＮＰＮ型トランジスタ Ｑ７ ＮＰＮ型トランジスタ Ｑ１０ ＮＰＮ型トランジスタ ＳＷ１ 第１スイッチ ＳＷ２ 第２スイッチ Ｒ３〜Ｒ５ 抵抗 Ｖ１ 入力信号 Ｖ２ 電源電圧 Ｖ３ スイッチ選択信号 ＶO 出力電圧
フロントページの続き Ｆターム(参考） 5J040 AA02 BA07 BB01 BB07 BB16 BB21 BC05 CA11 DA07 EA02 5J069 AA01 AA47 AA54 AC02 AC03 CA88 FA15 FA17 FA18 HA02 HA25 HA39 KA01 KA05 KA23 MA01 MA13 5J090 AA01 AA47 AA51 CA15 CA88 DN02 FA15 FA17 FA18 HA02 HA25 HA39 KA01 KA05 KA23 MA01 MA13 MN01 NN02
Claims (1)
- 【請求項１】 入力信号が一方の入力端子に入力される
第１差動増幅回路と、前記入力信号が一方の入力端子に
入力される第２差動増幅回路と、第１差動増幅回路の出
力と第２差動増幅回路の出力の一方を選択する選択回路
と、前記選択回路で選択された出力を複数に分圧する分
圧回路とを備え、前記分圧回路で得られる第１の分圧電
圧を第１差動増幅回路の他方の入力端子に与え、第２の
分圧電圧を第２差動増幅回路の他方の入力端子に与える
ようになっていることを特徴とするゲイン切り換え増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169389A JP2000004136A (ja) | 1998-06-17 | 1998-06-17 | ゲイン切り換え増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169389A JP2000004136A (ja) | 1998-06-17 | 1998-06-17 | ゲイン切り換え増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000004136A true JP2000004136A (ja) | 2000-01-07 |
Family
ID=15885701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10169389A Pending JP2000004136A (ja) | 1998-06-17 | 1998-06-17 | ゲイン切り換え増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000004136A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006220955A (ja) * | 2005-02-10 | 2006-08-24 | Fuji Xerox Co Ltd | 画像形成装置 |
| CN101192811A (zh) * | 2006-11-30 | 2008-06-04 | 三美电机株式会社 | 可变增益放大电路 |
| CN100394345C (zh) * | 2004-03-03 | 2008-06-11 | 晶豪科技股份有限公司 | 电压产生器以及产生稳定电压的方法 |
| JP2009088582A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
-
1998
- 1998-06-17 JP JP10169389A patent/JP2000004136A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100394345C (zh) * | 2004-03-03 | 2008-06-11 | 晶豪科技股份有限公司 | 电压产生器以及产生稳定电压的方法 |
| JP2006220955A (ja) * | 2005-02-10 | 2006-08-24 | Fuji Xerox Co Ltd | 画像形成装置 |
| JP4661253B2 (ja) * | 2005-02-10 | 2011-03-30 | 富士ゼロックス株式会社 | 画像形成装置 |
| CN101192811A (zh) * | 2006-11-30 | 2008-06-04 | 三美电机株式会社 | 可变增益放大电路 |
| JP2008141358A (ja) * | 2006-11-30 | 2008-06-19 | Mitsumi Electric Co Ltd | 利得可変増幅回路 |
| JP2009088582A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5115206A (en) | Merged differential amplifier and current source | |
| JP2774881B2 (ja) | ガンマ補正回路 | |
| JPH07225628A (ja) | 基準電圧発生回路 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP2000004136A (ja) | ゲイン切り換え増幅回路 | |
| JP2000075942A (ja) | オフセット電圧トリミング回路 | |
| JP4587540B2 (ja) | 定電流回路 | |
| JP3016317B2 (ja) | 可変利得増幅器 | |
| EP0384510B1 (en) | Differential amplifier | |
| US6127856A (en) | Sample-and-hold circuit operable at a low voltage | |
| US5498952A (en) | Precise current generator | |
| US6008696A (en) | Low noise amplifier with actively terminated input | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPS592415A (ja) | 増幅器 | |
| US4295101A (en) | Class AB push-pull quasi-linear amplifiers | |
| KR960010057Y1 (ko) | 반전/비반전 증폭기 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPH10224156A (ja) | 電流電圧変換回路 | |
| JPH07129699A (ja) | 積分器 | |
| US4596960A (en) | Current mirror circuit | |
| JPH09130165A (ja) | 電流ゲイン切り換え回路 | |
| JPH05333950A (ja) | 定電流回路 | |
| JP3415221B2 (ja) | 電流増幅回路 | |
| JP2926591B2 (ja) | 差動トランジスタ回路 | |
| JPH1013165A (ja) | 電圧電流変換回路 |