JPH07225628A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH07225628A JPH07225628A JP6187230A JP18723094A JPH07225628A JP H07225628 A JPH07225628 A JP H07225628A JP 6187230 A JP6187230 A JP 6187230A JP 18723094 A JP18723094 A JP 18723094A JP H07225628 A JPH07225628 A JP H07225628A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current
- reference voltage
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 この発明は、低電圧で温度変化により基準電
圧の変動を抑制し得る基準電圧発生回路を提供しようと
するものである。 【構成】 電源電圧に接続される複数個のトランジスタ
を有するカレントミラー回路と、このカレントミラー回
路と接地との間に接続され、差動動作により基準電流を
発生する基準電流回路と、基準電流をカレントミラー回
路に供給する帰還手段と、カレントミラー回路に接続さ
れる差動増幅器を有し基準電圧を発生する定電圧回路と
を備え、１．２Ｖ以下の低電圧でも温度変化にかかわら
ず一定な基準電圧を供給し得る。
圧の変動を抑制し得る基準電圧発生回路を提供しようと
するものである。 【構成】 電源電圧に接続される複数個のトランジスタ
を有するカレントミラー回路と、このカレントミラー回
路と接地との間に接続され、差動動作により基準電流を
発生する基準電流回路と、基準電流をカレントミラー回
路に供給する帰還手段と、カレントミラー回路に接続さ
れる差動増幅器を有し基準電圧を発生する定電圧回路と
を備え、１．２Ｖ以下の低電圧でも温度変化にかかわら
ず一定な基準電圧を供給し得る。
Description
【０００１】
【産業上の利用分野】この発明は、基準電圧回路に関
し、特に、低電圧で温度変化による基準電圧の変動を抑
制し得る基準電圧発生回路に関するものである。
し、特に、低電圧で温度変化による基準電圧の変動を抑
制し得る基準電圧発生回路に関するものである。
【０００２】
【従来の技術】従来、一般の集積回路においては、情報
信号を感知し増幅する回路と、基準電圧を発生する基準
電圧発生回路とを備えている。この場合、この基準電圧
は温度と電源電圧とが変化しても安定され効率的である
ことが要求される。特に、集積回路の電力消費を減らす
ために基準電圧の信頼性は重要なものである。
信号を感知し増幅する回路と、基準電圧を発生する基準
電圧発生回路とを備えている。この場合、この基準電圧
は温度と電源電圧とが変化しても安定され効率的である
ことが要求される。特に、集積回路の電力消費を減らす
ために基準電圧の信頼性は重要なものである。
【０００３】１９９０年日本の東芝社が韓国に出願した
特許出願番号９０−１１９４６号（公告番号９３−３９
２７）に記載された定電圧回路を説明すると、図２に示
すように、ＮＰＮトランジスタＱ３のベースとコレクタ
とがＰＮＰトランジスタＱ２のベースに接続され、この
トランジスタＱ２のエミッタは抵抗Ｒ２を介して接地電
圧と接続される。また、トランジスタＱ２のコレクタ
は、抵抗Ｒ１を介してトランジスタＱ１のエミッタに接
続される。このトランジスタＱ１のエミッタは抵抗Ｒ３
を介して前記トランジスタＱ３のコレクタに接続され
る。次いで、前記トランジスタＱ１のコレクタは電源電
圧ＶCCに接続され、ベースは抵抗Ｒ４を介してこの電源
電圧ＶCCと接続されるとともに、トランジスタＱ４およ
びＱ５のコレクタに接続される。さらに、前記トランジ
スタＱ４のベースは前記トランジスタＱ２のコレクタ
に、かつエミッタは接地電圧にそれぞれ接続される。前
記トランジスタＱ５のエミッタは抵抗Ｒ５を介して接地
電圧に接続されかつそのベースは電圧源ＶBBを介して接
地電圧に接続される。この場合、前記抵抗Ｒ２の両端部
にそれぞれ位置しているトランジスタＱ２およびＱ３の
ベースおよびエミッタ間の各電圧差ΔＶBEは次の式１の
ように表示される。
特許出願番号９０−１１９４６号（公告番号９３−３９
２７）に記載された定電圧回路を説明すると、図２に示
すように、ＮＰＮトランジスタＱ３のベースとコレクタ
とがＰＮＰトランジスタＱ２のベースに接続され、この
トランジスタＱ２のエミッタは抵抗Ｒ２を介して接地電
圧と接続される。また、トランジスタＱ２のコレクタ
は、抵抗Ｒ１を介してトランジスタＱ１のエミッタに接
続される。このトランジスタＱ１のエミッタは抵抗Ｒ３
を介して前記トランジスタＱ３のコレクタに接続され
る。次いで、前記トランジスタＱ１のコレクタは電源電
圧ＶCCに接続され、ベースは抵抗Ｒ４を介してこの電源
電圧ＶCCと接続されるとともに、トランジスタＱ４およ
びＱ５のコレクタに接続される。さらに、前記トランジ
スタＱ４のベースは前記トランジスタＱ２のコレクタ
に、かつエミッタは接地電圧にそれぞれ接続される。前
記トランジスタＱ５のエミッタは抵抗Ｒ５を介して接地
電圧に接続されかつそのベースは電圧源ＶBBを介して接
地電圧に接続される。この場合、前記抵抗Ｒ２の両端部
にそれぞれ位置しているトランジスタＱ２およびＱ３の
ベースおよびエミッタ間の各電圧差ΔＶBEは次の式１の
ように表示される。
【０００４】ΔＶBE＝ＶBE3 −ＶBE2 ＝ＶT ｌｎ（Ｉ3 ／Ｉ2 ） ＝ＶT ｌｎ（Ｒ１／Ｒ３） ＝Ｒ2 Ｉ3 …（１） ここで、ＶBE3 はトランジスタＱ３のベースとエミッタ
との間の電圧、ＶBE2はトランジスタＱ２のベースとエ
ミッタとの間の電圧、Ｉ2 およびＩ3 はトランジスタＱ
２およびＱ３の各コレクタ電流を示す。
との間の電圧、ＶBE2はトランジスタＱ２のベースとエ
ミッタとの間の電圧、Ｉ2 およびＩ3 はトランジスタＱ
２およびＱ３の各コレクタ電流を示す。
【０００５】したがって、出力電圧Ｖｒｅｆは次の式
（２）のように表示される。 Ｖｒｅｆ＝（Ｒ１／Ｒ２）ΔＶBE＋ΔＶBE4 ＝（Ｒ１／Ｒ２）ｌｎ（Ｒ１／Ｒ３）ＶT ＋ΔＶBE4 …（２） ここで、ＶBE4 はトランジスタＱ４のベースとエミッタ
との間の電圧、ＶT は温度等価電圧を示す。
（２）のように表示される。 Ｖｒｅｆ＝（Ｒ１／Ｒ２）ΔＶBE＋ΔＶBE4 ＝（Ｒ１／Ｒ２）ｌｎ（Ｒ１／Ｒ３）ＶT ＋ΔＶBE4 …（２） ここで、ＶBE4 はトランジスタＱ４のベースとエミッタ
との間の電圧、ＶT は温度等価電圧を示す。
【０００６】前述の式２で１番目のＶT は＋の温度係数
であり、ＶBEは−の温度係数を有するので、Ｒ１ないし
Ｒ３の抵抗値を調節することによって前記出力電圧Ｖｒ
ｅｆの温度係数を０に近い定電圧に出力することができ
る。
であり、ＶBEは−の温度係数を有するので、Ｒ１ないし
Ｒ３の抵抗値を調節することによって前記出力電圧Ｖｒ
ｅｆの温度係数を０に近い定電圧に出力することができ
る。
【０００７】
【発明が解決しようとする課題】しかるに、このように
構成された従来の定電圧回路においては、温度変化と電
源電圧との変動に対し安定な定電圧を供給しなければな
らないが、温度係数が０である定電圧の出力は１．２Ｖ
〜１．３Ｖ近くで行なわれ、トランジスタＱ１のベース
とエミッタとの間の電圧降下を考慮にいれると、電源電
圧が２Ｖ以上にならなければ安定な定電圧を供給し得な
いので、１つの蓄電池を使用する電源電圧１．５Ｖのシ
ステムもしくはそれ以下の電源電圧を有するシステムに
おいては、使用し得ないという不都合な点があった。そ
れで、このような問題点を解決するため、本発明者たち
は研究を重ねた結果、次のような基準電圧発生回路を提
供しようとするものである。
構成された従来の定電圧回路においては、温度変化と電
源電圧との変動に対し安定な定電圧を供給しなければな
らないが、温度係数が０である定電圧の出力は１．２Ｖ
〜１．３Ｖ近くで行なわれ、トランジスタＱ１のベース
とエミッタとの間の電圧降下を考慮にいれると、電源電
圧が２Ｖ以上にならなければ安定な定電圧を供給し得な
いので、１つの蓄電池を使用する電源電圧１．５Ｖのシ
ステムもしくはそれ以下の電源電圧を有するシステムに
おいては、使用し得ないという不都合な点があった。そ
れで、このような問題点を解決するため、本発明者たち
は研究を重ねた結果、次のような基準電圧発生回路を提
供しようとするものである。
【０００８】
【課題を解決するための手段】この発明は、１．２Ｖ以
下の低電圧において温度変化にかかわらず一定な基準電
圧を供給し得る基準電圧発生回路を提供しようとするも
のである。
下の低電圧において温度変化にかかわらず一定な基準電
圧を供給し得る基準電圧発生回路を提供しようとするも
のである。
【０００９】このような本発明の目的は、電源電圧に接
続される該電源電圧から並列に接続された複数個のトラ
ンジスタを有するカレントミラー回路と、このカレント
ミラー回路と接地との間に接続されて差動動作により基
準電流を発生する基準電流回路と、前記基準電流をカレ
ントミラー回路に供給する帰還手段と、前記カレントミ
ラー回路に差動増幅器の入力端が接続され、この差動増
幅器から基準電圧を発生する定電圧回路とを備えた、基
準電圧発生回路を構成することにより達成される。
続される該電源電圧から並列に接続された複数個のトラ
ンジスタを有するカレントミラー回路と、このカレント
ミラー回路と接地との間に接続されて差動動作により基
準電流を発生する基準電流回路と、前記基準電流をカレ
ントミラー回路に供給する帰還手段と、前記カレントミ
ラー回路に差動増幅器の入力端が接続され、この差動増
幅器から基準電圧を発生する定電圧回路とを備えた、基
準電圧発生回路を構成することにより達成される。
【００１０】
【実施例】図１に示すように、この発明に係る基準電圧
発生回路においては、ベースとエミッタとが電源電圧Ｖ
CCに共通に接続される複数個のＰＮＰトランジスタＱ１
６，Ｑ１７，Ｑ１８，Ｑ１９およびＱ２０をそれぞれ有
するカレントミラー回路１０と、差動構造を形成する各
ＮＰＮバイポーラトランジスタＱ１３およびＱ１４を有
する基準電流回路２０と、基準電圧Ｖｒｅｆを発生する
差動増幅器ＯＰ１およびベースとコレクタとがそれぞれ
接続されるＮＰＮバイポーラトランジスタＱ１５を有す
る定電圧回路３０と、前記差動増幅器ＯＰ１の出力を受
け内部回路に必要なバイアス電圧ＶBIASを発生する演算
増幅器ＯＰ２とを備える。
発生回路においては、ベースとエミッタとが電源電圧Ｖ
CCに共通に接続される複数個のＰＮＰトランジスタＱ１
６，Ｑ１７，Ｑ１８，Ｑ１９およびＱ２０をそれぞれ有
するカレントミラー回路１０と、差動構造を形成する各
ＮＰＮバイポーラトランジスタＱ１３およびＱ１４を有
する基準電流回路２０と、基準電圧Ｖｒｅｆを発生する
差動増幅器ＯＰ１およびベースとコレクタとがそれぞれ
接続されるＮＰＮバイポーラトランジスタＱ１５を有す
る定電圧回路３０と、前記差動増幅器ＯＰ１の出力を受
け内部回路に必要なバイアス電圧ＶBIASを発生する演算
増幅器ＯＰ２とを備える。
【００１１】前記カレントミラー回路１０においては、
各トランジスタＱ１６〜Ｑ２０のエミッタが独立電流源
Ｉを介してＮＰＮバイポーラトランジスタＱ１１のコレ
クタと、ＮＰＮバイポーラトランジスタＱ１２のベース
とに接続される。また、トランジスタＱ１６のベースと
コレクタとは共通に接続される。前記トランジスタＱ１
２のエミッタは抵抗Ｒ１を介して接地される。ここで、
トランジスタＱ１１およびＱ１２は基準電流回路２０か
ら発生された電流をカレントミラー回路１０に伝送し、
このカレントミラー回路１０の動作を安定させる役割を
する。
各トランジスタＱ１６〜Ｑ２０のエミッタが独立電流源
Ｉを介してＮＰＮバイポーラトランジスタＱ１１のコレ
クタと、ＮＰＮバイポーラトランジスタＱ１２のベース
とに接続される。また、トランジスタＱ１６のベースと
コレクタとは共通に接続される。前記トランジスタＱ１
２のエミッタは抵抗Ｒ１を介して接地される。ここで、
トランジスタＱ１１およびＱ１２は基準電流回路２０か
ら発生された電流をカレントミラー回路１０に伝送し、
このカレントミラー回路１０の動作を安定させる役割を
する。
【００１２】また、前記基準電流回路２０において、ト
ランジスタＱ１４のベースと共通に接続され、エミッタ
の接地されたトランジスタＱ１３のコレクタが、トラン
ジスタＱ１７のコレクタに接続され、前記トランジスタ
Ｑ１４のコレクタがトランジスタＱ１８のコレクタとト
ランジスタＱ１１のベースとにそれぞれ接続される。こ
のトランジスタＱ１４のエミッタは抵抗Ｒ２を介して接
地される。前記差動増幅器ＯＰ１の非反転入力端（＋）
は２つの分圧用抵抗Ｒ１３およびＲ１４に接続される。
この抵抗Ｒ１３はトランジスタＱ１９のコレクタに接続
されかつ抵抗Ｒ１４は接地される。トランジスタＱ１５
のベースとコレクタとはトランジスタＱ１９のコレクタ
に接続される。前記トランジスタＱ１５のエミッタは接
地される。前記差動増幅器ＯＰ１は電圧シャント帰還型
であって、反転入力端（−）と出力端が接続され、この
出力端は抵抗Ｒ１５を介してトランジスタＱ２０のコレ
クタに接続される。さらに、演算増幅器ＯＰ２の非反転
入力端（＋）がトランジスタＱ２０のコレクタと抵抗Ｒ
１５との間のノードに接続される。この出力端と接地と
の間には分圧用抵抗Ｒ１６およびＲ１７が直列に接続さ
れる。演算増幅器ＯＰ２の非反転入力端（＋）に接続さ
れる抵抗Ｒ１５は、演算増幅器ＯＰ２のインピーダンス
を減らすようになっている。
ランジスタＱ１４のベースと共通に接続され、エミッタ
の接地されたトランジスタＱ１３のコレクタが、トラン
ジスタＱ１７のコレクタに接続され、前記トランジスタ
Ｑ１４のコレクタがトランジスタＱ１８のコレクタとト
ランジスタＱ１１のベースとにそれぞれ接続される。こ
のトランジスタＱ１４のエミッタは抵抗Ｒ２を介して接
地される。前記差動増幅器ＯＰ１の非反転入力端（＋）
は２つの分圧用抵抗Ｒ１３およびＲ１４に接続される。
この抵抗Ｒ１３はトランジスタＱ１９のコレクタに接続
されかつ抵抗Ｒ１４は接地される。トランジスタＱ１５
のベースとコレクタとはトランジスタＱ１９のコレクタ
に接続される。前記トランジスタＱ１５のエミッタは接
地される。前記差動増幅器ＯＰ１は電圧シャント帰還型
であって、反転入力端（−）と出力端が接続され、この
出力端は抵抗Ｒ１５を介してトランジスタＱ２０のコレ
クタに接続される。さらに、演算増幅器ＯＰ２の非反転
入力端（＋）がトランジスタＱ２０のコレクタと抵抗Ｒ
１５との間のノードに接続される。この出力端と接地と
の間には分圧用抵抗Ｒ１６およびＲ１７が直列に接続さ
れる。演算増幅器ＯＰ２の非反転入力端（＋）に接続さ
れる抵抗Ｒ１５は、演算増幅器ＯＰ２のインピーダンス
を減らすようになっている。
【００１３】このように構成されたこの発明に係る基準
電圧発生回路の作用を以下に説明する。トランジスタＱ
１６〜Ｑ２０のコレクタに流れる同様な電流は、トラン
ジスタＱ１３およびＱ１４のコレクタ電流を同様にする
ので、トランジスタＱ１３（またはＱ１４）のベース−
エミッタ間の電圧であるＶBE13（またはＶBE14）は次の
式（３）のように表わされる。
電圧発生回路の作用を以下に説明する。トランジスタＱ
１６〜Ｑ２０のコレクタに流れる同様な電流は、トラン
ジスタＱ１３およびＱ１４のコレクタ電流を同様にする
ので、トランジスタＱ１３（またはＱ１４）のベース−
エミッタ間の電圧であるＶBE13（またはＶBE14）は次の
式（３）のように表わされる。
【００１４】 ＶBE13＝ＶT ｌｎ（Ｉ13／Ｉｓ） ＝ＶBE14＋Ｉ14Ｒ１２ ＝ＶT ｌｎ（Ｉ13／（ＩS ・ｎ））＋Ｉ14Ｒ１２…（３） ここで、ＶBE13およびＶBE14はトランジスタＱ１３およ
びＱ１４のベース−エミッタ間電圧、Ｉ13およびＩ14は
トランジスタＱ１３およびＱ１４のコレクタ電流、Ｉｓ
は逆飽和電流、ｎはトランジスタＱ１３およびＱ１４の
エミッタの大きさの比を示す。
びＱ１４のベース−エミッタ間電圧、Ｉ13およびＩ14は
トランジスタＱ１３およびＱ１４のコレクタ電流、Ｉｓ
は逆飽和電流、ｎはトランジスタＱ１３およびＱ１４の
エミッタの大きさの比を示す。
【００１５】上の式（３）でＩ13およびＩ14は大きさが
ほとんど同様であるので、Ｉ14は Ｉ14Ｒ１２＝ＶT ｌｎ（ｎ） ゆえにＩ14＝（１／Ｒ１２）ＶT ｌｎ（ｎ）…（４） のように示すことができる。そして、前記カレントミラ
ー回路１０の電流Ｉ14を安定的に供給するため、前記基
準回路２０のトランジスタＱ１４のコレクタ電流がトラ
ンジスタＱ１１およびＱ１２をそれぞれ通って前記カレ
ントミラー回路１０のトランジスタに供給される。ま
た、前記定電圧回路３０において、差動増幅器ＯＰ１
は、カレントミラー回路１０のトランジスタＱ１９のコ
レクタから電圧が供給され、抵抗値Ｒ１４／（Ｒ１３＋
Ｒ１４）により分圧された電圧と反転入力端（−）の電
圧とを比較し、基準電圧Ｖｒｅｆを発生させる。そし
て、次の式５のように示すことができる。
ほとんど同様であるので、Ｉ14は Ｉ14Ｒ１２＝ＶT ｌｎ（ｎ） ゆえにＩ14＝（１／Ｒ１２）ＶT ｌｎ（ｎ）…（４） のように示すことができる。そして、前記カレントミラ
ー回路１０の電流Ｉ14を安定的に供給するため、前記基
準回路２０のトランジスタＱ１４のコレクタ電流がトラ
ンジスタＱ１１およびＱ１２をそれぞれ通って前記カレ
ントミラー回路１０のトランジスタに供給される。ま
た、前記定電圧回路３０において、差動増幅器ＯＰ１
は、カレントミラー回路１０のトランジスタＱ１９のコ
レクタから電圧が供給され、抵抗値Ｒ１４／（Ｒ１３＋
Ｒ１４）により分圧された電圧と反転入力端（−）の電
圧とを比較し、基準電圧Ｖｒｅｆを発生させる。そし
て、次の式５のように示すことができる。
【００１６】 Ｖｒｅｆ＝Ｒ１４／（Ｒ１３＋Ｒ１４）ＶBE＋Ｒ１５ Ｉ20 ＝Ｒ１４／（Ｒ１３＋Ｒ１４）ＶBE＋（Ｒ１５／Ｒ１２）ＶT ｌｎ（ ｎ）…（５） 次に、演算増幅器ＯＰ２は差動増幅器ＯＰ１の出力電圧
と抵抗値Ｒ１７／（Ｒ１６＋Ｒ１７）により設定された
電圧とを比較し、バイアス電圧ＶBIASを発生させる。上
の式５において、１番目の項は負の温度係数、２番目の
項は正の温度係数を有し、温度変化に対する相補的因子
に加えて、抵抗値のみならずトランジスタＱ１３および
Ｑ１４のエミッタの大きさの比に係る因子も有する。
と抵抗値Ｒ１７／（Ｒ１６＋Ｒ１７）により設定された
電圧とを比較し、バイアス電圧ＶBIASを発生させる。上
の式５において、１番目の項は負の温度係数、２番目の
項は正の温度係数を有し、温度変化に対する相補的因子
に加えて、抵抗値のみならずトランジスタＱ１３および
Ｑ１４のエミッタの大きさの比に係る因子も有する。
【００１７】したがって、１．２Ｖよりも低い電源電圧
を使用するシステムにおいても、前述の各因子ＶBE，Ｒ
１２−Ｒ１５およびｎを適切に調節し、安定で信頼性の
ある基準電圧を得ることができる。
を使用するシステムにおいても、前述の各因子ＶBE，Ｒ
１２−Ｒ１５およびｎを適切に調節し、安定で信頼性の
ある基準電圧を得ることができる。
【００１８】
【発明の効果】以上説明したように、この発明に係る基
準電圧発生回路においては、電源電圧に接続されたトラ
ンジスタを有するカレントミラー回路と、差動増幅器を
有し基準電圧を発生する定電圧回路とを備えているた
め、基準電圧レベルを十分に大きくすることができると
ともに、低い電源電圧を使用するシステムにおいても安
定な基準電圧を得ることができるという効果がある。ま
た、この発明に係る基準電圧発生回路は、１．２Ｖ以下
の低い電源を使用する集積回路を安定な電源駆動状態で
動作し得るという効果がある。
準電圧発生回路においては、電源電圧に接続されたトラ
ンジスタを有するカレントミラー回路と、差動増幅器を
有し基準電圧を発生する定電圧回路とを備えているた
め、基準電圧レベルを十分に大きくすることができると
ともに、低い電源電圧を使用するシステムにおいても安
定な基準電圧を得ることができるという効果がある。ま
た、この発明に係る基準電圧発生回路は、１．２Ｖ以下
の低い電源を使用する集積回路を安定な電源駆動状態で
動作し得るという効果がある。
【図１】この発明に係る基準電圧回路を示す回路図であ
る。
る。
【図２】従来の技術に係る基準電圧回路を示す回路図で
ある。
ある。
１０ カレントミラー回路 ２０ 基準電流発生部 ３０ 定電圧発生部
Claims (5)
- 【請求項１】 基準電圧発生回路であって、 電源電圧に接続され、当該電源電圧に並列に接続される
複数個のトランジスタを有するカレントミラー回路と、 前記カレントミラー回路と接地との間に接続され、差動
動作により基準電流を発生する基準電流回路と、 前記基準電流回路から発生された基準電流を前記カレン
トミラー回路に供給する帰還手段と、 前記カレントミラー回路に差動増幅器の入力端が接続さ
れ基準電圧を発生する定電圧回路と、 を備えたことを特徴とする基準電圧発生回路。 - 【請求項２】 前記基準電流回路は、制御電極が前記カ
レントミラー回路の出力に共通に接続され、電流経路が
前記カレントミラー回路と接地との間に並列に接続され
た１対のトランジスタを備えることを特徴とする、請求
項１に記載の基準電圧発生回路。 - 【請求項３】 前記帰還手段は、前記カレントミラー回
路と接地との間に接続され、前記基準電流回路から発生
された基準電流により制御される電流経路を有するトラ
ンジスタを備えることを特徴とする、請求項２に記載の
基準電圧発生回路。 - 【請求項４】 前記定電圧回路は、前記カレントミラー
回路の出力から直列に接続される１対の抵抗を有し、前
記差動増幅器の入力端が前記１対の抵抗間のノードに接
続されたことを特徴とする、請求項１に記載の基準電圧
発生回路。 - 【請求項５】 前記差動増幅器から発生された基準電圧
が入力されバイアス電圧を発生させるもう１つの演算増
幅器が備えられることを特徴とする、請求項１に記載の
基準電圧発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940002235A KR960002457B1 (ko) | 1994-02-07 | 1994-02-07 | 정전압회로 |
| KR94P2235 | 1994-02-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07225628A true JPH07225628A (ja) | 1995-08-22 |
| JP2704245B2 JP2704245B2 (ja) | 1998-01-26 |
Family
ID=19376915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6187230A Expired - Lifetime JP2704245B2 (ja) | 1994-02-07 | 1994-08-09 | 基準電圧発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5532579A (ja) |
| JP (1) | JP2704245B2 (ja) |
| KR (1) | KR960002457B1 (ja) |
| DE (1) | DE4427052B4 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856742A (en) * | 1995-06-30 | 1999-01-05 | Harris Corporation | Temperature insensitive bandgap voltage generator tracking power supply variations |
| FR2737319B1 (fr) * | 1995-07-25 | 1997-08-29 | Sgs Thomson Microelectronics | Generateur de reference de tension et/ou de courant en circuit integre |
| US5694033A (en) * | 1996-09-06 | 1997-12-02 | Lsi Logic Corporation | Low voltage current reference circuit with active feedback for PLL |
| US5726563A (en) * | 1996-11-12 | 1998-03-10 | Motorola, Inc. | Supply tracking temperature independent reference voltage generator |
| US6124753A (en) | 1998-10-05 | 2000-09-26 | Pease; Robert A. | Ultra low voltage cascoded current sources |
| US6144250A (en) * | 1999-01-27 | 2000-11-07 | Linear Technology Corporation | Error amplifier reference circuit |
| US6285256B1 (en) | 2000-04-20 | 2001-09-04 | Pericom Semiconductor Corp. | Low-power CMOS voltage follower using dual differential amplifiers driving high-current constant-voltage push-pull output buffer |
| US7071770B2 (en) * | 2004-05-07 | 2006-07-04 | Micron Technology, Inc. | Low supply voltage bias circuit, semiconductor device, wafer and system including same, and method of generating a bias reference |
| KR100738957B1 (ko) * | 2005-09-13 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 집적회로의 내부전압 발생장치 |
| US7764059B2 (en) * | 2006-12-20 | 2010-07-27 | Semiconductor Components Industries L.L.C. | Voltage reference circuit and method therefor |
| US7893754B1 (en) * | 2009-10-02 | 2011-02-22 | Power Integrations, Inc. | Temperature independent reference circuit |
| KR101917187B1 (ko) * | 2012-05-04 | 2018-11-09 | 에스케이하이닉스 주식회사 | 기준전압 발생기 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177214A (ja) * | 1987-01-19 | 1988-07-21 | Sanyo Electric Co Ltd | 基準電圧発生回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4091321A (en) * | 1976-12-08 | 1978-05-23 | Motorola Inc. | Low voltage reference |
| JPS5880718A (ja) * | 1981-11-06 | 1983-05-14 | Mitsubishi Electric Corp | 基準電圧発生回路 |
| US4396883A (en) * | 1981-12-23 | 1983-08-02 | International Business Machines Corporation | Bandgap reference voltage generator |
| US4525663A (en) * | 1982-08-03 | 1985-06-25 | Burr-Brown Corporation | Precision band-gap voltage reference circuit |
| JPH0680486B2 (ja) * | 1989-08-03 | 1994-10-12 | 株式会社東芝 | 定電圧回路 |
| EP0525245A1 (en) * | 1991-08-01 | 1993-02-03 | NOVAMONT S.p.A. | Disposable absorbent articles |
| US5325045A (en) * | 1993-02-17 | 1994-06-28 | Exar Corporation | Low voltage CMOS bandgap with new trimming and curvature correction methods |
-
1994
- 1994-02-07 KR KR1019940002235A patent/KR960002457B1/ko not_active IP Right Cessation
- 1994-07-07 US US08/271,816 patent/US5532579A/en not_active Expired - Lifetime
- 1994-07-29 DE DE4427052A patent/DE4427052B4/de not_active Expired - Lifetime
- 1994-08-09 JP JP6187230A patent/JP2704245B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177214A (ja) * | 1987-01-19 | 1988-07-21 | Sanyo Electric Co Ltd | 基準電圧発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002457B1 (ko) | 1996-02-17 |
| DE4427052B4 (de) | 2005-08-04 |
| KR950025502A (ko) | 1995-09-18 |
| DE4427052A1 (de) | 1995-08-10 |
| JP2704245B2 (ja) | 1998-01-26 |
| US5532579A (en) | 1996-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| US4348633A (en) | Bandgap voltage regulator having low output impedance and wide bandwidth | |
| JPH077341A (ja) | 高電力供給排除比を持つ対称的なバイポーラバイアス電流源 | |
| US6566852B2 (en) | Voltage generator, output circuit for error detector, and current generator | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP2527226B2 (ja) | バイアス回路 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPH0615299Y2 (ja) | 定電流源回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPS6333390B2 (ja) | ||
| JPH0272705A (ja) | 電流電圧変換回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JPS589589A (ja) | 小型直流モ−タの速度制御回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
| JP3534275B2 (ja) | 電流源及び集積回路 | |
| JPH0435776Y2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970826 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 16 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |