JP3534275B2 - 電流源及び集積回路 - Google Patents
電流源及び集積回路Info
- Publication number
- JP3534275B2 JP3534275B2 JP18834495A JP18834495A JP3534275B2 JP 3534275 B2 JP3534275 B2 JP 3534275B2 JP 18834495 A JP18834495 A JP 18834495A JP 18834495 A JP18834495 A JP 18834495A JP 3534275 B2 JP3534275 B2 JP 3534275B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- base
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。
産業上の利用分野
従来の技術（図３）
発明が解決しようとする課題
課題を解決するための手段（図１）
作用（図１）
実施例
（１）第１実施例（図１）
（２）第２実施例（図２）
（３）他の実施例
発明の効果
【０００２】
【産業上の利用分野】本発明は電流源及び集積回路に関
し、特に低電源電圧で使用する集積回路の電流源に適用
して好適である。
し、特に低電源電圧で使用する集積回路の電流源に適用
して好適である。
【０００３】
【従来の技術】従来、この種の集積回路の電流源には、
カレントミラー回路に構成したものがある。例えば図３
に示す電流源１は、ビデオカメラの映像信号をテープに
記録できるように、又、記録映像を再生できるように変
換する集積回路に使用される。電流源１は、基準電流Ｉ
1 をＰＮＰトランジスタでなるカレントミラー電流源で
折り返し、出力電流Ｉ2 を得る。
カレントミラー回路に構成したものがある。例えば図３
に示す電流源１は、ビデオカメラの映像信号をテープに
記録できるように、又、記録映像を再生できるように変
換する集積回路に使用される。電流源１は、基準電流Ｉ
1 をＰＮＰトランジスタでなるカレントミラー電流源で
折り返し、出力電流Ｉ2 を得る。
【０００４】この電流源１は、送り側２と受け側３とで
なつている。電流源１は、送り側２のトランジスタＱ1
と、受け側３のトランジスタＱ4 とのベースが共通に接
続されたカレントミラー回路を有している。トランジス
タＱ1 及びＱ4 のエミツタは、それぞれ抵抗Ｒ1 を介し
て電源電圧ＶCCに接続されている。
なつている。電流源１は、送り側２のトランジスタＱ1
と、受け側３のトランジスタＱ4 とのベースが共通に接
続されたカレントミラー回路を有している。トランジス
タＱ1 及びＱ4 のエミツタは、それぞれ抵抗Ｒ1 を介し
て電源電圧ＶCCに接続されている。
【０００５】トランジスタＱ1 は、コレクタがＮＰＮト
ランジスタＱ2 のベースに接続され、ベースがＰＮＰト
ランジスタＱ3 のエミツタに接続されて、コレクタに対
するベース電圧の帰還ループが構成されている。これに
より、トランジスタＱ1 は、ダイオード接続されて、ベ
ース電圧がコレクタに与えられて、コレクタ電圧の低下
が抑えられている。このようにして基準電流Ｉ1 と等し
い出力電流Ｉ2 を、トランジスタＱ4 のコレクタから出
力しようとしていた。
ランジスタＱ2 のベースに接続され、ベースがＰＮＰト
ランジスタＱ3 のエミツタに接続されて、コレクタに対
するベース電圧の帰還ループが構成されている。これに
より、トランジスタＱ1 は、ダイオード接続されて、ベ
ース電圧がコレクタに与えられて、コレクタ電圧の低下
が抑えられている。このようにして基準電流Ｉ1 と等し
い出力電流Ｉ2 を、トランジスタＱ4 のコレクタから出
力しようとしていた。
【０００６】
【発明が解決しようとする課題】ところが、上述の構成
の電流源１においては、トランジスタＱ2 のベース電流
ｉB はトランジスタＱ1 より与えられる。このため、ト
ランジスタＱ1 のコレクタ電流はＩ1 ＋ｉB となる。カ
レントミラー回路であるためトランジスタＱ1 及びＱ4
のコレクタ電流は等しくなり、トランジスタＱ4 のコレ
クタ電流はＩ1 ＋ｉB となる。よつて出力電流Ｉ2 ＝Ｉ
1 ＋ｉB となり、トランジスタＱ2 のベース電流ｉB 分
の誤差が生じてしまう問題があつた。
の電流源１においては、トランジスタＱ2 のベース電流
ｉB はトランジスタＱ1 より与えられる。このため、ト
ランジスタＱ1 のコレクタ電流はＩ1 ＋ｉB となる。カ
レントミラー回路であるためトランジスタＱ1 及びＱ4
のコレクタ電流は等しくなり、トランジスタＱ4 のコレ
クタ電流はＩ1 ＋ｉB となる。よつて出力電流Ｉ2 ＝Ｉ
1 ＋ｉB となり、トランジスタＱ2 のベース電流ｉB 分
の誤差が生じてしまう問題があつた。
【０００７】また、トランジスタＱ1 のコレクタ電位
は、トランジスタＱ4 のコレクタ電圧に比して、例えば
トランジスタＱ2 のベースエミツタ間の電圧分高くなる
おそれがあつた。このため基準電流Ｉ1 と出力電流Ｉ2
とはアーリ効果による誤差が発生するという問題があつ
た。さらに、トランジスタＱ5 のコレクタエミツタ間の
電圧が変動することにより、電流が変化してしまう欠点
があつた。このため、トランジスタＱ5 のコレクタ側に
ベース接地のＮＰＮトランジスタを入れてトランジスタ
Ｑ5 のコレクタエミツタ間の電圧を一定に保つことが考
えられる。ところが当該ベース接地のトランジスタのベ
ース電流とトランジスタＱ2 のベース電流との誤差が生
じる問題があつた。
は、トランジスタＱ4 のコレクタ電圧に比して、例えば
トランジスタＱ2 のベースエミツタ間の電圧分高くなる
おそれがあつた。このため基準電流Ｉ1 と出力電流Ｉ2
とはアーリ効果による誤差が発生するという問題があつ
た。さらに、トランジスタＱ5 のコレクタエミツタ間の
電圧が変動することにより、電流が変化してしまう欠点
があつた。このため、トランジスタＱ5 のコレクタ側に
ベース接地のＮＰＮトランジスタを入れてトランジスタ
Ｑ5 のコレクタエミツタ間の電圧を一定に保つことが考
えられる。ところが当該ベース接地のトランジスタのベ
ース電流とトランジスタＱ2 のベース電流との誤差が生
じる問題があつた。
【０００８】本発明は以上の点を考慮してなされたもの
で、基準電流に高精度に対応した出力電流を得る電流源
及び集積回路を実現させるようにする。
で、基準電流に高精度に対応した出力電流を得る電流源
及び集積回路を実現させるようにする。
【０００９】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、第１導電形の第１のトランジ
スタ及び第２導電形の第２のトランジスタでベース電位
をコレクタに帰還させる第２導電形の第３のトランジス
タのベースと、第２導電形の第４のトランジスタのベー
スとを共通に接続してカレントミラーに構成した電流源
において、第１のトランジスタのエミツタ電流と同値の
エミツタ電流を流し、当該エミツタ電流を流すことによ
り第３のトランジスタのコレクタ電流を流す第１導電形
の第５のトランジスタを設け、第１のトランジスタのエ
ミツタ電流を流す第１の電流源の出力端と同一電位を出
力端に与えた第２の電流源により、ダイオード接続した
第１導電形の第７のトランジスタを介して第４のトラン
ジスタのコレクタ電流を流すことにより、第３及び第４
のトランジスタのコレクタ電位を同一にするようにし
た。また、第２の発明においては、ベースが第１のトラ
ンジスタのエミツタと接続された第２導電形の第６のト
ランジスタのエミツタに、第４のトランジスタのコレク
タ電流を流すことにより、第３及び第４のトランジスタ
のコレクタ電位を同一にするようにした。
め第１の発明においては、第１導電形の第１のトランジ
スタ及び第２導電形の第２のトランジスタでベース電位
をコレクタに帰還させる第２導電形の第３のトランジス
タのベースと、第２導電形の第４のトランジスタのベー
スとを共通に接続してカレントミラーに構成した電流源
において、第１のトランジスタのエミツタ電流と同値の
エミツタ電流を流し、当該エミツタ電流を流すことによ
り第３のトランジスタのコレクタ電流を流す第１導電形
の第５のトランジスタを設け、第１のトランジスタのエ
ミツタ電流を流す第１の電流源の出力端と同一電位を出
力端に与えた第２の電流源により、ダイオード接続した
第１導電形の第７のトランジスタを介して第４のトラン
ジスタのコレクタ電流を流すことにより、第３及び第４
のトランジスタのコレクタ電位を同一にするようにし
た。また、第２の発明においては、ベースが第１のトラ
ンジスタのエミツタと接続された第２導電形の第６のト
ランジスタのエミツタに、第４のトランジスタのコレク
タ電流を流すことにより、第３及び第４のトランジスタ
のコレクタ電位を同一にするようにした。
【００１０】
【作用】第１のトランジスタのエミツタ電流を流す第１
の電流源の出力端と同一電位を出力端に与えた第２の電
流源により、ダイオード接続した第１導電形の第７のト
ランジスタを介して第４のトランジスタのコレクタ電流
を流して、第３及び第４のトランジスタのコレクタ電位
を同一にするようにしたことにより、基準電流に高精度
に対応した出力電流を得ることができる。また、ベース
が第１のトランジスタのエミツタと接続された第２導電
形の第６のトランジスタのエミツタに、第４のトランジ
スタのコレクタ電流を流して、第３及び第４のトランジ
スタのコレクタ電位を同一にするようにしたことによ
り、基準電流に高精度に対応した出力電流を得ることが
できる。
の電流源の出力端と同一電位を出力端に与えた第２の電
流源により、ダイオード接続した第１導電形の第７のト
ランジスタを介して第４のトランジスタのコレクタ電流
を流して、第３及び第４のトランジスタのコレクタ電位
を同一にするようにしたことにより、基準電流に高精度
に対応した出力電流を得ることができる。また、ベース
が第１のトランジスタのエミツタと接続された第２導電
形の第６のトランジスタのエミツタに、第４のトランジ
スタのコレクタ電流を流して、第３及び第４のトランジ
スタのコレクタ電位を同一にするようにしたことによ
り、基準電流に高精度に対応した出力電流を得ることが
できる。
【００１１】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１２】（１）第１実施例
図１においては、本発明の第１実施例におけるカレント
ミラー電流源１０の回路構成を示す。電流源１０は、送
り側１１と受け側１２とでなつている。送り側１２のＰ
ＮＰ形トランジスタＱ10は帰還ループによりダイオード
接続されている。すなわち、トランジスタＱ10は、コレ
クタにＮＰＮ形トランジスタＱ11のベースが接続され、
ベースにＰＮＰ形トランジスタＱ12のエミツタが接続さ
れて、コレクタに対するベース電位の帰還ループが構成
されている。トランジスタＱ10のエミツタは抵抗Ｒ1 を
介して電源電圧ＶCCに接続されている。
ミラー電流源１０の回路構成を示す。電流源１０は、送
り側１１と受け側１２とでなつている。送り側１２のＰ
ＮＰ形トランジスタＱ10は帰還ループによりダイオード
接続されている。すなわち、トランジスタＱ10は、コレ
クタにＮＰＮ形トランジスタＱ11のベースが接続され、
ベースにＰＮＰ形トランジスタＱ12のエミツタが接続さ
れて、コレクタに対するベース電位の帰還ループが構成
されている。トランジスタＱ10のエミツタは抵抗Ｒ1 を
介して電源電圧ＶCCに接続されている。
【００１３】トランジスタＱ10及びＮＰＮ形トランジス
タＱ13のそれぞれのコレクタは共通に接続されている。
トランジスタＱ13のエミツタは、定電流源１３ａを介し
て温度特性が変動しない基準電流Ｉ1 を接地ラインＧＮ
Ｄに流す。またトランジスタＱ13のベースは例えば電池
による定電圧Ｖを介してＧＮＤに接続されている。これ
により、定電流源１３ａの入力端の電位は定電圧Ｖに比
してトランジスタＱ13のベースエミツタ間電位だけ低い
電位に保持される。トランジスタＱ11はコレクタが電源
電圧ＶCCに接続され、エミツタが定電流源１３ａの基準
電流Ｉ1 と温度特性がそろうと共に温度特性が変動しな
い定電流源１３ｂを介して基準電流Ｉ1 を接地ラインＧ
ＮＤに流す。
タＱ13のそれぞれのコレクタは共通に接続されている。
トランジスタＱ13のエミツタは、定電流源１３ａを介し
て温度特性が変動しない基準電流Ｉ1 を接地ラインＧＮ
Ｄに流す。またトランジスタＱ13のベースは例えば電池
による定電圧Ｖを介してＧＮＤに接続されている。これ
により、定電流源１３ａの入力端の電位は定電圧Ｖに比
してトランジスタＱ13のベースエミツタ間電位だけ低い
電位に保持される。トランジスタＱ11はコレクタが電源
電圧ＶCCに接続され、エミツタが定電流源１３ａの基準
電流Ｉ1 と温度特性がそろうと共に温度特性が変動しな
い定電流源１３ｂを介して基準電流Ｉ1 を接地ラインＧ
ＮＤに流す。
【００１４】次に電流源１０の受け側１２は、送り側１
１での基準電流Ｉ1 と等しい電流を出力電流Ｉ2 として
出力させるものである。まず、抵抗Ｒ1 を介して電源電
圧ＶCCに接続されているＰＮＰ形トランジスタＱ16及び
Ｑ17が設けられている。このトランジスタＱ16、Ｑ17及
び送り側１１のトランジスタＱ10はベースが共通に接続
されてカレントミラーに構成されている。またトランジ
スタＱ16及びＱ17の各コレクタに接続されたトランジス
タＱ14及びＱ15は、ベースが送り側１１のトランジスタ
Ｑ12のベースと共通に接続され、かつトランジスタＱ11
のエミツタとも接続されている。これによりトランジス
タＱ11のエミツタ電位を基準として、トランジスタ
Ｑ10、Ｑ16及びＱ17は、それぞれのコレクタに同一電位
が与えられている。このトランジスタＱ12、Ｑ14及びＱ
15はベース接地のトランジスタとなつている。
１での基準電流Ｉ1 と等しい電流を出力電流Ｉ2 として
出力させるものである。まず、抵抗Ｒ1 を介して電源電
圧ＶCCに接続されているＰＮＰ形トランジスタＱ16及び
Ｑ17が設けられている。このトランジスタＱ16、Ｑ17及
び送り側１１のトランジスタＱ10はベースが共通に接続
されてカレントミラーに構成されている。またトランジ
スタＱ16及びＱ17の各コレクタに接続されたトランジス
タＱ14及びＱ15は、ベースが送り側１１のトランジスタ
Ｑ12のベースと共通に接続され、かつトランジスタＱ11
のエミツタとも接続されている。これによりトランジス
タＱ11のエミツタ電位を基準として、トランジスタ
Ｑ10、Ｑ16及びＱ17は、それぞれのコレクタに同一電位
が与えられている。このトランジスタＱ12、Ｑ14及びＱ
15はベース接地のトランジスタとなつている。
【００１５】このトランジスタＱ14のコレクタは、ＰＮ
Ｐ形トランジスタＱ19のベース及びＮＰＮ形トランジス
タＱ18のコレクタと共通に接続され、当該トランジスタ
Ｑ18のエミツタは抵抗Ｒ2 を介して接地ラインＧＮＤに
接続されている。このトランジスタＱ18のコレクタ電流
を出力電流Ｉ2 としている。またトランジスタＱ15のコ
レクタは、トランジスタＱ20のベースと、トランジスタ
Ｑ19のエミツタとに接続されている。ちなみにトランジ
スタＱ20のコレクタは電源電圧ＶCCに接続され、トラン
ジスタＱ19のコレクタは接地ラインＧＮＤに接続されて
いる。
Ｐ形トランジスタＱ19のベース及びＮＰＮ形トランジス
タＱ18のコレクタと共通に接続され、当該トランジスタ
Ｑ18のエミツタは抵抗Ｒ2 を介して接地ラインＧＮＤに
接続されている。このトランジスタＱ18のコレクタ電流
を出力電流Ｉ2 としている。またトランジスタＱ15のコ
レクタは、トランジスタＱ20のベースと、トランジスタ
Ｑ19のエミツタとに接続されている。ちなみにトランジ
スタＱ20のコレクタは電源電圧ＶCCに接続され、トラン
ジスタＱ19のコレクタは接地ラインＧＮＤに接続されて
いる。
【００１６】以上の構成において、送り側１１のトラン
ジスタＱ13のエミツタに基準電流Ｉ1 が流れるときのト
ランジスタＱ13のベース電流をＩB1とすると、トランジ
スタＱ13のコレクタ電流ＩCQ13は、次式
ジスタＱ13のエミツタに基準電流Ｉ1 が流れるときのト
ランジスタＱ13のベース電流をＩB1とすると、トランジ
スタＱ13のコレクタ電流ＩCQ13は、次式
【数１】
で表される。また、トランジスタＱ11のエミツタは定電
流源１３ｂによつて電流Ｉ1 が流れ、トランジスタＱ11
とトランジスタＱ13は定電流源１３ｂ及び１３ａによつ
て同じ電流Ｉ1 を流している。これにより、トランジス
タＱ11のベース電流ＩBQ11はトランジスタＱ13のベース
電流ＩB1と等しくなる。
流源１３ｂによつて電流Ｉ1 が流れ、トランジスタＱ11
とトランジスタＱ13は定電流源１３ｂ及び１３ａによつ
て同じ電流Ｉ1 を流している。これにより、トランジス
タＱ11のベース電流ＩBQ11はトランジスタＱ13のベース
電流ＩB1と等しくなる。
【００１７】さらに、トランジスタＱ10のコレクタ電流
ＩCQ10は、トランジスタＱ11のベース電流ＩBQ11とトラ
ンジスタＱ13のコレクタ電流ＩCQ13との和で求められ
る。これにより、トランジスタＱ10のコレクタ電流Ｉ
CQ10は、（１）式を用いることにより、次式
ＩCQ10は、トランジスタＱ11のベース電流ＩBQ11とトラ
ンジスタＱ13のコレクタ電流ＩCQ13との和で求められ
る。これにより、トランジスタＱ10のコレクタ電流Ｉ
CQ10は、（１）式を用いることにより、次式
【数２】
で表される。ちなみにトランジスタＱ14、Ｑ15及びＱ12
のベース電流がトランジスタＱ11のベース電流に与える
誤差は微小であるため無視できる。
のベース電流がトランジスタＱ11のベース電流に与える
誤差は微小であるため無視できる。
【００１８】さらに、トランジスタＱ16及びＱ17のコレ
クタ電圧に関しては、ＮＰＮトランジスタとＰＮＰトラ
ンジスタのベース電圧の差分（ΔＶBE）がアーリー効果
に与える影響は約 0.1〔％〕であるため無視できる。よ
つてトランジスタＱ16及びＱ17のコレクタ電圧は、トラ
ンジスタＱ14及びＱ15によつて一定となるため、トラン
ジスタＱ10のコレクタ電圧と等しくなる。
クタ電圧に関しては、ＮＰＮトランジスタとＰＮＰトラ
ンジスタのベース電圧の差分（ΔＶBE）がアーリー効果
に与える影響は約 0.1〔％〕であるため無視できる。よ
つてトランジスタＱ16及びＱ17のコレクタ電圧は、トラ
ンジスタＱ14及びＱ15によつて一定となるため、トラン
ジスタＱ10のコレクタ電圧と等しくなる。
【００１９】従つて、トランジスタＱ16及びＱ17のコレ
クタ電流は、コレクタ電流ＩCQ10と同一となり、アーリ
ー効果の影響を受けないことになる。トランジスタＱ18
のコレクタ電流ＩCQ18は、トランジスタＱ14のコレクタ
電流をＩCQ14、ベース電流をＩBQ14、トランジスタＱ19
のベース電流をＩBQ19とすると、次式
クタ電流は、コレクタ電流ＩCQ10と同一となり、アーリ
ー効果の影響を受けないことになる。トランジスタＱ18
のコレクタ電流ＩCQ18は、トランジスタＱ14のコレクタ
電流をＩCQ14、ベース電流をＩBQ14、トランジスタＱ19
のベース電流をＩBQ19とすると、次式
【数３】
で表される。またコレクタ電流ＩCQ14は、次式
【数４】
で表され、（３）式及び（４）式より、次式
【数５】
が得られる。この（５）式のベース電流ＩBQ14とベース
電流ＩBQ19の差は微小であるため無視できる。よつて、
次式
電流ＩBQ19の差は微小であるため無視できる。よつて、
次式
【数６】
と表せる。このコレクタ電流ＩCQ18は出力電流Ｉ2 であ
るため、基準電流Ｉ1 と等しい出力電流Ｉ2 が伝送され
る。
るため、基準電流Ｉ1 と等しい出力電流Ｉ2 が伝送され
る。
【００２０】以上の構成によれば、ベース接地のＮＰＮ
形トランジスタＱ13と帰還ループのＮＰＮ形トランジス
タＱ11に等しい電流を流すことにより、トランジスタＱ
11のベース電流を高精度に補償してトランジスタＱ10、
Ｑ16及びＱ17のコレクタにトランジスタＱ11のベース電
流による誤差に影響されない同一電流Ｉ1 を流すことが
できる。また、共通ベースのトランジスタＱ16、Ｑ17の
コレクタに共通ベースのＰＮＰ形トランジスタＱ14、Ｑ
15のエミツタを接続すると共に、トランジスタＱ10のコ
レクタにＮＰＮ形トランジスタＱ11のベースを接続する
ことにより、トランジスタＱ10、Ｑ16及びＱ17のコレク
タ電位を同一に保つことができることにより、アーリー
効果の影響を受けなくなり同一電流が流せる。よつて、
基準電流Ｉ1 に高精度に対応した等しい出力電流Ｉ2 を
出力できる。
形トランジスタＱ13と帰還ループのＮＰＮ形トランジス
タＱ11に等しい電流を流すことにより、トランジスタＱ
11のベース電流を高精度に補償してトランジスタＱ10、
Ｑ16及びＱ17のコレクタにトランジスタＱ11のベース電
流による誤差に影響されない同一電流Ｉ1 を流すことが
できる。また、共通ベースのトランジスタＱ16、Ｑ17の
コレクタに共通ベースのＰＮＰ形トランジスタＱ14、Ｑ
15のエミツタを接続すると共に、トランジスタＱ10のコ
レクタにＮＰＮ形トランジスタＱ11のベースを接続する
ことにより、トランジスタＱ10、Ｑ16及びＱ17のコレク
タ電位を同一に保つことができることにより、アーリー
効果の影響を受けなくなり同一電流が流せる。よつて、
基準電流Ｉ1 に高精度に対応した等しい出力電流Ｉ2 を
出力できる。
【００２１】（２）第２実施例
図１との対応部分に同一符号を付して示す図２におい
て、本発明の電流源を接続したＧｍアンプを示す。この
Ｇｍアンプ２０は、電流源２１と、Ｇｍアンプ部２２
と、Ｇｍアンプ部２２からの出力電流ΔＩX を与える出
力部２３とが接続されている。電流源２１は、第１の実
施例におけるカレントミラー電流源１０の送り側１１の
構成のうち定電流源１３ａ及び１３ｂに代えて、定電流
Ｉをエミツタから抵抗を介して接地ラインＧＮＤに流す
トランジスタＱ24と、定電流Ｉをエミツタから抵抗を介
して接地ラインＧＮＤに流すトランジスタＱ24とがそれ
ぞれ接続されている。また電流源２１は、トランジスタ
Ｑ10のコレクタがトランジスタＱ22のベースに接続され
ている。トランジスタＱ22は、トランジスタＱ21及び抵
抗でなる定電流源によつて定電流２ＩX をエミツタから
接地ラインＧＮＤに流し、コレクタが電源電圧ＶCCに接
続されている。
て、本発明の電流源を接続したＧｍアンプを示す。この
Ｇｍアンプ２０は、電流源２１と、Ｇｍアンプ部２２
と、Ｇｍアンプ部２２からの出力電流ΔＩX を与える出
力部２３とが接続されている。電流源２１は、第１の実
施例におけるカレントミラー電流源１０の送り側１１の
構成のうち定電流源１３ａ及び１３ｂに代えて、定電流
Ｉをエミツタから抵抗を介して接地ラインＧＮＤに流す
トランジスタＱ24と、定電流Ｉをエミツタから抵抗を介
して接地ラインＧＮＤに流すトランジスタＱ24とがそれ
ぞれ接続されている。また電流源２１は、トランジスタ
Ｑ10のコレクタがトランジスタＱ22のベースに接続され
ている。トランジスタＱ22は、トランジスタＱ21及び抵
抗でなる定電流源によつて定電流２ＩX をエミツタから
接地ラインＧＮＤに流し、コレクタが電源電圧ＶCCに接
続されている。
【００２２】さらにトランジスタＱ10及びトランジスタ
Ｑ25はベースが共通に接続されており、共に抵抗Ｒを介
して電源電圧ＶCCに接続されている。因みに、トランジ
スタＱ23及びＱ24はベースが共通に接続されている。ト
ランジスタＱ13は、電源電圧Ｖに代えて基準電圧ＶREF
が与えられている。
Ｑ25はベースが共通に接続されており、共に抵抗Ｒを介
して電源電圧ＶCCに接続されている。因みに、トランジ
スタＱ23及びＱ24はベースが共通に接続されている。ト
ランジスタＱ13は、電源電圧Ｖに代えて基準電圧ＶREF
が与えられている。
【００２３】次に、Ｇｍアンプ部２２の回路は、複数の
電流源、第１の差動対のトランジスタＱ26及びＱ27と第
２の差動対のトランジスタＱ28及びＱ29とでなつてい
る。このトランジスタＱ26のコレクタは電流源２１のト
ランジスタＱ25のコレクタと共通に接続されている。
電流源、第１の差動対のトランジスタＱ26及びＱ27と第
２の差動対のトランジスタＱ28及びＱ29とでなつてい
る。このトランジスタＱ26のコレクタは電流源２１のト
ランジスタＱ25のコレクタと共通に接続されている。
【００２４】第１及び第２の差動対においては、トラン
ジスタＱ27及びＱ28のベースが基準電圧ＶREF に接続さ
れている。トランジスタＱ29及びＱ26のベースが共通に
接続されている。このトランジスタＱ26のベースには、
回路外からの信号を入力できるようになつており、ダイ
オード接続されている。また、第１の差動対のトランジ
スタＱ26及びＱ27の共通エミツタは、トランジスタＱ30
及び抵抗でなる電流源を介して電流２Ｉを接地ラインＧ
ＮＤに流す。同様に第２の差動対のトランジスタＱ28及
びＱ29のエミツタは、トランジスタＱ31及び抵抗でなる
電流源を介して電流４ＩX を接地ラインＧＮＤに流す。
トランジスタＱ28はコレクタの出力電流ΔＩX を出力部
２３に与え、コレクタがトランジスタＱ32のベースに接
続されている。第２の差動対のトランジスタＱ28及びＱ
29はそれぞれのコレクタに電流２ＩX が与えられる。こ
のトランジスタＱ32は、コレクタを電源電圧ＶCCに接続
し、エミツタより電流源を介して電流２ＩX を接地ライ
ンＧＮＤに流す。
ジスタＱ27及びＱ28のベースが基準電圧ＶREF に接続さ
れている。トランジスタＱ29及びＱ26のベースが共通に
接続されている。このトランジスタＱ26のベースには、
回路外からの信号を入力できるようになつており、ダイ
オード接続されている。また、第１の差動対のトランジ
スタＱ26及びＱ27の共通エミツタは、トランジスタＱ30
及び抵抗でなる電流源を介して電流２Ｉを接地ラインＧ
ＮＤに流す。同様に第２の差動対のトランジスタＱ28及
びＱ29のエミツタは、トランジスタＱ31及び抵抗でなる
電流源を介して電流４ＩX を接地ラインＧＮＤに流す。
トランジスタＱ28はコレクタの出力電流ΔＩX を出力部
２３に与え、コレクタがトランジスタＱ32のベースに接
続されている。第２の差動対のトランジスタＱ28及びＱ
29はそれぞれのコレクタに電流２ＩX が与えられる。こ
のトランジスタＱ32は、コレクタを電源電圧ＶCCに接続
し、エミツタより電流源を介して電流２ＩX を接地ライ
ンＧＮＤに流す。
【００２５】以上の構成において、電流源２１のトラン
ジスタＱ13のエミツタに電流源のトランジスタＱ24によ
つて電流Ｉが流れるときのトランジスタＱ13のベース電
流をＩB とすると、トランジスタＱ13のコレクタには電
流Ｉ−ＩB が流れる。トランジスタＱ11のエミツタは電
流源のトランジスタＱ23によつて電流Ｉが流れる。これ
により、トランジスタＱ11のベース電流はトランジスタ
Ｑ13のベース電流ＩB と等しくなる。また、トランジス
タＱ22のエミツタは電流源のトランジスタＱ21によつて
電流２ＩX が流れる。このときのトランジスタＱ22のベ
ース電流を２ＩBIX とする。
ジスタＱ13のエミツタに電流源のトランジスタＱ24によ
つて電流Ｉが流れるときのトランジスタＱ13のベース電
流をＩB とすると、トランジスタＱ13のコレクタには電
流Ｉ−ＩB が流れる。トランジスタＱ11のエミツタは電
流源のトランジスタＱ23によつて電流Ｉが流れる。これ
により、トランジスタＱ11のベース電流はトランジスタ
Ｑ13のベース電流ＩB と等しくなる。また、トランジス
タＱ22のエミツタは電流源のトランジスタＱ21によつて
電流２ＩX が流れる。このときのトランジスタＱ22のベ
ース電流を２ＩBIX とする。
【００２６】ここで、トランジスタＱ10のコレクタ電流
は、トランジスタＱ11及びＱ22の各ベース電流とトラン
ジスタＱ13のコレクタ電流の総和で求められる。よつ
て、トランジスタＱ10のコレクタには電流Ｉ＋２ＩBIX
が流れる。また、ベース接続のトランジスタＱ25のコレ
クタにも同量の電流Ｉ＋２ＩBIX が流れる。
は、トランジスタＱ11及びＱ22の各ベース電流とトラン
ジスタＱ13のコレクタ電流の総和で求められる。よつ
て、トランジスタＱ10のコレクタには電流Ｉ＋２ＩBIX
が流れる。また、ベース接続のトランジスタＱ25のコレ
クタにも同量の電流Ｉ＋２ＩBIX が流れる。
【００２７】トランジスタＱ13はベースに基準電圧Ｖ
REF が与えられていることにより、電流源のトランジス
タＱ24のコレクタ電圧を一定に保つことができる。ま
た、トランジスタＱ27は、ベースに基準電圧ＶREF が与
えられていることにより、トランジスタＱ30のコレクタ
電圧をトランジスタＱ24のコレクタ電圧と同一に保つこ
とができる。トランジスタＱ24、Ｑ23、Ｑ30の各ベース
は共通に接続されてカレントミラーに構成されており、
同じ電流Ｉを同一構成で流している。これにより、トラ
ンジスタＱ23のコレクタ電圧はトランジスタＱ30のコレ
クタ電圧と等しくなる。トランジスタＱ25のコレクタ電
位はトランジスタＱ26のベースエミツタ間電圧分、トラ
ンジスタＱ30のコレクタ電圧に比して高い。よつてトラ
ンジスタＱ10及びＱ25のコレクタ電位は等しくなる。従
つて、トランジスタＱ10及びＱ25のコレクタ電流は同一
となり、アーリ効果に影響されないことになる。さら
に、トランジスタＱ13は、トランジスタＱ11のベース電
流ＩB をトランジスタＱ13のベース電流ＩB で補償して
いる。
REF が与えられていることにより、電流源のトランジス
タＱ24のコレクタ電圧を一定に保つことができる。ま
た、トランジスタＱ27は、ベースに基準電圧ＶREF が与
えられていることにより、トランジスタＱ30のコレクタ
電圧をトランジスタＱ24のコレクタ電圧と同一に保つこ
とができる。トランジスタＱ24、Ｑ23、Ｑ30の各ベース
は共通に接続されてカレントミラーに構成されており、
同じ電流Ｉを同一構成で流している。これにより、トラ
ンジスタＱ23のコレクタ電圧はトランジスタＱ30のコレ
クタ電圧と等しくなる。トランジスタＱ25のコレクタ電
位はトランジスタＱ26のベースエミツタ間電圧分、トラ
ンジスタＱ30のコレクタ電圧に比して高い。よつてトラ
ンジスタＱ10及びＱ25のコレクタ電位は等しくなる。従
つて、トランジスタＱ10及びＱ25のコレクタ電流は同一
となり、アーリ効果に影響されないことになる。さら
に、トランジスタＱ13は、トランジスタＱ11のベース電
流ＩB をトランジスタＱ13のベース電流ＩB で補償して
いる。
【００２８】次に、Ｇｍアンプ部２２では、入力信号と
基準電圧ＶREF がつりあつているとき、次式
基準電圧ＶREF がつりあつているとき、次式
【数７】
に示す電流が第１の差動対のトランジスタＱ26及びＱ27
を流れる。また、第２の差動対のトランジスタＱ28及び
Ｑ29のエミツタには、電流４ＩXを流す電流源によつて
それぞれ２ＩX の電流が流れる。トランジスタＱ25のコ
レクタ電流Ｉ＋２ＩBIX がダイオード接続のトランジス
タＱ26に流れ、このとき電流２ＩBIX はベース電流とし
てトランジスタＱ29に流れ込む。このトランジスタＱ28
及びＱ29のベース電流は共に２ＩBIX となる。トランジ
スタＱ32は、電流源によつて電流２ＩX が流れるため、
当該トランジスタＱ32のベース電流は２ＩBIX となる。
を流れる。また、第２の差動対のトランジスタＱ28及び
Ｑ29のエミツタには、電流４ＩXを流す電流源によつて
それぞれ２ＩX の電流が流れる。トランジスタＱ25のコ
レクタ電流Ｉ＋２ＩBIX がダイオード接続のトランジス
タＱ26に流れ、このとき電流２ＩBIX はベース電流とし
てトランジスタＱ29に流れ込む。このトランジスタＱ28
及びＱ29のベース電流は共に２ＩBIX となる。トランジ
スタＱ32は、電流源によつて電流２ＩX が流れるため、
当該トランジスタＱ32のベース電流は２ＩBIX となる。
【００２９】よつて、トランジスタＱ28及びＱ29のコレ
クタ電流は、共に２ＩX −２ＩBIXで表される。Ｇｍア
ンプ部２２から出力部２３に流れる出力電流ΔＩX は、
電源電圧ＶCC側からトランジスタＱ28に流れる電流２Ｉ
X からトランジスタＱ32のベース電流２ＩBIX を引いた
値と、コレクタ電流２ＩX −２ＩBIX との差分となる。
従つて、出力電流ΔＩX はゼロとなる。よつてトランジ
スタＱ11のベース電流による出力電流ΔＩX の誤差か生
じることを防止できる。
クタ電流は、共に２ＩX −２ＩBIXで表される。Ｇｍア
ンプ部２２から出力部２３に流れる出力電流ΔＩX は、
電源電圧ＶCC側からトランジスタＱ28に流れる電流２Ｉ
X からトランジスタＱ32のベース電流２ＩBIX を引いた
値と、コレクタ電流２ＩX −２ＩBIX との差分となる。
従つて、出力電流ΔＩX はゼロとなる。よつてトランジ
スタＱ11のベース電流による出力電流ΔＩX の誤差か生
じることを防止できる。
【００３０】以上の構成によれば、電流源２１の内部に
設けられたベース接地のトランジスタＱ13と帰還ループ
のトランジスタＱ11に等しい電流Ｉを流すことにより、
トランジスタＱ13のベース電流を精度良く補償してトラ
ンジスタＱ10及びＱ25のコレクタにトランジスタＱ11の
ベース電流による誤差に影響されない同一電流を流すこ
とができる。また、共通ベースのトランジスタＱ10、Ｑ
25のコレクタに、同一のコレクタ電位を有する電流源を
接続して、トランジスタＱ10、Ｑ25のコレクタ電位を同
一に保つことができることにより、アーリー効果の影響
を受けなくなり同一電流が流せる。よつて基準電流Ｉ＋
２ＩBIX を高精度に折返してトランジスタＱ11のベース
電流による誤差のない出力電流ΔＩX をＧｍアンプ部２
２より出力部２３へ出力できる。
設けられたベース接地のトランジスタＱ13と帰還ループ
のトランジスタＱ11に等しい電流Ｉを流すことにより、
トランジスタＱ13のベース電流を精度良く補償してトラ
ンジスタＱ10及びＱ25のコレクタにトランジスタＱ11の
ベース電流による誤差に影響されない同一電流を流すこ
とができる。また、共通ベースのトランジスタＱ10、Ｑ
25のコレクタに、同一のコレクタ電位を有する電流源を
接続して、トランジスタＱ10、Ｑ25のコレクタ電位を同
一に保つことができることにより、アーリー効果の影響
を受けなくなり同一電流が流せる。よつて基準電流Ｉ＋
２ＩBIX を高精度に折返してトランジスタＱ11のベース
電流による誤差のない出力電流ΔＩX をＧｍアンプ部２
２より出力部２３へ出力できる。
【００３１】（３）他の実施例
なお上述の第１及び第２実施例においては、定電流Ｉ1
を流す定電流源１３ａ、１３ｂ及び定電流Ｉや２ＩX を
流す定電流源を用いるものについて述べたが、本発明は
これに限らず、電流を外部よりコントロールして変化さ
せるものでも同様の効果を得ることができる。
を流す定電流源１３ａ、１３ｂ及び定電流Ｉや２ＩX を
流す定電流源を用いるものについて述べたが、本発明は
これに限らず、電流を外部よりコントロールして変化さ
せるものでも同様の効果を得ることができる。
【００３２】
【発明の効果】上述のように本発明によれば、第１のト
ランジスタのエミツタ電流を流す第１の電流源の出力端
と同一電位を出力端に与えた第２の電流源により、ダイ
オード接続した第１導電形の第７のトランジスタを介し
て第４のトランジスタのコレクタ電流を流して、第３及
び第４のトランジスタのコレクタ電位を同一にするよう
にしたことにより、アーリー効果及びベース電流の誤差
を無くして高精度の出力電流が得られる電流源及び集積
回路を実現できる。また、ベースが第１のトランジスタ
のエミツタと接続された第２導電形の第６のトランジス
タのエミツタに、第４のトランジスタのコレクタ電流を
流して、第３及び第４のトランジスタのコレクタ電位を
同一にするようにしたことにより、アーリー効果及びベ
ース電流の誤差を無くして高精度の出力電流が得られる
電流源及び集積回路を実現できる。
ランジスタのエミツタ電流を流す第１の電流源の出力端
と同一電位を出力端に与えた第２の電流源により、ダイ
オード接続した第１導電形の第７のトランジスタを介し
て第４のトランジスタのコレクタ電流を流して、第３及
び第４のトランジスタのコレクタ電位を同一にするよう
にしたことにより、アーリー効果及びベース電流の誤差
を無くして高精度の出力電流が得られる電流源及び集積
回路を実現できる。また、ベースが第１のトランジスタ
のエミツタと接続された第２導電形の第６のトランジス
タのエミツタに、第４のトランジスタのコレクタ電流を
流して、第３及び第４のトランジスタのコレクタ電位を
同一にするようにしたことにより、アーリー効果及びベ
ース電流の誤差を無くして高精度の出力電流が得られる
電流源及び集積回路を実現できる。
【図１】本発明の第１実施例によるカレントミラー電流
源を示す接続図である。
源を示す接続図である。
【図２】本発明の第２実施例による電流源を示す接続図
である。
である。
【図３】従来の電流源を示す接続図である。
１、１０……電流源、２、１１……送り側、３，１２…
…受け側、１３ａ、１３ｂ……定電流源、２０……Ｇｍ
アンプ、２１……電流源、２２……Ｇｍアンプ部、２３
……出力部。
…受け側、１３ａ、１３ｂ……定電流源、２０……Ｇｍ
アンプ、２１……電流源、２２……Ｇｍアンプ部、２３
……出力部。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 高柳 喜幸
東京都品川区北品川６丁目７番35号ソニ
ー株式会社内
(56)参考文献 実開 平２−95919（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
Claims (4)
- 【請求項１】第１導電形の第１のトランジスタ及び第２
導電形の第２のトランジスタでベース電位をコレクタに
帰還させる第２導電形の第３のトランジスタのベース
と、第２導電形の第４のトランジスタのベースとを共通
に接続してカレントミラーに構成した電流源において、 上記第１のトランジスタのエミツタ電流と同値のエミツ
タ電流を流し、当該エミツタ電流を流すことにより上記
第３のトランジスタのコレクタ電流を流す第１導電形の
第５のトランジスタを具え、 ベースが上記第１のトランジスタのエミツタと接続され
た第２導電形の第６のトランジスタのエミツタに、上記
第４のトランジスタのコレクタ電流を流すことにより、
上記第３及び第４のトランジスタのコレクタ電位を同一
にすることを特徴とする電流源。 - 【請求項２】第１導電形の第１のトランジスタ及び第２
導電形の第２のトランジスタでベース電位をコレクタに
帰還させる第２導電形の第３のトランジスタのベース
と、第２導電形の第４のトランジスタのベースとを共通
に接続してカレントミラーに構成した電流源において、 上記第１のトランジスタのエミツタ電流と同値のエミツ
タ電流を流し、当該エミツタ電流を流すことにより上記
第３のトランジスタのコレクタ電流を流す第１導電形の
第５のトランジスタを具え、 上記第１のトランジスタのエミツタ電流を流す第１の電
流源の出力端と同一電位を出力端に与えた第２の電流源
により、ダイオード接続した第１導電形の第７のトラン
ジスタを介して上記第４のトランジスタのコレクタ電流
を流すことにより、上記第３及び第４のトランジスタの
コレクタ電位を同一にすることを特徴とする電流源。 - 【請求項３】第１導電形の第１のトランジスタ及び第２
導電形の第２のトランジスタでベース電位をコレクタに
帰還させる第２導電形の第３のトランジスタのベース
と、第２導電形の第４のトランジスタのベースとを共通
に接続してカレントミラーに構成した電流源を用いた集
積回路において、 上記電流源に上記第１のトランジスタのエミツタ電流と
同値のエミツタ電流を流し、当該エミツタ電流を流すこ
とにより上記第３のトランジスタのコレクタ電流を流す
第１導電形の第５のトランジスタを具え、ベースが上記
第１のトランジスタのエミツタと接続された第２導電形
の第６のトランジスタのエミツタに、上記第４のトラン
ジスタのコレクタ電流を流すことにより、上記第３及び
第４のトランジスタのコレクタ電位を同一にすることを
特徴とする集積回路。 - 【請求項４】第１導電形の第１のトランジスタ及び第２
導電形の第２のトランジスタでベース電位をコレクタに
帰還させる第２導電形の第３のトランジスタのベース
と、第２導電形の第４のトランジスタのベースとを共通
に接続してカレントミラーに構成した電流源を用いた集
積回路において、 上記電流源に上記第１のトランジスタのエミツタ電流と
同値のエミツタ電流を流し、当該エミツタ電流を流すこ
とにより上記第３のトランジスタのコレクタ電流を流す
第１導電形の第５のトランジスタを具え、上記第１のト
ランジスタのエミツタ電流を流す第１の電流源の出力端
と同一電位を出力端に与えた第２の電流源により、ダイ
オード接続した第１導電形の第７のトランジスタを介し
て上記第４のトランジスタのコレクタ電流を流すことに
より、上記第３及び第４のトランジスタのコレクタ電位
を同一にすることを特徴とする電流源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18834495A JP3534275B2 (ja) | 1995-06-30 | 1995-06-30 | 電流源及び集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18834495A JP3534275B2 (ja) | 1995-06-30 | 1995-06-30 | 電流源及び集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0918251A JPH0918251A (ja) | 1997-01-17 |
| JP3534275B2 true JP3534275B2 (ja) | 2004-06-07 |
Family
ID=16221982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18834495A Expired - Lifetime JP3534275B2 (ja) | 1995-06-30 | 1995-06-30 | 電流源及び集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3534275B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3380845B2 (ja) * | 1997-10-30 | 2003-02-24 | シャープ株式会社 | 直流安定化電源回路 |
-
1995
- 1995-06-30 JP JP18834495A patent/JP3534275B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0918251A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| JPH0136346B2 (ja) | ||
| KR870002693B1 (ko) | 증폭기 장치 | |
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JP3534275B2 (ja) | 電流源及び集積回路 | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| US6091294A (en) | Amplifier circuit | |
| JPH0918745A (ja) | 映像信号クランプ回路 | |
| JPH10163770A (ja) | 直流制御差動ベース電圧発生回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| US4254381A (en) | Balanced-to-single-ended signal converters | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP2695787B2 (ja) | 電圧−電流変換回路 | |
| JP2793194B2 (ja) | 定電流回路 | |
| JP2567869B2 (ja) | 電圧／電流変換回路 | |
| JP3396524B2 (ja) | 電圧電流変換回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JP2580941Y2 (ja) | 差動増幅器 | |
| JP3226105B2 (ja) | 演算整流回路 | |
| JPH0332096Y2 (ja) | ||
| JP2694945B2 (ja) | 電流量制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |