JP2000075942A - オフセット電圧トリミング回路 - Google Patents
オフセット電圧トリミング回路Info
- Publication number
- JP2000075942A JP2000075942A JP10241937A JP24193798A JP2000075942A JP 2000075942 A JP2000075942 A JP 2000075942A JP 10241937 A JP10241937 A JP 10241937A JP 24193798 A JP24193798 A JP 24193798A JP 2000075942 A JP2000075942 A JP 2000075942A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- trimming
- offset voltage
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
- H03F3/45596—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction
- H03F3/45618—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction by using balancing means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45732—Indexing scheme relating to differential amplifiers the LC comprising a voltage generating circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Static Random-Access Memory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、温度変化によってオフセット電圧
が変化することを防止するオフセット電圧トリミング回
路を提供することを目的とする。 【解決手段】 定電流源回路１５，１６を、零の温度特
性を持つツェナーダイオードＤｚと、ツェナーダイオー
ドＤｚに直列接続されるダイオード接続された第１トラ
ンジスタＱ２１と、並列に接続されるカレントミラーを
構成する第２，第３のトランジスタＱ２２，Ｑ２３と、
第２トランジスタＱ２２に直列接続されトリミング抵抗
Ｒ１，Ｒ２と同様の温度特性を持つ抵抗Ｒ２１とで構成
し、第３トランジスタＱ２３からトリミング抵抗Ｒ１，
Ｒ２に電流を供給するため、抵抗Ｒ２１とトリミング抵
抗Ｒ１，Ｒ２との温度特性が相殺され、温度変化によっ
てオフセット電圧が変化することを防止できる。
が変化することを防止するオフセット電圧トリミング回
路を提供することを目的とする。 【解決手段】 定電流源回路１５，１６を、零の温度特
性を持つツェナーダイオードＤｚと、ツェナーダイオー
ドＤｚに直列接続されるダイオード接続された第１トラ
ンジスタＱ２１と、並列に接続されるカレントミラーを
構成する第２，第３のトランジスタＱ２２，Ｑ２３と、
第２トランジスタＱ２２に直列接続されトリミング抵抗
Ｒ１，Ｒ２と同様の温度特性を持つ抵抗Ｒ２１とで構成
し、第３トランジスタＱ２３からトリミング抵抗Ｒ１，
Ｒ２に電流を供給するため、抵抗Ｒ２１とトリミング抵
抗Ｒ１，Ｒ２との温度特性が相殺され、温度変化によっ
てオフセット電圧が変化することを防止できる。
Description
【０００１】
【発明の属する技術分野】本発明はオフセット電圧トリ
ミング回路に関し、特に、入力電圧の差電圧を増幅して
出力するセンスアンプ回路のオフセット電圧を調整する
オフセット電圧トリミング回路に関する。
ミング回路に関し、特に、入力電圧の差電圧を増幅して
出力するセンスアンプ回路のオフセット電圧を調整する
オフセット電圧トリミング回路に関する。
【０００２】
【従来の技術】従来より、センスアンプ回路のオフセッ
ト電圧トリミング回路として図２に示す回路が知られて
いる。図２において、一対の入力端子１０，１１に印可
される入力信号は差動回路（センスアンプ回路）を構成
するｎｐｎトランジスタＱ１，Ｑ２のベースに供給され
る。トランジスタＱ１，Ｑ２のエミッタは共通接続され
定電流源１２を介して接地されている。
ト電圧トリミング回路として図２に示す回路が知られて
いる。図２において、一対の入力端子１０，１１に印可
される入力信号は差動回路（センスアンプ回路）を構成
するｎｐｎトランジスタＱ１，Ｑ２のベースに供給され
る。トランジスタＱ１，Ｑ２のエミッタは共通接続され
定電流源１２を介して接地されている。
【０００３】トランジスタＱ１，Ｑ２それぞれのコレク
タはゲインを決定する抵抗Ｒ３の両端に接続されると共
に、オフセット電圧を調整するためのトリミング抵抗Ｒ
１，Ｒ２それぞれの一端に接続されている。トリミング
抵抗Ｒ１，Ｒ２それぞれの他端は一対の出力端子１３，
１４に接続されると共に、定電流源１５，１６を介して
電源Ｖｃｃに接続されている。
タはゲインを決定する抵抗Ｒ３の両端に接続されると共
に、オフセット電圧を調整するためのトリミング抵抗Ｒ
１，Ｒ２それぞれの一端に接続されている。トリミング
抵抗Ｒ１，Ｒ２それぞれの他端は一対の出力端子１３，
１４に接続されると共に、定電流源１５，１６を介して
電源Ｖｃｃに接続されている。
【０００４】トリミング抵抗Ｒ１，Ｒ２は、図３に示す
ように両端間をアルミ配線１７で短絡した拡散抵抗Ｒａ
１〜Ｒａｎを直列接続しておき、アルミ配線１７上のＸ
印位置をレーザで焼き切る（トリミング）することによ
り、抵抗値を調整することができる。この抵抗値の調整
により、一対の入力端子１０，１１間の電圧が零のとき
は一対の出力端子１３，１４間の出力電圧が零となるよ
うに、トランジスタＱ１，Ｑ２に対するオフセット電圧
を調整する。
ように両端間をアルミ配線１７で短絡した拡散抵抗Ｒａ
１〜Ｒａｎを直列接続しておき、アルミ配線１７上のＸ
印位置をレーザで焼き切る（トリミング）することによ
り、抵抗値を調整することができる。この抵抗値の調整
により、一対の入力端子１０，１１間の電圧が零のとき
は一対の出力端子１３，１４間の出力電圧が零となるよ
うに、トランジスタＱ１，Ｑ２に対するオフセット電圧
を調整する。
【０００５】従来においては、定電流源１５，１６とし
て図４に示す回路が使われている。図４において、ｎｐ
ｎトランジスタＱ１１のベースは抵抗Ｒ１１を介して接
地され、エミッタは接地され、コレクタは抵抗Ｒ１２を
介して電源Ｖｃｃに接続されている。また、トランジス
タＱ１１のベースにはｎｐｎトランジスタＱ１２のエミ
ッタが接続されており、トランジスタＱ１２のベースは
トランジスタＱ１１のコレクタに接続され、トランジス
タＱ１２のコレクタは電流出力端子２０とされている。
て図４に示す回路が使われている。図４において、ｎｐ
ｎトランジスタＱ１１のベースは抵抗Ｒ１１を介して接
地され、エミッタは接地され、コレクタは抵抗Ｒ１２を
介して電源Ｖｃｃに接続されている。また、トランジス
タＱ１１のベースにはｎｐｎトランジスタＱ１２のエミ
ッタが接続されており、トランジスタＱ１２のベースは
トランジスタＱ１１のコレクタに接続され、トランジス
タＱ１２のコレクタは電流出力端子２０とされている。
【０００６】上記の電流出力端子２０における出力電流
Ｉ0 は、抵抗Ｒ１１の両端電圧をＶ A （ＶA はトランジ
スタＱ１１のベース・エミッタ間の順方向降下電圧ＶBE
に等しい）とすると、次式で表される。 Ｉ0 ＝ＶA ／Ｒ１１ …（１）
Ｉ0 は、抵抗Ｒ１１の両端電圧をＶ A （ＶA はトランジ
スタＱ１１のベース・エミッタ間の順方向降下電圧ＶBE
に等しい）とすると、次式で表される。 Ｉ0 ＝ＶA ／Ｒ１１ …（１）
【０００７】
【発明が解決しようとする課題】図２のトリミング抵抗
Ｒ１，Ｒ２は、正の温度特性を有している。つまり、温
度が上がると、抵抗値が増大する。これに対して、図４
に示す定電流源回路では、出力電流Ｉ0 の温度特性は、
次式で表される。 Ｉ0 ／ｄＴ＝（ｄＶA ／ｄＴ−Ｉ0 ・ｄＲ１１／ｄＴ）／Ｒ１１ ≒ｄＶA ／ｄＴ・（１／Ｒ１１） ≒−２／Ｒ１１ ［ｍＶ／℃］ …（２） 但し、Ｔは温度、ｄは増分を表し、ｄＶA ／ｄＴ≫Ｉ0
・ｄＲ１１／ｄＴ、ｄＶA ／ｄＴはトランジスタＱ１１
のベース・エミッタ間の順方向降下電圧ＶBEに等しいた
め、−２［ｍＶ／℃］程度の温度特性を有している。
Ｒ１，Ｒ２は、正の温度特性を有している。つまり、温
度が上がると、抵抗値が増大する。これに対して、図４
に示す定電流源回路では、出力電流Ｉ0 の温度特性は、
次式で表される。 Ｉ0 ／ｄＴ＝（ｄＶA ／ｄＴ−Ｉ0 ・ｄＲ１１／ｄＴ）／Ｒ１１ ≒ｄＶA ／ｄＴ・（１／Ｒ１１） ≒−２／Ｒ１１ ［ｍＶ／℃］ …（２） 但し、Ｔは温度、ｄは増分を表し、ｄＶA ／ｄＴ≫Ｉ0
・ｄＲ１１／ｄＴ、ｄＶA ／ｄＴはトランジスタＱ１１
のベース・エミッタ間の順方向降下電圧ＶBEに等しいた
め、−２［ｍＶ／℃］程度の温度特性を有している。
【０００８】ここで、トリミング抵抗Ｒ１，Ｒ２が正の
温度特性であるのに対し、定電流源１５，１６が負の温
度特性で相殺する方向ではあるが、二つの温度特性の絶
対値を等しくすることは困難である。このため、温度変
化によってトランジスタＱ１，Ｑ２に対するオフセット
電圧が変化してしまうという問題があった。本発明は、
上記の点に鑑みなされたもので、温度変化によってオフ
セット電圧が変化することを防止するオフセット電圧ト
リミング回路を提供することを目的とする。
温度特性であるのに対し、定電流源１５，１６が負の温
度特性で相殺する方向ではあるが、二つの温度特性の絶
対値を等しくすることは困難である。このため、温度変
化によってトランジスタＱ１，Ｑ２に対するオフセット
電圧が変化してしまうという問題があった。本発明は、
上記の点に鑑みなされたもので、温度変化によってオフ
セット電圧が変化することを防止するオフセット電圧ト
リミング回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、所定の温度特性を持つトリミング抵抗に定電流源回
路から電流を流しオフセット電圧を得るオフセット電圧
トリミング回路において、前記定電流源回路を、零の温
度特性を持つツェナーダイオードと、前記ツェナーダイ
オードに直列接続されるダイオード接続された第１トラ
ンジスタと、前記並列に接続されるカレントミラーを構
成する第２，第３のトランジスタと、前記第２トランジ
スタに直列接続され前記トリミング抵抗と同様の温度特
性を持つ抵抗とで構成し、前記第３トランジスタから前
記トリミング抵抗に電流を供給する。
は、所定の温度特性を持つトリミング抵抗に定電流源回
路から電流を流しオフセット電圧を得るオフセット電圧
トリミング回路において、前記定電流源回路を、零の温
度特性を持つツェナーダイオードと、前記ツェナーダイ
オードに直列接続されるダイオード接続された第１トラ
ンジスタと、前記並列に接続されるカレントミラーを構
成する第２，第３のトランジスタと、前記第２トランジ
スタに直列接続され前記トリミング抵抗と同様の温度特
性を持つ抵抗とで構成し、前記第３トランジスタから前
記トリミング抵抗に電流を供給する。
【００１０】このように、定電流源回路を、零の温度特
性を持つツェナーダイオードと、ツェナーダイオードに
直列接続されるダイオード接続された第１トランジスタ
と、並列に接続されるカレントミラーを構成する第２，
第３のトランジスタと、第２トランジスタに直列接続さ
れトリミング抵抗と同様の温度特性を持つ抵抗とで構成
し、第３トランジスタからトリミング抵抗に電流を供給
するため、抵抗とトリミング抵抗との温度特性が相殺さ
れ、温度変化によってオフセット電圧が変化することを
防止できる。
性を持つツェナーダイオードと、ツェナーダイオードに
直列接続されるダイオード接続された第１トランジスタ
と、並列に接続されるカレントミラーを構成する第２，
第３のトランジスタと、第２トランジスタに直列接続さ
れトリミング抵抗と同様の温度特性を持つ抵抗とで構成
し、第３トランジスタからトリミング抵抗に電流を供給
するため、抵抗とトリミング抵抗との温度特性が相殺さ
れ、温度変化によってオフセット電圧が変化することを
防止できる。
【００１１】
【発明の実施の形態】図１は本発明のオフセット電圧ト
リミング回路に適用される定電流源回路の一実施例の回
路図を示す。この定電流源回路が図２に示す定電流源１
５，１６として使用される。図１において、ｐｎｐトラ
ンジスタＱ２１はベースとコレクタとの間を短絡されて
ダイオード接続されており、このコレクタはツェナーダ
イオードＤｚのカソードに接続されている。ツェナーダ
イオードＤｚのアノードは接地されている。このツェナ
ーダイオードＤｚは温度特性がほぼ零となるように設定
されている。
リミング回路に適用される定電流源回路の一実施例の回
路図を示す。この定電流源回路が図２に示す定電流源１
５，１６として使用される。図１において、ｐｎｐトラ
ンジスタＱ２１はベースとコレクタとの間を短絡されて
ダイオード接続されており、このコレクタはツェナーダ
イオードＤｚのカソードに接続されている。ツェナーダ
イオードＤｚのアノードは接地されている。このツェナ
ーダイオードＤｚは温度特性がほぼ零となるように設定
されている。
【００１２】トランジスタＱ２１のエミッタは定電流源
３０を介して電源Ｖｃｃに接続されている。また、トラ
ンジスタＱ２１のエミッタはｐｎｐトランジスタＱ２
２，Ｑ２３それぞれのエミッタと共通接続されている。
ところで、トランジスタＱ２１はトランジスタＱ２２，
Ｑ２３それぞれに対して２倍のエミッタ面積とされてい
る。
３０を介して電源Ｖｃｃに接続されている。また、トラ
ンジスタＱ２１のエミッタはｐｎｐトランジスタＱ２
２，Ｑ２３それぞれのエミッタと共通接続されている。
ところで、トランジスタＱ２１はトランジスタＱ２２，
Ｑ２３それぞれに対して２倍のエミッタ面積とされてい
る。
【００１３】トランジスタＱ２２，Ｑ２３はベースを共
通接続され、トランジスタＱ２２のベースとコレクタと
の間を短絡されてカレントミラー回路を構成している。
トランジスタＱ２２のコレクタは抵抗Ｒ２１の一端に接
続され、抵抗Ｒ２１の他端は接地されている。トランジ
スタＱ２３のコレクタは電流出力端子３２と接続されて
いる。抵抗Ｒ２１はトリミング抵抗Ｒ１，Ｒ２と同じ拡
散抵抗で、例えば同一の拡散課程で形成される。このた
め、抵抗Ｒ２１はトリミング抵抗Ｒ１，Ｒ２と同じ温度
特性を持つ。この電流出力端子３２が図２に示すトリミ
ング抵抗Ｒ１，Ｒ２に接続される。
通接続され、トランジスタＱ２２のベースとコレクタと
の間を短絡されてカレントミラー回路を構成している。
トランジスタＱ２２のコレクタは抵抗Ｒ２１の一端に接
続され、抵抗Ｒ２１の他端は接地されている。トランジ
スタＱ２３のコレクタは電流出力端子３２と接続されて
いる。抵抗Ｒ２１はトリミング抵抗Ｒ１，Ｒ２と同じ拡
散抵抗で、例えば同一の拡散課程で形成される。このた
め、抵抗Ｒ２１はトリミング抵抗Ｒ１，Ｒ２と同じ温度
特性を持つ。この電流出力端子３２が図２に示すトリミ
ング抵抗Ｒ１，Ｒ２に接続される。
【００１４】ここで、電源Ｖｃｃから定電流源３０を介
してトランジスタＱ２１，ツェナーダイオードＤｚを通
して電流が流れる。また、カレントミラー構成のトラン
ジスタＱ２２とトランジスタＱ２３それぞれのエミッタ
には同量の電流が流れ、電流出力端子３２から流れ出す
電流Ｉ0 は次式で表される。 Ｉ0 ＝Ｖｂ／Ｒ２１ …（３） 但し、Ｖｂは抵抗Ｒ２１の両端間電圧である。
してトランジスタＱ２１，ツェナーダイオードＤｚを通
して電流が流れる。また、カレントミラー構成のトラン
ジスタＱ２２とトランジスタＱ２３それぞれのエミッタ
には同量の電流が流れ、電流出力端子３２から流れ出す
電流Ｉ0 は次式で表される。 Ｉ0 ＝Ｖｂ／Ｒ２１ …（３） 但し、Ｖｂは抵抗Ｒ２１の両端間電圧である。
【００１５】このとき、トランジスタＱ２１のコレクタ
である点Ａの電圧は、ツェナーダイオードＤｚのツェナ
ー電圧にトランジスタＱ２１のベース・エミッタ間の順
方向降下電圧ＶBEを加算した値であり、ツェナーダイオ
ードＤｚの温度特性が零であるため、−２［ｍＶ／℃］
程度の温度特性を有している。そして、トランジスタＱ
２２のコレクタである点Ｂでは、点Ａの電圧からトラン
ジスタＱ２２のベース・エミッタ間の順方向降下電圧Ｖ
BEを減算した値であり、温度特性が零である。つまり、
点Ｂの電圧Ｖｂは温度変化の影響を受けない。このた
め、（３）式で表され、温度特性を持つ抵抗Ｒ２１の影
響を受け電流出力端子３２から流れ出す電流Ｉ0 がトリ
ミング抵抗Ｒ１，Ｒ２を流れ、これにより生じる電圧降
下は温度特性が零となる。
である点Ａの電圧は、ツェナーダイオードＤｚのツェナ
ー電圧にトランジスタＱ２１のベース・エミッタ間の順
方向降下電圧ＶBEを加算した値であり、ツェナーダイオ
ードＤｚの温度特性が零であるため、−２［ｍＶ／℃］
程度の温度特性を有している。そして、トランジスタＱ
２２のコレクタである点Ｂでは、点Ａの電圧からトラン
ジスタＱ２２のベース・エミッタ間の順方向降下電圧Ｖ
BEを減算した値であり、温度特性が零である。つまり、
点Ｂの電圧Ｖｂは温度変化の影響を受けない。このた
め、（３）式で表され、温度特性を持つ抵抗Ｒ２１の影
響を受け電流出力端子３２から流れ出す電流Ｉ0 がトリ
ミング抵抗Ｒ１，Ｒ２を流れ、これにより生じる電圧降
下は温度特性が零となる。
【００１６】
【発明の効果】上述の如く、定電流源回路を、零の温度
特性を持つツェナーダイオードと、ツェナーダイオード
に直列接続されるダイオード接続された第１トランジス
タと、並列に接続されるカレントミラーを構成する第
２，第３のトランジスタと、第２トランジスタに直列接
続されトリミング抵抗と同様の温度特性を持つ抵抗とで
構成し、第３トランジスタからトリミング抵抗に電流を
供給するため、抵抗とトリミング抵抗との温度特性が相
殺され、温度変化によってオフセット電圧が変化するこ
とを防止できる。
特性を持つツェナーダイオードと、ツェナーダイオード
に直列接続されるダイオード接続された第１トランジス
タと、並列に接続されるカレントミラーを構成する第
２，第３のトランジスタと、第２トランジスタに直列接
続されトリミング抵抗と同様の温度特性を持つ抵抗とで
構成し、第３トランジスタからトリミング抵抗に電流を
供給するため、抵抗とトリミング抵抗との温度特性が相
殺され、温度変化によってオフセット電圧が変化するこ
とを防止できる。
【図１】本発明のオフセット電圧トリミング回路に適用
される定電流源回路の一実施例の回路図である。
される定電流源回路の一実施例の回路図である。
【図２】センスアンプ回路のオフセット電圧トリミング
回路の一実施例の構成図である。
回路の一実施例の構成図である。
【図３】トリミング抵抗Ｒ１，Ｒ２を説明するための図
である。
である。
【図４】従来のオフセット電圧トリミング回路に適用さ
れる定電流源回路の一実施例の回路図である。
れる定電流源回路の一実施例の回路図である。
Ｑ２１，Ｑ２２，Ｑ２３ ｐｎｐトランジスタ Ｒ１，Ｒ２ トリミング抵抗 Ｒ２１ 抵抗 １５，１６，３０ 定電流源 ３２ 電流出力端子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B015 HH01 JJ41 KB13 KB74 QQ04 QQ08 QQ10 QQ13 5H430 BB01 BB05 BB11 EE03 EE09 FF12 GG02 LA21 LA22 LB02 5J091 AA01 AA12 AA58 CA02 CA13 CA31 FA08 HA02 HA08 HA20 HA25 HA26 KA02 KA05 KA09 KA12 KA47 MA19 MA21 TA01
Claims (1)
- 【請求項１】 所定の温度特性を持つトリミング抵抗に
定電流源回路から電流を流しオフセット電圧を得るオフ
セット電圧トリミング回路において、 前記定電流源回路を、 零の温度特性を持つツェナーダイオードと、 前記ツェナーダイオードに直列接続されるダイオード接
続された第１トランジスタと、 前記並列に接続されるカレントミラーを構成する第２，
第３のトランジスタと、 前記第２トランジスタに直列接続され前記トリミング抵
抗と同様の温度特性を持つ抵抗とで構成し、 前記第３トランジスタから前記トリミング抵抗に電流を
供給することを特徴とするオフセット電圧トリミング回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10241937A JP2000075942A (ja) | 1998-08-27 | 1998-08-27 | オフセット電圧トリミング回路 |
| US09/364,009 US6285258B1 (en) | 1998-08-27 | 1999-07-29 | Offset voltage trimming circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10241937A JP2000075942A (ja) | 1998-08-27 | 1998-08-27 | オフセット電圧トリミング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000075942A true JP2000075942A (ja) | 2000-03-14 |
Family
ID=17081796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10241937A Pending JP2000075942A (ja) | 1998-08-27 | 1998-08-27 | オフセット電圧トリミング回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6285258B1 (ja) |
| JP (1) | JP2000075942A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694466B1 (ko) * | 2001-12-27 | 2007-03-12 | 매그나칩 반도체 유한회사 | 전류 보상 바이어스 회로 |
| JP2008301083A (ja) * | 2007-05-30 | 2008-12-11 | Mitsubishi Electric Corp | 差動信号生成回路 |
| JP2014153780A (ja) * | 2013-02-05 | 2014-08-25 | Ricoh Co Ltd | 定電流回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7356716B2 (en) * | 2005-02-24 | 2008-04-08 | International Business Machines Corporation | System and method for automatic calibration of a reference voltage |
| US7433790B2 (en) * | 2005-06-06 | 2008-10-07 | Standard Microsystems Corporation | Automatic reference voltage trimming technique |
| US7956679B2 (en) * | 2009-07-29 | 2011-06-07 | Freescale Semiconductor, Inc. | Differential amplifier with offset voltage trimming |
| US10218339B2 (en) | 2017-07-27 | 2019-02-26 | Nxp Usa, Inc. | Voltage monitor with a trmimming circuit and method therefore |
| US10924066B2 (en) * | 2018-10-11 | 2021-02-16 | Semiconductor Components Industries, Llc | Offset voltage trimming for operational amplifiers |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4038607A (en) * | 1976-08-23 | 1977-07-26 | Rca Corporation | Complementary field effect transistor amplifier |
| JPS57160206A (en) * | 1981-03-27 | 1982-10-02 | Toshiba Corp | Fine current source circuit |
| US4454416A (en) * | 1982-01-13 | 1984-06-12 | Sprague Electric Company | Photo-electric circuit employing current mirrors |
| US4612496A (en) * | 1984-10-01 | 1986-09-16 | Motorola, Inc. | Linear voltage-to-current converter |
| US4611178A (en) * | 1985-05-08 | 1986-09-09 | Burr-Brown Corporation | Push-pull output circuit |
| US6049253A (en) * | 1998-01-29 | 2000-04-11 | Matsushita Electric Industrial Co., Ltd. | Operational amplifier |
| JP3710616B2 (ja) * | 1998-02-12 | 2005-10-26 | 東芝デジタルメディアエンジニアリング株式会社 | トランジスタ保護回路および出力電力増幅回路 |
-
1998
- 1998-08-27 JP JP10241937A patent/JP2000075942A/ja active Pending
-
1999
- 1999-07-29 US US09/364,009 patent/US6285258B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694466B1 (ko) * | 2001-12-27 | 2007-03-12 | 매그나칩 반도체 유한회사 | 전류 보상 바이어스 회로 |
| JP2008301083A (ja) * | 2007-05-30 | 2008-12-11 | Mitsubishi Electric Corp | 差動信号生成回路 |
| JP2014153780A (ja) * | 2013-02-05 | 2014-08-25 | Ricoh Co Ltd | 定電流回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6285258B1 (en) | 2001-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010082344A (ko) | 레벨 시프트 회로 | |
| JP6927070B2 (ja) | 補正電流出力回路及び補正機能付き基準電圧回路 | |
| EP0131340B1 (en) | Current stabilising circuit | |
| JP2000075942A (ja) | オフセット電圧トリミング回路 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US4019121A (en) | Circuit arrangement for producing a compensated current | |
| JP2005122277A (ja) | バンドギャップ定電圧回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JPH03222470A (ja) | 閾値電圧生成回路 | |
| KR100571088B1 (ko) | 재핑 회로 | |
| JP2000261260A (ja) | 電圧・電流変換回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| JP2002108464A (ja) | 定電流回路 | |
| JPH10321935A (ja) | 発光素子駆動回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JP3403054B2 (ja) | 温度特性補正回路 | |
| JP2002344257A (ja) | 差動アンプ、および、それを用いた受光アンプ回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| KR20000020584U (ko) | 기준전압 발생기 | |
| JPH11177353A (ja) | 電圧電流変換回路 | |
| JPS59139710A (ja) | 演算増幅回路 | |
| JPH0646370B2 (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |