KR100571088B1 - 재핑 회로 - Google Patents

재핑 회로 Download PDF

Info

Publication number
KR100571088B1
KR100571088B1 KR1020030097292A KR20030097292A KR100571088B1 KR 100571088 B1 KR100571088 B1 KR 100571088B1 KR 1020030097292 A KR1020030097292 A KR 1020030097292A KR 20030097292 A KR20030097292 A KR 20030097292A KR 100571088 B1 KR100571088 B1 KR 100571088B1
Authority
KR
South Korea
Prior art keywords
current
transistor
zapping
adjustment
transistors
Prior art date
Application number
KR1020030097292A
Other languages
English (en)
Other versions
KR20040060783A (ko
Inventor
이노우에히데까즈
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040060783A publication Critical patent/KR20040060783A/ko
Application granted granted Critical
Publication of KR100571088B1 publication Critical patent/KR100571088B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 트랜지스터의 온 시에 안정된 전류를 흘리는 것을 목적으로 한다. 이를 위해, 재핑이 행해지고 있지 않은 상태에서는 트랜지스터 Q1, Q4, Q7로 전류가 흐르고, 조정 전류 I1, I2, I3은 흐르지 않는다. 한편, 재핑 단자 PD1, PD2, PD3에 소정의 고전압을 거는 재핑을 행하면, 재핑 다이오드 ZD1, ZD2, ZD3이 파괴되어 단락된다. 이것에 의해, 트랜지스터 Q1, Q4, Q7이 오프되며, 트랜지스터 Q2, Q5, Q8가 온되어 조정 전류 I1, I2, I3이 흐른다. 여기서, 트랜지스터 Q2, Q5, Q8은 다이오드 접속되어 있기 때문에, 이들 Vce는 일정값으로 되어 있어, 이들 온 저항이 조정 전류 I1, I2, I3의 크기에 영향을 미치지 않아서, 안정된 조정 전류를 얻을 수 있다.
재핑 회로, 재핑 단자, 재핑 다이오드, 상기 전류 결정 트랜지스터, 에미터 저항

Description

재핑 회로{ZAPPING CIRCUIT}
도 1은 실시예의 회로를 나타내는 도면.
도 2는 다른 실시예의 회로를 나타내는 도면.
〈도면의 주요 부분에 대한 부호의 설명>
10, 12 : 기준 전원
PD1, PD2, PD3 : 재핑 단자
Q1∼Q26 : 트랜지스터
R1∼R3 : 저항
Vreg : 전원
ZD1∼ZD3 : 재핑 다이오드
본 발명은 전류량을 재핑에 의해 조정하는 재핑 회로에 관한 것이다.
종래부터, 각종 회로에서는 최종적으로 조정 작업이 필요해지는 경우가 많다. 특히, 반도체 집적 회로 등은 소자의 변동을 없앨 수 없어서, 제품 완성 시에, 특성을 조정할 필요가 있다.
이 최종적인 조정에는 여러 가지가 있지만, 재핑에 의해 내부 회로의 전류량의 조정을 행하는 방법이 있다. 이 재핑에서는 예를 들면 재핑 다이오드가 접속된 재핑 단자를 제공하여 두고, 이 재핑 단자로의 소정 전압 인가에 의해 재핑 다이오드를 파괴한다. 그리고, 이 재핑 다이오드에 의해 온 오프되는 트랜지스터를 제공하여 둠으로써, 내부 회로에서의 정전류원의 전류량 등을 조정할 수 있다.
이러한 재핑 회로로서는 여러가지가 알려져 있다. 예를 들면, 특허 문헌 1 등에 나타나 있다.
[특허 문헌 1]
일본 특허 공개 제2002-261243호 공보
여기서, 재핑에 의해 온/오프되는 트랜지스터는 온될 때에는 그 트랜지스터에 흐르는 전류량이 기준 전류의 조정용 전류로 되어 있는 경우가 많다. 예를 들면, 상기 특허 문헌 1에서는 복수의 조정 전류 트랜지스터의 온 오프를 제어하여, 전체의 전류량을 제어하고 있다. 따라서, 그 조정 전류 트랜지스터가 온일 때에 흐르는 전류량이 중요해진다.
여기서, 종래의 회로에서는 통상 조정 전류 트랜지스터는 저항과 직렬 접속되며, 저항의 크기에 따라 상기 조정 전류 트랜지스터에 흐르는 조정 전류의 전류량을 설정하고 있다. 그러나, 조정 전류 트랜지스터는 통상 풀 온시키기 위해, 그 Vce가 작아져 포화 상태가 된다. 따라서, 조정 전류의 크기는 저항의 저항값뿐만 아니라 조정 전류 트랜지스터의 온 저항(에미터 저항)의 영향도 받는다. 그리고, 포화 상태의 온 저항은 트랜지스터의 변동의 영향을 크게 받으며, 따라서 조정 전류가 변동된다는 문제가 있었다. 트랜지스터의 온 저항이 온도 특성을 갖기 때문에, 이 보상이 곤란하였다.
본 발명은 정전류원의 전류량을 결정하는 기준 전류를 흘리는 기준 트랜지스터와, 이 기준 트랜지스터에 흐르는 기준 전류 중 적어도 일부를 구성하는 조정 전류를 흘리는 조정 전류 트랜지스터와, 이 조정 전류 트랜지스터와 전류 미러를 구성하고, 조정 전류 트랜지스터에 흐르는 조정 전류의 크기를 결정하는 다이오드 접속된 전류량 결정 트랜지스터와, 이 전류량 결정 트랜지스터와 병렬 접속되며, 온인 경우에 전류량 결정 트랜지스터 대신 전류를 흘려 전류량 결정 트랜지스터의 전류를 오프 상태로 하며, 오프인 경우에 전류량 결정 트랜지스터가 전류를 흘리는 스위칭 트랜지스터를 가지며, 상기 스위칭 트랜지스터가 재핑 단자에 대한 재핑 조작에 의해 온 또는 오프로 설정되고, 이것에 의해 기준 전류량이 조정되는 것을 특징으로 한다.
이와 같이 전류량 결정 트랜지스터는 다이오드 접속되어 있다. 따라서, 전류량 결정 트랜지스터에 전류가 흐르는 경우에는 전압 강하로 인해 낮아진 전압은 Vbe이다. 따라서, 트랜지스터의 온 저항에 의존하지 않아서, 안정적으로 정전류를 흘릴 수 있다.
또한, 상기 전류 결정 트랜지스터에는 전류값이 저항에 의해 결정되는 기준 전압을 인가하며, 또한 기준 전원은 다이오드 접속한 보상용 트랜지스터를 포함하 며, 전류 결정 트랜지스터의 온도 특성을 보상용 트랜지스터의 온도 특성에 의한 기준 전압의 전압 변화에 의해 보상하는 것이 적합하다.
이와 같이 기준 전원에 다이오드를 삽입함으로써, 전류량 결정 트랜지스터의 온도 특성을 용이하게 보상할 수 있다.
이하, 본 발명의 실시예에 대하여 도면에 기초하여 설명한다.
도 1은 실시예의 구성을 도시하는 회로도이다.
기준 전원(10)은 기준 전압을 출력하는 회로이며, 본 실시예에서는 소정의 전원 Vreg와 접지 간에 배치한 저항 R01, 다이오드 D1, 저항 R02의 직렬 접속으로 이루어져 있다. 이것에 의해, 전원 Vreg의 전압과, 다이오드 D1에 의한 전압 강하(1Vbe)와, 저항 R01, R02의 저항값에 의해 다이오드 D1의 상측(애노드측) 전압이 결정되며, 이것이 기준 전압으로서 출력된다. 따라서, 기준 전압에는 다이오드 D1에서의 1Vbe에 대한 온도 특성이 나타나게 된다.
기준 전압은, 연산 증폭기 OP1의 플러스 입력단에 입력된다. 이 연산 증폭기 OP1은 출력단이 마이너스 입력단에 단락된 버퍼 증폭기이다. 따라서, 연산 증폭기 OP1의 출력에는 기준 전압이 안정적으로 출력된다.
연산 증폭기 OP1의 출력에는 저항 R1을 통하여 2개의 에미터가 접지에 접속된 NPN 트랜지스터 Q1, Q2의 콜렉터가 접속되어 있다. 트랜지스터 Q2의 베이스 콜렉터 간은 단락(다이오드 접속)되어 있으며, 이 트랜지스터 Q2의 베이스에는 에미터가 접지에 접속된 NPN 트랜지스터 Q3의 베이스가 접속되어 있다. 따라서, 트랜지스터 Q2와 Q3은 전류 미러를 구성한다. 그리고, 기준 전압으로부터 1Vbe를 감산한 전압을 저항 R1의 저항값으로 제산한 크기의 조정 전류 I1이 트랜지스터 Q2에 흐르며, 동일한 전류가 트랜지스터 Q3에도 흐른다.
이 예에서는 연산 증폭기 OP1의 출력에는 저항 R1, 트랜지스터 Q1, Q2, Q3으로 이루어지는 회로와 동일한 구성의 회로가 2개 더 설치되어 있다. 즉, 저항 R2, 트랜지스터 Q4, Q5, Q6으로 이루어지는 회로와, 저항 R3, 트랜지스터 Q7, Q8, Q9로 이루어지는 회로가 설치되어 있으며, 트랜지스터 Q6은 저항 R2에 의해 결정되는 조정 전류 I2를 흘려서, 트랜지스터 Q9는 저항 R3에 의해 결정되는 조정 전류 I3을 흘린다.
트랜지스터 Q3, Q6, Q9의 콜렉터는 에미터가 저항을 통하여 전원 Vreg에 접속되며, 베이스 에미터 간이 단락된 PNP 트랜지스터 Q10의 콜렉터에 공통 접속되어 있다. 따라서, 트랜지스터 Q3, Q6, Q9에 흐르는 조정 전류를 가산한 것이 트랜지스터 Q10에 흐른다. 이 트랜지스터 Q10에는 에미터가 저항을 통하여 전원 Vreg에 접속된 PNP 트랜지스터 Q11의 베이스가 접속되어 있으며, 이 트랜지스터 Q11의 에미터가 전류 출력단으로 되어 있다.
따라서, 트랜지스터 Q10과 트랜지스터 Q11은 전류 미러를 구성하고 있으며, 기준 트랜지스터인 트랜지스터 Q10에 흐르는 기준 전류와 동일한 기준 전류가 트랜지스터 Q11에 흘러서 이것이 출력된다. 또, 트랜지스터 Q10과 전류 미러 접속을 하는 트랜지스터를 복수개 설치하면 각각으로부터 기준 전류를 출력할 수 있다. 또, 출력 트랜지스터의 에미터 면적을 변경하면, 출력하는 전류의 크기는 다른 값으로 설정할 수 있다.
트랜지스터 Q1의 베이스에는 전원 Vreg와 접지 간에 배치된 3개의 저항 R11, R12, R13의 직렬 접속 저항 R12, R13의 접속점이 접속되어 있다. 이 저항 R12, R13의 접속점의 전압은 트랜지스터 Q1이 충분히 온되는 전압으로 되도록 저항 R11, R12, R13의 저항값이 설정되어 있다. 또한, 저항 R11, R12, R13의 직렬 접속 저항 R11, R12의 접속점에는 애노드가 접지에 접속된 재핑 다이오드 ZD1의 캐소드가 접속됨과 함께, 재핑 단자 PD1이 접속되어 있다.
또한, 트랜지스터 Q4, Q7의 베이스에도, 트랜지스터 Q1의 베이스에 접속되어 있는 것과 동일한 회로가 형성되어 있다. 즉, 트랜지스터 Q4의 베이스에는 저항 R21, R22, R23으로 이루어지는 저항 분할 회로와, 이것에 접속된 재핑 다이오드 ZD2, 및 재핑 단자 PD2가 접속되며, 트랜지스터 Q7의 베이스에는 저항 R31, R32, R33으로 이루어지는 저항 분할 회로와, 이것에 접속된 재핑 다이오드 ZD3, 및 재핑 단자 PD3이 접속되어 있다.
재핑 단자 PD1, PD2, PD3에 의한 재핑을 행하기 전에는 재핑 다이오드 ZD1, ZD2, ZD3은 기능하고 있으며, 그 캐소드측의 전압은 유지된다. 따라서, 트랜지스터 Q1, Q4, Q7은 온되어 있다. 이들 트랜지스터 Q1, Q4, Q7은 온되어 있으면, 트랜지스터 Q2, Q5, Q8 대신 전류를 흘리도록 설정되어 있고, 트랜지스터 Q2, Q5, Q8에는 전류는 흐르지 않는다. 따라서, 트랜지스터 Q2, Q3, Q5, Q6, Q8, Q9에도 전류는 흐르지 않아서, 조정 전류 I1=I2=I3=0으로 되며, 이들의 합인 전류도 0으로 되어, 트랜지스터 Q10, 트랜지스터 Q11에도 전류는 흐르지 않는다. 따라서, 재핑 회로로부터의 출력 전류는 0이 되어 있다.
이러한 회로에서, 재핑 단자 PD1, PD2, PD3에 재핑 다이오드 ZD1, ZD2, ZD3을 파괴하는 데 충분한 전압을 개별적으로 인가함으로써, 재핑 다이오드 ZD1, ZD2, ZD3을 개별적으로 파괴할 수 있다. 그리고, 재핑 다이오드 ZD1, ZD2, ZD3은 파괴된 경우에는 재핑 단자 PD1, PD2, PD3을 접지에 접속한다.
예를 들면, 재핑 단자 PD1에 소정의 전압을 인가하여, 재핑 다이오드 ZD1이 파괴된 경우에는 트랜지스터 Q1의 베이스가 접지에 접속되어 오프된다. 이것에 의해, 트랜지스터 Q1이 오프가 되어, 조정 전류 I1이 트랜지스터 Q2에 흐른다. 따라서, 트랜지스터 Q3, 트랜지스터 Q10, 트랜지스터 Q11에도 조정 전류 I1이 흐르게 된다.
재핑 단자 PD2에 의해 재핑한 경우에는 조정 전류 I2가 트랜지스터 Q5, 트랜지스터 Q6, 트랜지스터 Q10, 트랜지스터 Q11에도 흐르고, 재핑 단자 PD3에 의해 재핑한 경우에는 조정 전류 I3이 트랜지스터 Q8, 트랜지스터 Q9, 트랜지스터 Q10, 트랜지스터 Q11에도 흐른다. 따라서, 재핑에 의해, 트랜지스터 Q11의 전류를 0, I1, I2, I3, I1+I2, I2+I3, I3+I1, I1+I2+I3의 8 종류로 설정할 수 있다. 예를 들면, 조정 전류 I1, I2, I3을 1:2:4로 설정하여 두면, 0∼7의 7 종류의 전류를 얻을 수 있다.
또, 전류 미러를 구성하는 2개의 트랜지스터(Q1, Q2), (Q4, Q5), (Q7, Q8)끼리의 에미터 면적비를 각각 변경함으로써, 조정 전류 I1, I2, I3을 개별적으로 변경할 수 있으며, 또한 저항 R1, R2, R3의 저항값을 변경함으로써, 조정 전류 I1, I2, I3을 개별적으로 변경할 수 있다.
그리고, 본 실시예에서는 트랜지스터 Q1, Q4, Q7이 온인 경우에는 대응하는 조정 전류는 흐르지 않는다. 따라서, 조정 전류의 설정에서, 이들 트랜지스터 Q1, Q4, Q7의 온 저항을 고려할 필요가 없다. 또한, 트랜지스터 Q1, Q4, Q7이 오프인 경우에는 트랜지스터 Q2, Q5, Q8에 전류가 흐른다. 그러나, 상술한 바와 같이 트랜지스터 Q2, Q5, Q8은 콜렉터 베이스 간이 단락되어 있으며, 여기에서의 전압 강하는 1Vbe로 일정해진다. 따라서, 재핑을 행한 경우에서의 조정 전류 I1, I2, I3은 저항 R1, R2, R3에 따르지만, 트랜지스터 Q2, Q5, Q8의 온 저항에는 따르지 않게 된다. 따라서, 조정 전류 I1, I2, I3이 트랜지스터의 변동의 영향을 받기 어려워진다. 또한, 조정 전류 I1, I2, I3은 트랜지스터 Q1, Q4, Q7의 Vbe의 온도 특성의 영향을 받지만, 기준 전원(10)으로부터의 기준 전압이 다이오드 D1의 Vbe의 온도 특성의 영향을 받기 때문에, 양자의 온도 특성이 상쇄된다. 따라서, 조정 전류 I1, I2, I3은 기본적으로 트랜지스터의 온도 특성의 영향을 받지 않는다는 이점을 얻을 수 있다.
상술한 실시예에서는 조정 전류용의 트랜지스터 Q2, Q3, Q5, Q6, Q8, Q9를 NPN 트랜지스터로 하였지만, 이것 대신 PNP 트랜지스터를 채용할 수도 있다. 이 경우의 회로를 도 2에 도시한다.
재핑 단자 PD1, PD2, PD3과, 이것에 접속되는 재핑 다이오드 ZD1, ZD2, ZD3 및 저항 R11, R12, R13, R21, R22, R23, R31, R32, R33에 대한 구성은 상술한 경우와 마찬가지이다. 3개의 조정 전류 온 오프를 위한 회로는 동일하므로, 하나의 회로에 대하여 설명한다.
저항 R12, R13의 접속점은 NPN 트랜지스터 Q21의 베이스에 접속되며, 이 트랜지스터의 에미터는 접지에 접속되고, 콜렉터는 2개의 저항을 통해 전원 Vreg에 접속되어 있다. 그리고, 이 2개의 저항의 접속점이 PNP 트랜지스터 Q22의 베이스에 접속되어 있다. 이 트랜지스터 Q22의 에미터는 전원 Vreg에 접속되며, 콜렉터는 동일하게 에미터가 전원 Vreg에 접속된 PNP 트랜지스터 Q23의 콜렉터에 접속되어 있다. 트랜지스터 Q23의 콜렉터 베이스 간은 단락되어 있으며, 그 베이스는 트랜지스터 Q24의 베이스에 접속되어 있다. 이 트랜지스터 Q24는 에미터가 전원 Vreg에 접속되어 있어서, 트랜지스터 Q23과 전류 미러를 구성한다.
또한, 트랜지스터 Q22와 Q23의 콜렉터에는 출력단과 마이너스 입력 단자가 단락된 연산 증폭기 OP1의 출력이 저항 R1을 통하여 접속되어 있다. 연산 증폭기 OP1의 플러스 입력 단자에는 기준 전원(12)이 접속되어 있다. 이 기준 전원은 전원 Vreg와 접지 간에 저항 R01, 다이오드 D1, 저항 R02의 직렬 접속을 갖고 있다는 점에서, 기준 전원(10)과 동일하지만, 다이오드 D1의 캐소드(하측)가 연산 증폭기 OP1의 마이너스 입력 단자에 접속되어 있다.
그리고, 트랜지스터 Q24의 콜렉터는 에미터가 접지에 접속되며 콜렉터 베이스 간이 단락된 NPN 트랜지스터 Q25의 콜렉터에 접속되고, 이 트랜지스터 Q25의 베이스에 에미터가 접지에 접속된 트랜지스터 Q26의 베이스가 접속되어 있다.
따라서, 재핑을 행하지 않는 경우에는 트랜지스터 Q21이 온되며, 트랜지스터 Q22가 온되고, 따라서 트랜지스터 Q23, Q24가 오프로 되어서, 조정 전류는 흐르지 않는다. 한편, 재핑을 행한 경우에는 트랜지스터 Q21이 오프되며, 트랜지스터 Q22 가 오프되고, 따라서 트랜지스터 Q23, Q24가 온으로 되어서, 조정 전류는 흐른다. 그리고, 이 구성에서도, 트랜지스터 Q23이 온인 경우에, Vce=Vbe로 고정되어 있어서, 트랜지스터 Q23의 온 저항의 영향을 받지 않는다. 또한, 트랜지스터 Q22의 온도 특성은 다이오드 D1의 온도 특성에 의해 보상된다.
이와 같이 본 실시예의 회로에 의해 안정된 전류값의 조정 전류의 조정을 행할 수 있다. 따라서, 각종 회로에서, 이 재핑에 의해 조정한 전류를 이용할 수 있다. 예를 들면, 대역 통과 필터에서의 중앙 주파수의 조정용 전류 등에 적합하게 이용할 수 있다.
이상 설명한 바와 같이 전류량 결정 트랜지스터는 다이오드 접속되어 있다. 따라서, 전류량 결정 트랜지스터에 전류가 흐르는 경우에는 전압 강하로 인해 낮아진 전압은 Vbe이다. 따라서, 트랜지스터의 온 저항에 의존하지 않고, 안정적으로 정전류를 흘릴 수 있다.
또한, 이 전류량 결정 트랜지스터의 온도 특성은 상기 트랜지스터로의 전류량을 결정하는 데 이용하는 기준 전원에 다이오드를 삽입함으로써 용이하게 보상할 수 있다.

Claims (2)

  1. 정전류원의 전류량을 결정하는 기준 전류를 흘리는 기준 트랜지스터와,
    상기 기준 트랜지스터에 흐르는 기준 전류 중 적어도 일부를 구성하는 조정 전류를 흘리는 조정 전류 트랜지스터와,
    상기 조정 전류 트랜지스터와 전류 미러를 구성하며, 조정 전류 트랜지스터에 흐르는 조정 전류의 크기를 결정하는 다이오드 접속된 전류량 결정 트랜지스터와,
    상기 전류량 결정 트랜지스터와 병렬 접속되며, 온인 경우에 전류량 결정 트랜지스터 대신 전류를 흘려서 전류량 결정 트랜지스터의 전류를 오프 상태로 하고, 오프인 경우에 전류량 결정 트랜지스터가 전류를 흘리는 스위칭 트랜지스터
    를 포함하며,
    상기 스위칭 트랜지스터가 재핑 단자에 대한 재핑 조작에 의해 온 또는 오프로 설정되며, 이것에 의해 기준 전류량이 조정되는 재핑 회로.
  2. 제1항에 있어서,
    상기 전류 결정 트랜지스터에는 전류값이 저항에 의해 결정되는 기준 전압을 인가하며, 또한 기준 전원은 다이오드 접속된 보상용 트랜지스터를 포함하며, 전류 결정 트랜지스터의 온도 특성을 보상용 트랜지스터의 온도 특성에 의한 기준 전압의 전압 변화에 의해 보상하는 재핑 회로.
KR1020030097292A 2002-12-27 2003-12-26 재핑 회로 KR100571088B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00381412 2002-12-27
JP2002381412A JP4259860B2 (ja) 2002-12-27 2002-12-27 ザッピング回路

Publications (2)

Publication Number Publication Date
KR20040060783A KR20040060783A (ko) 2004-07-06
KR100571088B1 true KR100571088B1 (ko) 2006-04-14

Family

ID=32732717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097292A KR100571088B1 (ko) 2002-12-27 2003-12-26 재핑 회로

Country Status (4)

Country Link
US (1) US6946900B2 (ko)
JP (1) JP4259860B2 (ko)
KR (1) KR100571088B1 (ko)
CN (1) CN1229868C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693711B2 (ja) * 2011-04-12 2015-04-01 ルネサスエレクトロニクス株式会社 電圧発生回路
US9519303B2 (en) * 2014-02-10 2016-12-13 Infineon Technologies Ag Precision current sensing
JP6536449B2 (ja) * 2016-03-28 2019-07-03 セイコーエプソン株式会社 定電流回路、温度センサーおよび温度補償機能付き時計

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727309A (en) * 1987-01-22 1988-02-23 Intel Corporation Current difference current source
DE69223776T2 (de) * 1992-06-26 1998-07-16 Discovision Ass Logikausgangstreiber
US5579356A (en) * 1995-07-28 1996-11-26 Micron Quantum Devices, Inc. Timer circuit with programmable decode circuitry
JP3445041B2 (ja) * 1995-11-13 2003-09-08 三菱電機株式会社 半導体集積回路
JP2002261243A (ja) 2001-03-02 2002-09-13 Sanyo Electric Co Ltd 電流調整回路

Also Published As

Publication number Publication date
JP4259860B2 (ja) 2009-04-30
US6946900B2 (en) 2005-09-20
CN1512582A (zh) 2004-07-14
JP2004213272A (ja) 2004-07-29
CN1229868C (zh) 2005-11-30
US20040145409A1 (en) 2004-07-29
KR20040060783A (ko) 2004-07-06

Similar Documents

Publication Publication Date Title
US10209732B2 (en) Bandgap reference circuit with tunable current source
US7019585B1 (en) Method and circuit for adjusting a reference voltage signal
KR20010082344A (ko) 레벨 시프트 회로
US4567444A (en) Current mirror circuit with control means for establishing an input-output current ratio
US4658205A (en) Reference voltage generating circuit
KR100571088B1 (ko) 재핑 회로
KR20000075637A (ko) 전류 리미터 회로
JPH04315207A (ja) 電源回路
US6175265B1 (en) Current supply circuit and bias voltage circuit
US5410242A (en) Capacitor and resistor connection in low voltage current source for splitting poles
JP2000075942A (ja) オフセット電圧トリミング回路
EP0611105B1 (en) Current source
KR20010074941A (ko) 전자 회로
KR100375386B1 (ko) 집적회로의웨이퍼단계온도보상
US5148055A (en) Holding circuit for providing a large time constant by using a base current to charge the capacitor
KR19990047967A (ko) 바이어스 안정화 회로
JP3105716B2 (ja) カレントミラー回路
CA2055858C (en) Holding circuit
JP3009980B2 (ja) 可変利得増幅器
JP2993431B2 (ja) ヒステリシスコンパレータ
JPS62182819A (ja) 電源回路
KR930008346Y1 (ko) 제어범위를 확장시킨 자동이득 제어회로
KR200211734Y1 (ko) 가변전압 분배회로
JP3323034B2 (ja) 定電流供給回路
JPH0786843A (ja) 増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee