JPS60236509A - 差動可変増幅回路 - Google Patents
差動可変増幅回路Info
- Publication number
- JPS60236509A JPS60236509A JP9333984A JP9333984A JPS60236509A JP S60236509 A JPS60236509 A JP S60236509A JP 9333984 A JP9333984 A JP 9333984A JP 9333984 A JP9333984 A JP 9333984A JP S60236509 A JPS60236509 A JP S60236509A
- Authority
- JP
- Japan
- Prior art keywords
- analog switch
- resistance
- amplifier circuit
- operational amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/001—Digital control of analog signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明は、ゲイン設定用抵抗の切り替えにアナログスイ
ッチを用いた差動増幅回路に関する。
ッチを用いた差動増幅回路に関する。
（ロ）従来技術と問題点
オペアンプを用いた差動増幅回路において、ゲインを可
変にするためにはアナログスイッチを用いて複数の抵抗
ペアを切換える方法が一般的に使用されている。
変にするためにはアナログスイッチを用いて複数の抵抗
ペアを切換える方法が一般的に使用されている。
第１図は従来の差動可変増幅回路の構成例であり、図中
、ＯＰはオペアンプ、Ｒ１〜Ｒ５は抵抗。
、ＯＰはオペアンプ、Ｒ１〜Ｒ５は抵抗。
ＳＷＺ〜ＳＷ４はアナログスイッチ、ＡとＢは入力端子
、Ｃは出力端子である。
、Ｃは出力端子である。
第２図はアナログスイッチの構成例であり、図中、Ｐは
Ｐ型ＭＯ３）ランジスタ、ｎはｎ型ＭＯＳトランジスタ
、ＩＮＶはインバータ、Ｄは制御入力端子、ＥとＦはス
イッチの人、出力端子である。第１図の従来回路による
と、アナログスイッチのオン抵抗（通常、数十Ω〜数百
Ω）の影響が回路定数の決定の際、表われてくる。すな
わち、理想的な場合に比べてＲ２−Ｒ５の値を決めると
きに、アナログスイッチのオン抵抗ｒを加味しなければ
ならない。また、アナログスイッチの種類が変わると、
オン抵抗が変わるのでＲ２〜ＲＳの値を変えなければな
らないという不都合がある。
Ｐ型ＭＯ３）ランジスタ、ｎはｎ型ＭＯＳトランジスタ
、ＩＮＶはインバータ、Ｄは制御入力端子、ＥとＦはス
イッチの人、出力端子である。第１図の従来回路による
と、アナログスイッチのオン抵抗（通常、数十Ω〜数百
Ω）の影響が回路定数の決定の際、表われてくる。すな
わち、理想的な場合に比べてＲ２−Ｒ５の値を決めると
きに、アナログスイッチのオン抵抗ｒを加味しなければ
ならない。また、アナログスイッチの種類が変わると、
オン抵抗が変わるのでＲ２〜ＲＳの値を変えなければな
らないという不都合がある。
第１図において、対になっている４つのアナログスイッ
チの内どれか１つ１例えばＳＷｉがオンになっていると
すると、理想的な増幅度はしかしながら、第１図の構成
では、電流が流れるループにアナログスイッチが入っＣ
いるので、アナログスイッチのオン抵抗の影響が表われ
°ζくる。
チの内どれか１つ１例えばＳＷｉがオンになっていると
すると、理想的な増幅度はしかしながら、第１図の構成
では、電流が流れるループにアナログスイッチが入っＣ
いるので、アナログスイッチのオン抵抗の影響が表われ
°ζくる。
今、各アナログスイッチのオン抵抗がすべて「であると
すると、実際の増幅度は、 想的な増幅度とは異なってくる。
すると、実際の増幅度は、 想的な増幅度とは異なってくる。
（ハ）発明の目的
本発明は、上記欠点を解決し、アナログスイッチのオン
抵抗の影響を無視できる差動可変増幅回路を実現するこ
とを目的とする。
抵抗の影響を無視できる差動可変増幅回路を実現するこ
とを目的とする。
（ニ）発明の構成
上記目的を達成するために、本発明による差動可変増幅
回路は、オペアンプと、複数の抵抗を直列接続した直列
抵抗回路であって一端が第１の入力端子とされ、他端が
上記オペアンプの出力端子に接続される第１の直列抵抗
回路と、複数の抵抗を直列接続した直列抵抗回路であっ
て一端が第２の入力端子とされ、他端が接地される第２
の直列抵抗回路と、上記第１の直列抵抗回路の各抵抗接
続点に一端が接続され他端が上記オペアンプの（−）入
力端子に共通接続さる複数のアナログスイッチからなる
第１のアナログスイッチ手段と、上記第２の直列抵抗回
路の各抵抗接続点に一端が接続され他端が、Ｌ記オペア
ンプの（−ト）入力端子に共通接続される複数の゛ｒア
ナログスイッチらなり上記第１のアナログスイッチ手段
と連係して動作する第２のアナログスイッチ手段とをそ
なえて構成したことを特徴とする。
回路は、オペアンプと、複数の抵抗を直列接続した直列
抵抗回路であって一端が第１の入力端子とされ、他端が
上記オペアンプの出力端子に接続される第１の直列抵抗
回路と、複数の抵抗を直列接続した直列抵抗回路であっ
て一端が第２の入力端子とされ、他端が接地される第２
の直列抵抗回路と、上記第１の直列抵抗回路の各抵抗接
続点に一端が接続され他端が上記オペアンプの（−）入
力端子に共通接続さる複数のアナログスイッチからなる
第１のアナログスイッチ手段と、上記第２の直列抵抗回
路の各抵抗接続点に一端が接続され他端が、Ｌ記オペア
ンプの（−ト）入力端子に共通接続される複数の゛ｒア
ナログスイッチらなり上記第１のアナログスイッチ手段
と連係して動作する第２のアナログスイッチ手段とをそ
なえて構成したことを特徴とする。
（ホ）発明の実施例
第３図は本発明による１実施例の差動可変増幅回路を示
す図であり、図中、ＯＰはオペアンプ。
す図であり、図中、ＯＰはオペアンプ。
Ｒ１−Ｒ５は抵抗、５Ｗｌ−３Ｗヰはアナログスイッチ
、ＡとＢは入力端子、Ｃは出力端子である。
、ＡとＢは入力端子、Ｃは出力端子である。
第３図に示す実施例の回路構成によれば、オペアンプの
入力インピーダンスは非常に高いため、アナログスイッ
チのオン抵抗はほとんど無視できる。第３図の構成にお
ける増幅度は次の通りである。
入力インピーダンスは非常に高いため、アナログスイッ
チのオン抵抗はほとんど無視できる。第３図の構成にお
ける増幅度は次の通りである。
今、ＳＷｌのペアだけ、オンになっている場合、増幅度
Ａは、 １ となる。また例えば、ＳＷ２のペアだけオンになってい
る場合、 となる。
Ａは、 １ となる。また例えば、ＳＷ２のペアだけオンになってい
る場合、 となる。
以下、同様である。
（へ）発明の効果
本発明によれば、アナログスイッチのオン抵抗を考慮に
入れることなく、差動可変増幅回路のゲイン設定を行な
うことができるため、回路設計。
入れることなく、差動可変増幅回路のゲイン設定を行な
うことができるため、回路設計。
ゲイン調整等が容易になるというすぐれた効果を奏する
。
。
Claims (1)
- オペアンプと、複数の抵抗を直列接続した直列抵抗回路
であって一端が第１の入力端子とされ、他端が上記オペ
アンプの出力端子に接続される第１の直列抵抗回路と、
複数の抵抗を直列接続した直列抵抗回路であって一端が
第２の入力端子とされ、他端が接地される第２の直列抵
抗回路と、上記第１の直列抵抗回路の各抵抗接続点に一
端が接続され他端が上記オペアンプの（−）入力端子に
共通接続される複数のアナログスイッチ手段と、上記第
２の直列抵抗回路の各抵抗接続点に一端が接続され他端
が上記オペアンプの（＋）入力端子に共通接続される複
数のアナログスイッチからなり上記第１のアナログスイ
ッチ手段と連係して動作する第２のアナログスイッチ手
段とをそなえて構成したことを特徴とする差動可変増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9333984A JPS60236509A (ja) | 1984-05-10 | 1984-05-10 | 差動可変増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9333984A JPS60236509A (ja) | 1984-05-10 | 1984-05-10 | 差動可変増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60236509A true JPS60236509A (ja) | 1985-11-25 |
Family
ID=14079506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9333984A Pending JPS60236509A (ja) | 1984-05-10 | 1984-05-10 | 差動可変増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60236509A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226324A (ja) * | 1989-02-27 | 1990-09-07 | Fuji Xerox Co Ltd | 入力処理装置 |
| JPH02138919U (ja) * | 1989-04-24 | 1990-11-20 | ||
| US5285169A (en) * | 1991-08-24 | 1994-02-08 | Deutsche Itt Industries Gmbh | Monolithic integrated differential amplifier with digital gain setting |
| EP0774834A1 (en) * | 1995-11-10 | 1997-05-21 | Fujitsu Limited | Variable gain amplification circuitry |
| US7795978B2 (en) | 2007-09-25 | 2010-09-14 | Fujitsu Semiconductor Limited | Programmable gain circuit and amplification circuit |
-
1984
- 1984-05-10 JP JP9333984A patent/JPS60236509A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226324A (ja) * | 1989-02-27 | 1990-09-07 | Fuji Xerox Co Ltd | 入力処理装置 |
| JPH02138919U (ja) * | 1989-04-24 | 1990-11-20 | ||
| US5285169A (en) * | 1991-08-24 | 1994-02-08 | Deutsche Itt Industries Gmbh | Monolithic integrated differential amplifier with digital gain setting |
| EP0774834A1 (en) * | 1995-11-10 | 1997-05-21 | Fujitsu Limited | Variable gain amplification circuitry |
| US7795978B2 (en) | 2007-09-25 | 2010-09-14 | Fujitsu Semiconductor Limited | Programmable gain circuit and amplification circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPS5652420A (en) | Constant-current circuit | |
| JPS59117815A (ja) | 電気抵抗制御回路 | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| US4853609A (en) | Distortion-free, opposite-phase current source | |
| US4137506A (en) | Compound transistor circuitry | |
| JPS631768B2 (ja) | ||
| JPS6382119A (ja) | コンパレ−タ | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPS592415A (ja) | 増幅器 | |
| JPH04268810A (ja) | 遅延回路 | |
| JPH0145766B2 (ja) | ||
| JPH0595276A (ja) | 論理和回路 | |
| JPS58213517A (ja) | 利得制御形差動増幅器 | |
| JPH0418251Y2 (ja) | ||
| JPS6342763Y2 (ja) | ||
| JPH0119648B2 (ja) | ||
| JPS59147514A (ja) | 利得可変増幅回路 | |
| JPH02116206A (ja) | 電圧電流変換回路 | |
| JPH0219648B2 (ja) | ||
| JPH0630426B2 (ja) | 利得可変回路 | |
| JPH0754893B2 (ja) | レベルシフト回路 | |
| JPS5950127B2 (ja) | 双増幅器 | |
| JPH0794980A (ja) | 自動利得制御増幅器 |