JPS5950127B2 - 双増幅器 - Google Patents

双増幅器

Info

Publication number
JPS5950127B2
JPS5950127B2 JP52086812A JP8681277A JPS5950127B2 JP S5950127 B2 JPS5950127 B2 JP S5950127B2 JP 52086812 A JP52086812 A JP 52086812A JP 8681277 A JP8681277 A JP 8681277A JP S5950127 B2 JPS5950127 B2 JP S5950127B2
Authority
JP
Japan
Prior art keywords
transistors
voltage
amplifier
gain
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52086812A
Other languages
English (en)
Other versions
JPS5421240A (en
Inventor
義彦 新村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP52086812A priority Critical patent/JPS5950127B2/ja
Publication of JPS5421240A publication Critical patent/JPS5421240A/ja
Publication of JPS5950127B2 publication Critical patent/JPS5950127B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 この発明は、二つの信号の比は変えないで、所望の出力
電圧を得るようにした双増幅器に関するものである。
例えは、割算器の入力信号の大きさは、その割算器の演
算誤差を少なくするためにレンジが限定される。
もし入力信号のレンジが大きい場合は、二つの入力信号
の大きさの比を変えることなく、限定されパレンジ内に
信号の大きさを調整する必要があ拉 この発明による双増幅器は、このように二つの信号の比
を変えることなく、信号の大きさを限定されたレンジ内
に調整する必要がある場合、入力信号の大きさにより二
つの増幅器の利得を同様に変化させ、二つの信号の比を
変えることなく出力信号の大きさを限定されたレンジに
調整するようにしたものである。
以下この発明による双増幅器の一実施例を図面について
説明する。
この図において、１，２は入力端子、３，４は前記入力
端子１，２がそれぞれ接続された負帰還増幅器、５．
７． ９および６，８，１０は前記負帰還増幅器３，４
の利得を決定する抵抗器、１１．１２は、それぞれのベ
ース電極が共通となるよう接続され、それぞれのコレク
タ電極、エミッタ電極が前記負帰還増幅器３，４の利得
を決定する前記抵抗器９，１０の両端にそれぞれ接続さ
れたｎｐｎ形のトランジスタ、１３は前記入力端子１に
抵抗器１４を介して接続された反転増幅器、１４．１５
は前記反転増幅器１３の利得を決定する抵抗器、１６は
定電圧源、１７．１８は前記反転増幅器１３の出力電圧
と、前記定電圧源１６の電圧を分圧して前記トランジス
タ１１．１２の共通ベースに供給する抵抗器、１９．２
０は前記負帰還増幅器３，４のそれぞれの出力端子であ
る。
なお、Ｒ５〜Ｒ１ｏ、Ｒ１４，Ｒ１５，Ｒ１７，Ｒ１８
等は抵抗器５〜１０，１４，１５，１７，１８の抵抗値
を表わすものとする。
次に、この動作について説明する。
いまトランジスタ１１．１２がオフ状態である場合、負
帰還増幅器３，４の利得Ａ１．Ａ２は負帰還増幅器３゜
４の入力信号電圧をＶａｔ、 Ｖ＋□および出力信号電
圧をＶ。
１． ＶＯ２とすれば、となる。
次に、トランジスタ１１．１２がオン状態である場合、
トランジスタ１１，１２、のオン抵抗をそれぞれＲｏｎ
（Ｔｒｌｌ） Ｓ Ｒｏｎ （Ｔｒ１２）としＲｏｎ
（ｒｒｏ） 、Ｒｏｎ （Ｔｒ１２） 〈Ｒ５９Ｒ６
，・・’、ＲｚＯ（とすれば、負帰還増幅器３，４の利
得Ａ’１． Ａ’２はそれぞれ となり、トランジスタ１１．１２がオフ状態の場合の利
得Ａ。
１よりも大きくなる。トランジスタ１１，１２のオン、
オフの制御は、反転増幅器１３の出力電圧Ｖ。
３と、定電圧源１６の電圧ＶＢＢとを抵抗器１７．１８
により分圧して供給される電圧により制御される。
トランジスタ１１，１２のベース・エミッタ電圧ＶＢＥ
は、ユニで、入力信号を正の信号とした場合、出力電圧
Ｖ。
３は、となり負の信号となる。
従って、抵抗器１７．１８の抵抗値Ｒ１７，Ｒ１８を適
当に設定することにより入力信号電圧Ｖｌｌが大きくな
れば、ベース・エミッタ電圧ＶＢＥは正の小さい電位、
または負の電位となり、トランジスタ１１．１２はオフ
となりＶｎが小さくなれば、ベース・エミッタ電圧ＶＢ
Ｅは正の大きい電位となり、ベース・エミッタ・オン電
圧以上になれば、トランジスタ１１．１２はオンとなる
。
そこでいま、出力信号電圧Ｖ。
１の下限値がＶ。１（Ｌｏ）に限定された場合、入力信
号電圧Ｖ、、が大きい領域では、トランジスタ１１．１
２がオフになるよう、反転増幅器１３の利得および抵抗
値Ｒ１□、Ｒ１８を設定する。
トランジスタ１１．１２がオフの場合、帰還増幅器３，
４の利得はＡ。
１であとなった場合にトランジスタ１１．１２がオンに
なるよう、反転増幅器１３の利得および抵抗値Ｒ１７，
Ｒ１８を設定しておけば、帰還増幅器３，４の利得はＡ
。
２になるため、の関係は保つことができる。
なお、上記の実施例は、入力が正の電位の場合、信号の
下限値が限定される場合、およびトランジスタ１１．１
２にｎｐｎ形トランジスタを使用した場合について示し
たが、入力が負の電位の場合、信号の上限値が限定され
る場合、およびトランジスタ１１．１２にｐｎｐ形トラ
ンジスタを使用した場合でも、上記実施例と同様の効果
を奏する。
以上説明したようにこの発明によれば、入力信号の大き
さにより、二つの増幅器の利得を同様に変化させること
ができるため、二つの信号の比を変えることなくレンジ
の大きい信号を限定されたレンジ内に収めることができ
る利点がある。
【図面の簡単な説明】
図面はこの発明の一実施例を示す回路図である。 図中、１，２は入力端子、３，４は負帰還増幅器、５〜
１０は負帰還増幅器の利得を決定する抵抗器、１１．１
２はトランジスタ、１３は反転増幅器、１４，１５は反
転増幅器の利得を決定する抵抗器、１６は定電圧源、１
７，１８は抵抗器、１９．２０は出力端子を示す。

Claims (1)

    【特許請求の範囲】
  1. １ 二つの入力端子と、それぞれ前記入力端子に接続さ
    れた二つの増幅器と、これらの増幅器の利得をそれぞれ
    決定する抵抗器と、これらの抵抗器の両端にそれぞれコ
    レクタ電極とエミッタ電極を接続しベース電極を共通に
    した二つのトランジスタと、これらトランジスタの共通
    ベースに抵抗器を介して接続された電源と、前記各トラ
    ンジスタの共通ベースに抵抗器を介してその出力端が接
    続されその入力端を前記二つの入力端子のどちらか一方
    に接続した増幅器とで構成されたことを特徴とする双増
    幅器。
JP52086812A 1977-07-19 1977-07-19 双増幅器 Expired JPS5950127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52086812A JPS5950127B2 (ja) 1977-07-19 1977-07-19 双増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52086812A JPS5950127B2 (ja) 1977-07-19 1977-07-19 双増幅器

Publications (2)

Publication Number Publication Date
JPS5421240A JPS5421240A (en) 1979-02-17
JPS5950127B2 true JPS5950127B2 (ja) 1984-12-06

Family

ID=13897213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52086812A Expired JPS5950127B2 (ja) 1977-07-19 1977-07-19 双増幅器

Country Status (1)

Country Link
JP (1) JPS5950127B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6285071U (ja) * 1985-11-14 1987-05-30

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5872687B2 (ja) * 2011-06-01 2016-03-01 エプコス アーゲーＥｐｃｏｓ Ａｇ アナログデータ処理ユニットを備えるアセンブリ及び当該アセンブリを使用する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6285071U (ja) * 1985-11-14 1987-05-30

Also Published As

Publication number Publication date
JPS5421240A (en) 1979-02-17

Similar Documents

Publication Publication Date Title
US3914683A (en) Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier
US4059808A (en) Differential amplifier
GB1453732A (en) Current mirror amplifiers
JPS61230411A (ja) 電気回路
KR870002693B1 (ko) 증폭기 장치
US4463319A (en) Operational amplifier circuit
JPS5950127B2 (ja) 双増幅器
JPS631768B2 (ja)
JP2722776B2 (ja) 出力電圧制御回路
JP2504075B2 (ja) トランジスタ増幅器
JPS60236509A (ja) 差動可変増幅回路
JPH0339933Y2 (ja)
JPS5914813Y2 (ja) 定電流回路
JPH0526814Y2 (ja)
JPH062337Y2 (ja) Ａｌｃ回路
JPS6221310A (ja) 電流定倍回路
JPS6113403B2 (ja)
JPS59131210A (ja) 利得制御増幅器
JPH0326670Y2 (ja)
JPH0241924Y2 (ja)
JPH066607Y2 (ja) 利得制御回路
JPS625488B2 (ja)
JPH02134907A (ja) カレントミラー回路
JPS6276812A (ja) ヒステリシス回路
JPS61148909A (ja) 増幅回路