JPH02134907A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH02134907A JPH02134907A JP63289630A JP28963088A JPH02134907A JP H02134907 A JPH02134907 A JP H02134907A JP 63289630 A JP63289630 A JP 63289630A JP 28963088 A JP28963088 A JP 28963088A JP H02134907 A JPH02134907 A JP H02134907A
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- output
- input terminal
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 9
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
〈産業上の利用分野）
本発明は入出力間の電流比の誤差が少なくなるようにし
たカレントミラー回路に関する。
たカレントミラー回路に関する。
（従来の技術）
従来のカレン１−ミラー回路の一例を第４図に示す。こ
のカレントミラー回路は、米国特許第３５６６２８９弓
に記載されているものを、電流出力端が複数個になるよ
うに拡張したものである。
のカレントミラー回路は、米国特許第３５６６２８９弓
に記載されているものを、電流出力端が複数個になるよ
うに拡張したものである。
この回路において、電流入力端１０１はＰＮＰ形トラン
ジスタ１０２の］レクタに接続し、エミッタは基準電圧
源１０３に接続し、そのベースはＰＮＰＮ上形ンジスタ
１０４のエミッタに接続している。トランジスタ１０２
はそのコレクタに電流Ｉを設定づ−るために使用される
。上記トランジスタ１０４のベースはトランジスタ１０
２のコレクタに接続し、トランジスタ１０４のコレクタ
は基準電位点くアース）に接続している。さらに、上記
トランジスタ１０２のベースはＰＮＰ形のトランジスタ
群１０５の各ベースに共通に接続している。トランジス
タ群１０５の各エミッタは前記基準電圧源１０３に接続
しており、各コレクタから電流出力端群１０６の各々に
対し電流Ｉを出力するようになっている。なお、電流入
力＠１ｏ１及び電流出力端群１０６の各々には図示しな
い回路が接続しており、各回路には同じ値の電流が流れ
るにうにしてなるものである。
ジスタ１０２の］レクタに接続し、エミッタは基準電圧
源１０３に接続し、そのベースはＰＮＰＮ上形ンジスタ
１０４のエミッタに接続している。トランジスタ１０２
はそのコレクタに電流Ｉを設定づ−るために使用される
。上記トランジスタ１０４のベースはトランジスタ１０
２のコレクタに接続し、トランジスタ１０４のコレクタ
は基準電位点くアース）に接続している。さらに、上記
トランジスタ１０２のベースはＰＮＰ形のトランジスタ
群１０５の各ベースに共通に接続している。トランジス
タ群１０５の各エミッタは前記基準電圧源１０３に接続
しており、各コレクタから電流出力端群１０６の各々に
対し電流Ｉを出力するようになっている。なお、電流入
力＠１ｏ１及び電流出力端群１０６の各々には図示しな
い回路が接続しており、各回路には同じ値の電流が流れ
るにうにしてなるものである。
このような回路においては、トランジスタ１０２のベー
ス・エミッタ間電圧がトランジスタ群１０５のベース・
エミッタ間電圧と同等であり、入力端１０１ Ｊ：り入
力された電流は、トランジスタ１０２のエミッタ面積と
出力用のトランジスタ群１０５の各エミッタ面積との比
に応じた割合になって出力端群１０６からそれぞれ出力
される。即ち、各トランジスタは均一な特性であると覆
ると、入力電流と各出力電流とは同じになる。
ス・エミッタ間電圧がトランジスタ群１０５のベース・
エミッタ間電圧と同等であり、入力端１０１ Ｊ：り入
力された電流は、トランジスタ１０２のエミッタ面積と
出力用のトランジスタ群１０５の各エミッタ面積との比
に応じた割合になって出力端群１０６からそれぞれ出力
される。即ち、各トランジスタは均一な特性であると覆
ると、入力電流と各出力電流とは同じになる。
しかしながら、実際には使用するトランジスタの電流増
幅率が有限であることによって、設定した入力電流と各
出力電流との間に誤差を生じる。
幅率が有限であることによって、設定した入力電流と各
出力電流との間に誤差を生じる。
今、入力端１０１より電流Ｉを入力したとき、出力端群
１０６より全部で例えば５０１の電流を出力するように
入出力の電流比を大きく設定したとすると、トランジス
タ１０２とトランジスタ群１０５の全ベース電流成分は
すべてのトランジスタの電流増幅率をβとすると、５１
β／Ｉとなる。
１０６より全部で例えば５０１の電流を出力するように
入出力の電流比を大きく設定したとすると、トランジス
タ１０２とトランジスタ群１０５の全ベース電流成分は
すべてのトランジスタの電流増幅率をβとすると、５１
β／Ｉとなる。
このベース電流成分はすべてトランジスタ１０４のエミ
ッタが供給することになるので、１〜ランジスタ１０４
のベース電流は５１１／β（β＋１）となり、この電流
は入力端１０１に流れることになる。そのため、入力端
１０１の電流１ｉｎは実際には出力端群１０６の全電流
５０１に対して、１ｉｎ＝１＋５１１／β（β」−１） となる。そのため、トランジスタの電流増幅率βがβ−
２０とあまり大ぎくない場合には、ｌ１ｎ＝１．１２Ｉ となり、設定した電流比に対し約１２％の誤差を生じる
ことになる。
ッタが供給することになるので、１〜ランジスタ１０４
のベース電流は５１１／β（β＋１）となり、この電流
は入力端１０１に流れることになる。そのため、入力端
１０１の電流１ｉｎは実際には出力端群１０６の全電流
５０１に対して、１ｉｎ＝１＋５１１／β（β」−１） となる。そのため、トランジスタの電流増幅率βがβ−
２０とあまり大ぎくない場合には、ｌ１ｎ＝１．１２Ｉ となり、設定した電流比に対し約１２％の誤差を生じる
ことになる。
（発明が解決しようとする課題）
上記の如く、従来のカレントミラー回路では、入出力間
で電流比を大きく設定した場合、使用するトランジスタ
の電流増幅率があまり人きくないときは、入出力間の電
流比の誤差が大きくなるという問題があった。
で電流比を大きく設定した場合、使用するトランジスタ
の電流増幅率があまり人きくないときは、入出力間の電
流比の誤差が大きくなるという問題があった。
そこで、本発明は上記の問題を除去するためのもので、
人出ノコ間の電流を大きく設定したり、使用するトラン
ジスタの電流増幅率が小さくても入出力間の電流比の誤
差が少ないカレントミラー回路を提供することを目的と
づ−るものである。
人出ノコ間の電流を大きく設定したり、使用するトラン
ジスタの電流増幅率が小さくても入出力間の電流比の誤
差が少ないカレントミラー回路を提供することを目的と
づ−るものである。
［発明の構成コ
（課題を解決するための手段）
本発明のカレントミラー回路は、差動増幅器の２つの入
力端の内、１つの入力端を第１の基準電圧源に接続し、
他方の入力端を電流入力端とし、この差動増幅器の出力
端を複数のトランジスタのベースに共通に接続し、この
複数のトランジスタのエミッタを全て抵抗を介すか又は
直接に第２の基準電圧源に接続し、さらに前記複数のト
ランジスタの内の１つのトランジスタのコレクタを前記
電流入力端に接続し、それ以外の１−ランジスタのコレ
クタをぞれぞれ電流出力端とすることを特徴とするもの
である。
力端の内、１つの入力端を第１の基準電圧源に接続し、
他方の入力端を電流入力端とし、この差動増幅器の出力
端を複数のトランジスタのベースに共通に接続し、この
複数のトランジスタのエミッタを全て抵抗を介すか又は
直接に第２の基準電圧源に接続し、さらに前記複数のト
ランジスタの内の１つのトランジスタのコレクタを前記
電流入力端に接続し、それ以外の１−ランジスタのコレ
クタをぞれぞれ電流出力端とすることを特徴とするもの
である。
（作用）
本発明においては、入出力間の電流比を大ぎく設定した
り、使用するトランジスタの電流増幅率が小さくても、
入力電流に対して出力電流をはぼ所定の値に設定するこ
とができる。
り、使用するトランジスタの電流増幅率が小さくても、
入力電流に対して出力電流をはぼ所定の値に設定するこ
とができる。
（実施例）
以下、図面に示した実施例に基づいて本発明を説明する
。
。
第１図は本発明の一実施例のカレントミラー回路を示す
回路図である。
回路図である。
この図において、電流入力端１１は差動増幅器１２の１
−入ノノ端に接続し、その−入力端は基準電圧源１３に
接続し、差動増幅器１２の出力端は制御電流源として使
用する複数のＰＮＰＮ上形ンジスタ１４のベースに接続
し、複数のトランジスタ１４のコレクタを基＃−雷電圧
１５に接続し、複数のトランジスター４の内の１つのト
ランジスタのコレクタを入力端１１に接続し、残りのト
ランジスタのコレクタをそれぞれ電流出力端１６として
いる。
−入ノノ端に接続し、その−入力端は基準電圧源１３に
接続し、差動増幅器１２の出力端は制御電流源として使
用する複数のＰＮＰＮ上形ンジスタ１４のベースに接続
し、複数のトランジスタ１４のコレクタを基＃−雷電圧
１５に接続し、複数のトランジスター４の内の１つのト
ランジスタのコレクタを入力端１１に接続し、残りのト
ランジスタのコレクタをそれぞれ電流出力端１６として
いる。
この実施例の構成では、差動増幅器１２の出力はＰＮＰ
形の１つのトランジスタのベース・コレクタ間を通して
差動増幅器１２の十入力端に帰還されるので、差動増幅
器１２の＋、−入力端間の電圧を零にするような帰還ル
ープが形成される。
形の１つのトランジスタのベース・コレクタ間を通して
差動増幅器１２の十入力端に帰還されるので、差動増幅
器１２の＋、−入力端間の電圧を零にするような帰還ル
ープが形成される。
そして、制御電流源として使用する］−ランジスタ群１
４のベース電流はり−べて差動増幅器１２の出力端から
供給されるノＣめ、差動増幅器１２の出力電流容重をあ
る程度大きくとっておけば、入出力間で電流比を大ぎく
設定したり、使用する１〜ランジスタの電流増幅率が小
さい場合でもそのために入出力間の電流比に殆ど誤差を
生じることはない。
４のベース電流はり−べて差動増幅器１２の出力端から
供給されるノＣめ、差動増幅器１２の出力電流容重をあ
る程度大きくとっておけば、入出力間で電流比を大ぎく
設定したり、使用する１〜ランジスタの電流増幅率が小
さい場合でもそのために入出力間の電流比に殆ど誤差を
生じることはない。
具体的に説明づると、入力設定電流ｌを１００ｕ Ａど
したどきに、入力端１１から外部を見たどきのインピー
ダンスＲを１０にΩとし、差動増幅器１２の利得Ａを１
００というように、通常容易に実現できる値に設定した
とすると、差動増幅器１２の」−９−入力端間の電圧を
零にしようとＪる帰還ループのループゲインＴは、差動
増幅器の１〜ランジスタのサーマルポルデージをＶＴ（
＝＝２６ｍ Ｖ ）とすると、 Ｔ＝Ｒ−Ａ・Ｉ／ＶＴ−３８４６ となる。従って、これによる誤差電流１ｅは、ｒｅ ＝
Ｉ／ （１＋−１−） ；０．０００２６１どなる。
したどきに、入力端１１から外部を見たどきのインピー
ダンスＲを１０にΩとし、差動増幅器１２の利得Ａを１
００というように、通常容易に実現できる値に設定した
とすると、差動増幅器１２の」−９−入力端間の電圧を
零にしようとＪる帰還ループのループゲインＴは、差動
増幅器の１〜ランジスタのサーマルポルデージをＶＴ（
＝＝２６ｍ Ｖ ）とすると、 Ｔ＝Ｒ−Ａ・Ｉ／ＶＴ−３８４６ となる。従って、これによる誤差電流１ｅは、ｒｅ ＝
Ｉ／ （１＋−１−） ；０．０００２６１どなる。
この電流ＩＣは電流入力端１１に流れるため、結局入出
力間での設定した電流比からのループゲインＴに起因し
た誤差は約０．０２６％しか生じないことになり、良好
な特性のカレントミラー回路が得られる。
力間での設定した電流比からのループゲインＴに起因し
た誤差は約０．０２６％しか生じないことになり、良好
な特性のカレントミラー回路が得られる。
第２図は本発明の他の実施例を示す回路図である。この
実施例は、第１図の実施例におりる差動増幅器１２の入
出力間に抵抗１７を接続したものである。このように覆
ると、入力端１１に例えば１〜ランジスタのコレクタが
接続されている場合のように外部を見たとぎのインピー
ダンスが非常に高い場合でもループゲインが上がり過ぎ
るのを抑え、発振の虞れなく、安定に動作させることが
できる。
実施例は、第１図の実施例におりる差動増幅器１２の入
出力間に抵抗１７を接続したものである。このように覆
ると、入力端１１に例えば１〜ランジスタのコレクタが
接続されている場合のように外部を見たとぎのインピー
ダンスが非常に高い場合でもループゲインが上がり過ぎ
るのを抑え、発振の虞れなく、安定に動作させることが
できる。
具体的には、例えば抵抗１７の値を１０にΩとし、入力
端１１から外部を見たときのインピーダンスＲがこれよ
り十分に大きいとし、あとは第１図での説明と同じ値に
設定したとづると（即ち、例えば入力電流１＝１００μ
Ａ、利得Ａ＝１００゜サーマルポルデージＶｒ ＝２６
ｍＶと設定したとすると）、第１図に示づ実施例での説
明の中の入力端１１から外部を見たインピーダンスＲ（
＝１０にΩ）を、抵抗１７の値である１０にΩに置き換
えるだけで、そのほかは第１図の場合と全く同様となる
ので説明を省略づ−る。
端１１から外部を見たときのインピーダンスＲがこれよ
り十分に大きいとし、あとは第１図での説明と同じ値に
設定したとづると（即ち、例えば入力電流１＝１００μ
Ａ、利得Ａ＝１００゜サーマルポルデージＶｒ ＝２６
ｍＶと設定したとすると）、第１図に示づ実施例での説
明の中の入力端１１から外部を見たインピーダンスＲ（
＝１０にΩ）を、抵抗１７の値である１０にΩに置き換
えるだけで、そのほかは第１図の場合と全く同様となる
ので説明を省略づ−る。
第３図は本発明のさらに他の実施例を示す回路図である
。
。
この実施例では、第２図の実施例における基準電圧源１
３として制御電流源とし゛Ｃ使用するトランジスタ群１
４のベースラインを利用したものである。第２図に示す
実施例の基準電圧源１３は電圧を決めているだ（プであ
り、この基準電圧源１３と回路との間で電流のやり取り
はないため、第２図の基準電圧源１３は電位さえあると
ころに決よればよい。そこで第３図に示したように接続
すると、基準電圧源として使用する電圧源を１つ減らす
ことかできる。このようにしても回路動作は第２図で示
した実施例と全く同様に説明することができる。
３として制御電流源とし゛Ｃ使用するトランジスタ群１
４のベースラインを利用したものである。第２図に示す
実施例の基準電圧源１３は電圧を決めているだ（プであ
り、この基準電圧源１３と回路との間で電流のやり取り
はないため、第２図の基準電圧源１３は電位さえあると
ころに決よればよい。そこで第３図に示したように接続
すると、基準電圧源として使用する電圧源を１つ減らす
ことかできる。このようにしても回路動作は第２図で示
した実施例と全く同様に説明することができる。
また、制御電流源として使用するトランジスタ群１４の
エミッタをそれぞれ１ミッタ抵抗群１８を介して基準電
圧源１５に接続することにより、トランジスタ群１４の
それぞれのトランジスタのエミツタ面積比の誤差ににっ
で生じる電流出力端群１６の電流比の誤差を減らすこと
ができる。
エミッタをそれぞれ１ミッタ抵抗群１８を介して基準電
圧源１５に接続することにより、トランジスタ群１４の
それぞれのトランジスタのエミツタ面積比の誤差ににっ
で生じる電流出力端群１６の電流比の誤差を減らすこと
ができる。
［発明の効果］
以上述べたように本発明によれば、入出力間の電流比を
大ぎく設定したり、使用するｉ・ランジスタの電流増幅
率が小ざい場合でも、入出力間の電流比の誤差が少ない
カレントミラー回路を実現することができる。
大ぎく設定したり、使用するｉ・ランジスタの電流増幅
率が小ざい場合でも、入出力間の電流比の誤差が少ない
カレントミラー回路を実現することができる。
第１図は本発明の一実施例のカレントミラー回路を示づ
回路図、第２図は本発明の他の実施例を示す回路図、第
３図は本発明のさらに他の実施例を示す回路図、第４図
は従来のカレン１〜ミラ一回路を示す回路図である。 １１・・・電流入力端、１２・・・差動増幅器、１３．
１５・・・基準電圧源、 １４・・・トランジスタ群、 ６・・・電流出力端群、 ８・・・抵抗群。 ＼−一
回路図、第２図は本発明の他の実施例を示す回路図、第
３図は本発明のさらに他の実施例を示す回路図、第４図
は従来のカレン１〜ミラ一回路を示す回路図である。 １１・・・電流入力端、１２・・・差動増幅器、１３．
１５・・・基準電圧源、 １４・・・トランジスタ群、 ６・・・電流出力端群、 ８・・・抵抗群。 ＼−一
Claims (1)
- 差動増幅器の２つの入力端の内、１つの入力端を第１の
基準電圧源に接続し、他方の入力端を電流入力端とし、
この差動増幅器の出力端を複数のトランジスタのベース
に共通に接続し、この複数のトランジスタのエミッタを
全て抵抗を介すか又は直接に第２の基準電圧源に接続し
、さらに前記複数のトランジスタの内の１つのトランジ
スタのコレクタを前記電流入力端に接続し、それ以外の
トランジスタのコレクタをそれぞれ電流出力端とするこ
とを特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289630A JPH02134907A (ja) | 1988-11-15 | 1988-11-15 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289630A JPH02134907A (ja) | 1988-11-15 | 1988-11-15 | カレントミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02134907A true JPH02134907A (ja) | 1990-05-23 |
Family
ID=17745726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63289630A Pending JPH02134907A (ja) | 1988-11-15 | 1988-11-15 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02134907A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005062837A (ja) * | 2003-07-28 | 2005-03-10 | Rohm Co Ltd | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
| JP2006201761A (ja) * | 2004-12-21 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 電流駆動装置，データドライバ，および表示装置 |
-
1988
- 1988-11-15 JP JP63289630A patent/JPH02134907A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005062837A (ja) * | 2003-07-28 | 2005-03-10 | Rohm Co Ltd | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
| JP2006201761A (ja) * | 2004-12-21 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 電流駆動装置，データドライバ，および表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3962592A (en) | Current source circuit arrangement | |
| US4380740A (en) | Current amplifier | |
| GB1453732A (en) | Current mirror amplifiers | |
| JP2861346B2 (ja) | 電流ミラー回路 | |
| EP0463857B1 (en) | Emitter-grounded amplifier circuit with bias circuit | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JPH0322723B2 (ja) | ||
| EP0044339B1 (en) | Current mirror circuit | |
| US4520282A (en) | Electronic impedance circuit including a compensation arrangement for d.c. offset | |
| JPH0546571B2 (ja) | ||
| GB2245788A (en) | Reducing distortion in a differential amplifier | |
| JPS6337966B2 (ja) | ||
| JPS6364084B2 (ja) | ||
| JPH02134907A (ja) | カレントミラー回路 | |
| JP3465952B2 (ja) | 電圧−電流変換器 | |
| EP0155717A1 (en) | Push-pull amplifier | |
| US3750041A (en) | Active bootstrap circuit | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| US4267521A (en) | Compound transistor circuitry | |
| GB1537484A (en) | Transistor amplifier with over-current prevention circuitry | |
| US4345216A (en) | Compensation of base-current-related error in current mirror amplifier circuitry | |
| US4513251A (en) | Miller compensation for an operational amplifier | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JPH0133046B2 (ja) | ||
| JPS6221310A (ja) | 電流定倍回路 |