JPS61148909A

JPS61148909A - 増幅回路

Info

Publication number: JPS61148909A
Application number: JP27225384A
Authority: JP
Inventors: Satoshi Hiyama; 樋山　智; Atsushi Ogawa; 敦小川
Original assignee: Toshiba Corp; Toshiba Audio Video Engineering Co Ltd
Current assignee: Toshiba Corp; Toshiba AVE Co Ltd
Priority date: 1984-12-24
Filing date: 1984-12-24
Publication date: 1986-07-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］この発明は、低電圧信号の増幅に好適する増幅回路の改
良に関する。

［発明の技術的背景］一般に、エミッタ帰還形の信号増幅回路は、第３図に示
すように構成されている。すなわち、ＰＮＰ型のトラン
ジスタＱｌ　、Ｑ２及び電流供給回路１１．Ｉ２は、差
動回路１１を構成するもので、トランジスタＱ１のベー
スに信号源１２からの出力信号が供給されている。この
差動回路１１の出力信号は、該差動回路１１の負荷であ
るＮＰＮ型のトランジスタＱ３　、Ｑ４よりなる力Ｖン
トミラー回路１３によって取り出され、ＰＮＰ型のトラ
ンジスタＱ５　、Ｑ６及び電流供給回路Ｉ３よりなる差
動回路１４に供給される。

そして、この差動回路１４の出力信号が、ＮＰＮ型のト
ランジスタＱ７　、Ｑ８よりなるカレントミラー回路１
５によって取り出され、ＮＰＮ型のトランジスタＱ９及
び電流供給回路１４よりなる出力回路１６に導かれて、
外部に導出されるようになるものである。また、上記出
力回路１６からの出力信号は、抵抗Ｒ１、Ｒ２を介して
前記差動回路１１のトランジスタＱ１　、Ｑ２のエミッ
タに帰還されている。

「背景技術の問題貞コしかしながら、上記のような従来の増幅回路では、差動
回路１１を構成するトランジスタＱ１．Ｑ２が飽和領域
（サチュレーション）にはいってしまうことを防止する
ために、定電圧源１１によってトランジスタＱｌ　、Ｑ
２のベース電位を高くするようにしている。この場合、
定電圧源１７の出力電圧ｖｂは、トランジスタＱ１．Ｑ
２のコレクターエミッタ間電圧Ｖｃｅと等しくなるよう
に設定される。このため、電源電圧■ＣＣとは別個に定
電圧■ｂを発生させるための電源が必要になるとともに
、トランジスタＱｌ　、Ｑ２のベース−エミッタ間電圧
をｖｂｅとすると該トランジスタＱｌ　、Ｑ２のエミッ
タ電位は、（Ｖｂ＋Ｖｂｅ）で決められるた、め、低電
圧信号の増幅用には不向きであるという問題が生じる。

［発明の目的］この発明は上記事情を考慮してなされたもので、簡易な
構成で実現でき、特に低電圧信号の増幅に好適し得る極
めて良好な増幅回路を提供することを目的とする。

［発明の概要］すなわち、この発明に係る増幅回路は、所定電位点を基
準とした信号がＩＩＪ　ｍ　ＩＩ極に供給される第１の
トランジスタ及び制御電極が前記所定電位点に接続され
る第２のトランジスタよりなる第１の差動回路と、この
第１の差動回路の第１及び第２のトランジスタの各一方
の被制御電極に一方の被制御電極がそれぞれ接続され各
他方の被制御Ｉ電極が前記所定電位点に接続され各制御
電極が共通接続された第３及び第４のトランジスタを有
し前記第１の差動回路の能動負荷となる負荷回路と、こ
の負荷回路の第３及び第４のトランジスタの各一方の被
制ｒｉ電極に制御電極がそれぞれ接続され各一方の被制
御電極が共通接続された第５及び第６のトランジスタを
有する第２め差動回路と、この第２の差動回路の出力信
号を前記第１の差動回路の第１及び第２のトランジスタ
の各他方の被制御電極に帰還させる帰還回路と、前記第
２の差動回路の出力電流を検出し該検出電流に応動して
前記第１の差動回路または負荷回路の動作電流を制御す
る制御回路とを具備することにより、簡易な構成で実現
でき、特に低電圧信号の増幅に好適し１ｑるようにした
ものである。

［発明の実施例］以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、１８は信号源で、その出
力信号は、ＰＮＰ型のトランジスタＱ１１．　Ｑ１２及
び電流供給回路１１１，１１２よりなる差動回路１９の
、トランジスタＱ１１のベースに供給されている。また
、トランジスタＱ１２のベースは、接地されている。さ
らに、上記電流供給回路１１１゜１１２の出力電流は、
等しくなるように設定されている。

そして、上記トランジスタＱ１１．　Ｑ１２のコレクタ
は、該差動回路１９の能動負荷となる負荷回路２０を構
成する、ＮＰＮ型のトランジスタＱ１３．　Ｑ１４のコ
レクタにそれぞれ接続されている。このトランジスタＱ
１３．　Ｑ１４のエミッタは接地され、ベースは共通接
続されている。

ここで、上記トランジスタＱ１１．　Ｑ１３及びＱ１２
゜Ｑ１４の各コレクタ共通接続点は、ＰＮＰ型のトラン
ジスタＱ１５．　Ｑ１６及び電流供給回路１１３より構
成される差動回路２１の、トランジスタＱ１５．　Ｑ１
６のベースにそれぞれ接続されている。このトランジス
タＱ１５．　Ｑ１６のエミッタは共通接続され、コレク
タはカレントミラー回路２２を構成するＮＰＮ型のトラ
ンジスタＱ１７，０１８に接“続されている。

そして、上記トランジスタＱ１５．　Ｑ１７のコレクタ
共通接続点は、ＮＰＮ型のトランジスタＱ１９及び電流
供給回路１１４よりなる出力回路２３の、トランジスタ
Ｑ１９のベースに接続されて、外部に出力電流が取り出
せるようになされている。

また、上記出力回路２３の出力電流は、抵抗Ｒ１１゜Ｒ
１２を介して、上記差動回路１９のトランジスタＱ１１
、　Ｃ１２のエミッタに帰還されている。

ここにおいて、上記電流供給回路７１３の出力電流は、
抵抗Ｒ１３を介してＮＰＮ型のトランジスタＱ２０のコ
レクタ及びベースに供給されている。このトランジスタ
０２０のコレクタ及びベースは、上記負荷回路２０のト
ランジスタＱ１３．　Ｃ１４のベース共通接続点に接続
されている。また、このトランジスタ０２０のエミッタ
は接地されている。そして、上記抵抗Ｒ１３及びトラン
ジスタＱ２０よりなる回路が、トランジスタＱ１３．　
Ｃ１４のコレクタ電流をＩｃ１３　、　　ｌ　ｃ１４と
すると、Ｉｃ１３−１ｃ１４−１１１麿１１２となるように帰還をかける作用を行なうことにより、上
記差動回路１９のトランジスタＱ１１．　Ｃ１２のコレ
クタ電位を、該トランジスタＱｌｌ、　Ｃ１２のベース
−エミッタ間電圧Ｖｂｅよりも低くして、トランジスタ
Ｑ１１．　Ｃ１２のベースを接地レベルで使用できるよ
うにする制御回路２４を構成しているものである。

すなわち、例えば、１１１＜　Ｉ　ｃ１３になりたとすると、１　ｃ１３−１１１＋　ｌ　ｂ１５（ＩｂＩＳ：トランジスタＱ１５のベース電流）となる
。このため、ベース電流１　ｂ１５が多くなるので、ト
ランジスタＱ２０のコレクタ電流Ｉ　Ｃ２０少なくなる
。すると、上記ベース電流■ｂ１５は、少なくなる方向
に制御され、結局、１１１雪１　ｃ１３に安定される。また、各トランジスタＱ１３．　Ｃ１４
゜Ｃ１６，Ｃ２０のコレクターエミッタ間電圧■Ｃｅは
−、全て、１ｃ２０Ｒ１３で決定される。

したがって、上記実施例のような構成によれば、制御回
路２４によって、１ｃ１３　−１ｃ１４−１１１＝　１１２となるように
帰還をかける作用を行なうことにより、上記差動回路１
９のトランジスタＱ１１．　Ｃ１２のコレクタ電位を、
該トランジスタＱ１１．　Ｃ１２のベース−エミッタ間
電圧■ｂｅよりも低くして、トランジスタＱ１１．　Ｃ
１２のベースを接地レベルで使用できるようにすること
ができるものである。

第２図は、上記実施例の変形例を示すもので、電流供給
回路１１３出力電流を、抵抗Ｒ１４を介して、ＮＰＮ型
のトランジスタＱ２１．　Ｃ２２よりなるカレントミラ
ー回路２５で折り返し、負荷回路２０のトランジスタＱ
１３．　Ｃ１４のエミッタの帰還させるようにしたもの
で、上記カレントミラー回路２５が上記制御回路２４の
作用を行なうものである。

すなわち、例えば、１１１＜　Ｉ　ｃ１３になったとすると、トランジスタＱ１５のコレクタ電流
■ｃ１５が減少し、トランジスタＱ２１．　Ｃ２２のコ
レクタ電流１　ｃ２１　、　　Ｉ　ｃ２２が増加するよ
うになる。このため、トランジスタＱ１３のコレクタ電
流１０１３は減少し、結局、１１１＝　ｌ　ｃ１３に安定される。また、各トランジスタＱ１１．　Ｃ１２
゜Ｃ１５，Ｃ１６のコレクターエミッタ間電圧ｖＣｅは
、全て、Ｉｃ２１Ｒ１４で決定される。

ここで、上記実施例では、制御回路２４またはカレント
ミラー回路２５の出力によって、負荷回路２０の各トラ
ンジスタのコレクタ電流を制御するようにしたが、これ
は差動回路１９のトランジス添を制御するようにしても
実現できることはもちろんである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

［発明の効果］したがって、以上詳述したようにこの発明によれば、簡
易な構成で実現でき、特に低電圧信号の増幅に好適し得
る極めて良好な増幅回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係る増幅回路の一実施例を示す回路
構成図、第２図は同実施例の変形例を示す回路構成図、
第３図は従来の増幅回路を示す回路構成図である。１１・・・差動回路、１２・・・信号源、１３・・・カ
レントミラー回路、１４・・・差動回路、１５・・・カ
レントミラー回路、１６・・・出力回路、１１・・・定
電圧源、１８・・・信号源、１９・・・　　　口差動回
路、２０・・・負荷回路、２１・・・差動回路、２２・
・・カレントミラー回路・２３°°゛出力回路・２４°
°°制御回路・　　　鞍２５・・・カレントミラー回路
。出願人代理人　弁理士　鈴江武彦第３図

Claims

【特許請求の範囲】

　所定電位点を基準とした信号が制御電極に供給される
第１のトランジスタ及び制御電極が前記所定電位点に接
続される第２のトランジスタよりなる第１の差動回路と
、この第１の差動回路の第１及び第２のトランジスタの
各一方の被制御電極に一方の被制御電極がそれぞれ接続
され各他方の被制御電極が前記所定電位点に接続され各
制御電極が共通接続された第３及び第４のトランジスタ
を有し前記第１の差動回路の能動負荷となる負荷回路と
、この負荷回路の第３及び第４のトランジスタの各一方
の被制御電極に制御電極がそれぞれ接続され各一方の被
制御電極が共通接続された第５及び第６のトランジスタ
を有する第２の差動回路と、この第２の差動回路の出力
信号を前記第１の差動回路の第１及び第２のトランジス
タの各他方の被制御電極に帰還させる帰還回路と、前記
第２の差動回路の出力電流を検出し該検出電流に応動し
て前記第１の差動回路または負荷回路の動作電流を制御
する制御回路とを具備してなることを特徴とする増幅回
路。