JP2914738B2 - Ｄ／ａ変換回路 - Google Patents
Ｄ／ａ変換回路Info
- Publication number
- JP2914738B2 JP2914738B2 JP25382190A JP25382190A JP2914738B2 JP 2914738 B2 JP2914738 B2 JP 2914738B2 JP 25382190 A JP25382190 A JP 25382190A JP 25382190 A JP25382190 A JP 25382190A JP 2914738 B2 JP2914738 B2 JP 2914738B2
- Authority
- JP
- Japan
- Prior art keywords
- connection point
- output
- voltage source
- voltage
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、２値のデジタル信号群を入力とし、この入
力に応じたアナログ信号を出力するD/A変換回路に関す
る。
力に応じたアナログ信号を出力するD/A変換回路に関す
る。
従来よりCPU等から出力されるデジタル信号に対応し
たアナログ電圧を得るために、あるいは遠隔装置よりの
制御信号に適するデジタル信号を末端装置にて対応する
アナログ電圧に変換するために各種のD/A変換回路が提
案されている。上記デジタル信号としては数ビットを組
にして各種情報を表す場合もあるが、数ビットの信号の
内択一的に何れかのビットの信号が選択されるデジタル
信号の用い方もある。後者の信号を扱う信号の選択状態
に応じたアナログ電圧が出力される従来のD/A変換回路
の一例を第４図に示す。
たアナログ電圧を得るために、あるいは遠隔装置よりの
制御信号に適するデジタル信号を末端装置にて対応する
アナログ電圧に変換するために各種のD/A変換回路が提
案されている。上記デジタル信号としては数ビットを組
にして各種情報を表す場合もあるが、数ビットの信号の
内択一的に何れかのビットの信号が選択されるデジタル
信号の用い方もある。後者の信号を扱う信号の選択状態
に応じたアナログ電圧が出力される従来のD/A変換回路
の一例を第４図に示す。
同図においてD/A変換回路40は、５個の抵抗R1〜R5を
直列に接続した抵抗網41と、６個の電磁リレーRL0〜RL5
から構成されている。これらの電磁リレーRL0〜RL5は夫
々駆動端子IN0〜IN5及びリレー接点RS0〜RS5を各々１個
具備しており、前記駆動端子IN0〜IN5に加わる外部から
のデジタル信号により何れかが択一的に駆動される。６
個の各リレー接点RS0〜RS5の一方の端子群は全て並列接
続されてD/A変換回路40の出力端子43に接続されてお
り、他方の端子群は前記抵抗網41の一終端P1、抵抗R1〜
R5の抵抗同士の接続点P2〜P5、抵抗網41の他終端P6に夫
々順に接続されている。また同時に前記抵抗網41の両終
端P1、P6は夫々グランド及び基準電圧源44の出力にも接
続されている。
直列に接続した抵抗網41と、６個の電磁リレーRL0〜RL5
から構成されている。これらの電磁リレーRL0〜RL5は夫
々駆動端子IN0〜IN5及びリレー接点RS0〜RS5を各々１個
具備しており、前記駆動端子IN0〜IN5に加わる外部から
のデジタル信号により何れかが択一的に駆動される。６
個の各リレー接点RS0〜RS5の一方の端子群は全て並列接
続されてD/A変換回路40の出力端子43に接続されてお
り、他方の端子群は前記抵抗網41の一終端P1、抵抗R1〜
R5の抵抗同士の接続点P2〜P5、抵抗網41の他終端P6に夫
々順に接続されている。また同時に前記抵抗網41の両終
端P1、P6は夫々グランド及び基準電圧源44の出力にも接
続されている。
上述のように構成されたD/A変換回路40の作用を説明
する。前記抵抗網41には基準電圧源44よりグランドへと
抵抗網41の抵抗値に依存する電流が流れ従って各接続点
（終端含む）P1〜P6は夫々異なった電位となっている。
すなわちP1はグランド電位に、P6は基準電圧源44の出力
電圧に等しい電位となり、この間の接続点P2〜P5は順に
これらの中間の電位となる。ここで外部からの信号、例
えば与えられたデジタル条件に基づきデコーダ45で択一
的信号に変換されたデジタル信号によって何れかの電磁
リレーが択一的に駆動されるとリレー接点RS1〜RS6のう
ち対応する何れか一つが閉じて接続点及び終端P1〜P6の
何れかが出力端子43に接続されることになる。従って、
接続点P1〜P6での電圧の何れかが出力端子43よりアナロ
グ出力として出力される。尚、上述のように本明細書中
では、設定された３値以上の段階的多値のうち何れかが
入力デジタル信号の条件に応じて出力されたものをアナ
ログ出力と記す。
する。前記抵抗網41には基準電圧源44よりグランドへと
抵抗網41の抵抗値に依存する電流が流れ従って各接続点
（終端含む）P1〜P6は夫々異なった電位となっている。
すなわちP1はグランド電位に、P6は基準電圧源44の出力
電圧に等しい電位となり、この間の接続点P2〜P5は順に
これらの中間の電位となる。ここで外部からの信号、例
えば与えられたデジタル条件に基づきデコーダ45で択一
的信号に変換されたデジタル信号によって何れかの電磁
リレーが択一的に駆動されるとリレー接点RS1〜RS6のう
ち対応する何れか一つが閉じて接続点及び終端P1〜P6の
何れかが出力端子43に接続されることになる。従って、
接続点P1〜P6での電圧の何れかが出力端子43よりアナロ
グ出力として出力される。尚、上述のように本明細書中
では、設定された３値以上の段階的多値のうち何れかが
入力デジタル信号の条件に応じて出力されたものをアナ
ログ出力と記す。
なお、上述したD/A変換回路40において各抵抗R1〜R5
を全て等しい抵抗値とすれば得られるアナログ出力は基
準電圧を５等分した電圧値に「０から５まで」の任意の
値を乗じた６段階の電圧が得られることになる。
を全て等しい抵抗値とすれば得られるアナログ出力は基
準電圧を５等分した電圧値に「０から５まで」の任意の
値を乗じた６段階の電圧が得られることになる。
また、Ｎ個の抵抗とＮ＋１個の電磁リレーを用いて上
述したと同様にD/A変換回路を構成すればＮ＋１段階の
出力を得ることができる。
述したと同様にD/A変換回路を構成すればＮ＋１段階の
出力を得ることができる。
さて、上述したD/A変換回路40は機械的接点をもつ電
磁リレーを使用しているため、装置の小型化、低価格化
が困難でありまた対振動性においても難点があった。こ
れらの難点を解消するため半導体素子を用いることが考
えられるが、単にリレーの接点にかえて半導体を使用す
ることはできない。何故ならば上述の回路では接続点ご
とに電圧条件が異なるので均一な安定した動作状態で各
半導体スイッチを動作させ得ないためである。
磁リレーを使用しているため、装置の小型化、低価格化
が困難でありまた対振動性においても難点があった。こ
れらの難点を解消するため半導体素子を用いることが考
えられるが、単にリレーの接点にかえて半導体を使用す
ることはできない。何故ならば上述の回路では接続点ご
とに電圧条件が異なるので均一な安定した動作状態で各
半導体スイッチを動作させ得ないためである。
このため半導体を用いた第５図に示すような別のD/A
変換回路も知られている。
変換回路も知られている。
同図においてD/A変換回路50は、５個の抵抗R1〜R5を
直列に接続した抵抗網51と、この抵抗網51の一端R5側に
入力側が接続されたバッファアンプAP、及び出力が夫々
前記抵抗網51の一端P0、抵抗R1〜R5の抵抗同士の接続点
P1〜P5に夫々調整用抵抗Ｒ′１〜Ｒ′５を介して接続さ
れており夫々の入力側は夫々駆動端子IN1〜IN5に接続さ
れている５個の半導体増幅器A1〜A5から構成されてい
る。このD/A変換回路50も駆動端子IN1〜IN5に択一的に
加わる外部からのデジタル信号例えばデコーダ52で変換
された信号により択一的に駆動される。前記バッファア
ンプAP及び半導体増幅器A1〜A5には電源端子Vsより電圧
が供給されている。
直列に接続した抵抗網51と、この抵抗網51の一端R5側に
入力側が接続されたバッファアンプAP、及び出力が夫々
前記抵抗網51の一端P0、抵抗R1〜R5の抵抗同士の接続点
P1〜P5に夫々調整用抵抗Ｒ′１〜Ｒ′５を介して接続さ
れており夫々の入力側は夫々駆動端子IN1〜IN5に接続さ
れている５個の半導体増幅器A1〜A5から構成されてい
る。このD/A変換回路50も駆動端子IN1〜IN5に択一的に
加わる外部からのデジタル信号例えばデコーダ52で変換
された信号により択一的に駆動される。前記バッファア
ンプAP及び半導体増幅器A1〜A5には電源端子Vsより電圧
が供給されている。
上述のように構成されたD/A変換回路50の作用を以下
説明する。
説明する。
前記駆動端子IN1〜IN5には外部よりデジタル信号が択
一的に加わる。すなわち駆動端子IN1〜IN5のうち何れか
１つ（例えばIN3）にのみ他の駆動端子と異なる信号が
加わる。そして半導体増幅器A1〜A5のうち対応するもの
（A3）が駆動され出力が得られる。この半導体増幅器A3
の出力はＲ′３、R3、R4を介して前記バッファアンプAP
に入力され結局D/A変換回路の入力条件に応じたバッフ
ァアンプAPの出力が出力端子53よりアナログ出力として
得られる。このとき前記バッファアンプAPの出力は入力
として流れ込む電流に対応する構成としておけば、駆動
端子IN1にのみ入力が加わった場合から駆動端子IN5にの
み入力が加わった場合まで順に高い電圧となる５段階の
出力が得られる。また、各抵抗R1〜R5を全て等しい抵抗
値とすれば得られるアナログ出力は基準電圧を５等分し
た電圧値に「１から５まで」の任意の値を乗じた５段階
の電圧を得ることができる。なお駆動端子IN1〜IN5の何
れにも信号を加えない場合に得られる出力（0V）を加え
６段階出力とすることもできる。なお、上述したと同様
にＮ個の抵抗とＮ個の半導体増幅器を用いてD/A変換回
路を構成すればＮ段階（更に出力0Vを加えることもでき
る）のアナログ出力を得ることができる。
一的に加わる。すなわち駆動端子IN1〜IN5のうち何れか
１つ（例えばIN3）にのみ他の駆動端子と異なる信号が
加わる。そして半導体増幅器A1〜A5のうち対応するもの
（A3）が駆動され出力が得られる。この半導体増幅器A3
の出力はＲ′３、R3、R4を介して前記バッファアンプAP
に入力され結局D/A変換回路の入力条件に応じたバッフ
ァアンプAPの出力が出力端子53よりアナログ出力として
得られる。このとき前記バッファアンプAPの出力は入力
として流れ込む電流に対応する構成としておけば、駆動
端子IN1にのみ入力が加わった場合から駆動端子IN5にの
み入力が加わった場合まで順に高い電圧となる５段階の
出力が得られる。また、各抵抗R1〜R5を全て等しい抵抗
値とすれば得られるアナログ出力は基準電圧を５等分し
た電圧値に「１から５まで」の任意の値を乗じた５段階
の電圧を得ることができる。なお駆動端子IN1〜IN5の何
れにも信号を加えない場合に得られる出力（0V）を加え
６段階出力とすることもできる。なお、上述したと同様
にＮ個の抵抗とＮ個の半導体増幅器を用いてD/A変換回
路を構成すればＮ段階（更に出力0Vを加えることもでき
る）のアナログ出力を得ることができる。
ところで、前述した従来のD/A変換回路は用途によっ
ては夫々に問題点を有する。すなわち、前者の第４図に
示すものにあっては半導体化ができないという問題点が
あった。
ては夫々に問題点を有する。すなわち、前者の第４図に
示すものにあっては半導体化ができないという問題点が
あった。
また、後者の第５図で電圧源の電圧を当分した値の整
数倍のアナログ出力を要する場合、精度を高くするには
抵抗網の素子数が多くなり、回路が増大する。
数倍のアナログ出力を要する場合、精度を高くするには
抵抗網の素子数が多くなり、回路が増大する。
本発明は、上述した双方の従来のD/A変換回路が別個
にもつ各問題点を同時に解決した半導体素子を使用し得
る新規なD/A変換回路を提供することを目的としてお
り、 このため本発明においてはD/A変換回路を、複数の抵
抗を直列に接続し、前記抵抗の任意の一接続点を出力を
得る出力接続点と成した抵抗網と、前記出力接続点並び
に前記抵抗網の一終端部及び両者間の接続点を第一の電
圧源に夫々接続しデジタル信号により駆動され閉じる第
一のスイッチ群と、前記出力接続点並びに前記抵抗網の
もう一方の終端部及び両者間の接続点を前記第一の電圧
源と異なる電圧の第二の電圧源に夫々接続しデジタル信
号により駆動され閉じる第二のスイッチ群とから構成す
る。
にもつ各問題点を同時に解決した半導体素子を使用し得
る新規なD/A変換回路を提供することを目的としてお
り、 このため本発明においてはD/A変換回路を、複数の抵
抗を直列に接続し、前記抵抗の任意の一接続点を出力を
得る出力接続点と成した抵抗網と、前記出力接続点並び
に前記抵抗網の一終端部及び両者間の接続点を第一の電
圧源に夫々接続しデジタル信号により駆動され閉じる第
一のスイッチ群と、前記出力接続点並びに前記抵抗網の
もう一方の終端部及び両者間の接続点を前記第一の電圧
源と異なる電圧の第二の電圧源に夫々接続しデジタル信
号により駆動され閉じる第二のスイッチ群とから構成す
る。
また、本願他の発明ではD/A変換回路を、 2N個の抵抗を直列に接続し、前記抵抗の接続点中で中
央のものを出力を得る出力接続点と成した抵抗網と、前
記出力接続点並びに前記抵抗網の一終端部及び両者間の
接続点を第一の電圧源に夫々接続しデジタル信号により
択一的に駆動され閉じる（Ｎ＋１）個の第一の半導体ス
イッチ群と、前記出力接続点並びに前記抵抗網の他終端
部及び両者間の接続点を前記第一の電圧源と異なる電圧
の第二の電圧源に夫々接続しデジタル信号により択一的
に駆動され閉じる第二の半導体スイッチ群とから成り、
前記第一の半導体スイッチ群と第二の半導体スイッチ群
のうち、各々に対応する接続点もしくは前記抵抗網終端
部の間に含まれる抵抗がＮ個となるものを対にして、こ
れらＮ対の半導体スイッチ対のうち何れかを択一的に前
記デジタル信号で同時に駆動し閉じるように構成する。
央のものを出力を得る出力接続点と成した抵抗網と、前
記出力接続点並びに前記抵抗網の一終端部及び両者間の
接続点を第一の電圧源に夫々接続しデジタル信号により
択一的に駆動され閉じる（Ｎ＋１）個の第一の半導体ス
イッチ群と、前記出力接続点並びに前記抵抗網の他終端
部及び両者間の接続点を前記第一の電圧源と異なる電圧
の第二の電圧源に夫々接続しデジタル信号により択一的
に駆動され閉じる第二の半導体スイッチ群とから成り、
前記第一の半導体スイッチ群と第二の半導体スイッチ群
のうち、各々に対応する接続点もしくは前記抵抗網終端
部の間に含まれる抵抗がＮ個となるものを対にして、こ
れらＮ対の半導体スイッチ対のうち何れかを択一的に前
記デジタル信号で同時に駆動し閉じるように構成する。
以下、添付図面に沿って本発明の実施例を説明する。
第１図は本発明の一実施例であるD/A変換回路10のブ
ロック図である。RNは複数の抵抗を直列に接続してなる
抵抗網であり、出力端子Ｔが接続され出力を得る出力接
続点Ｐより一方にRH1、RH2、RH3、、RH4、RH5の５個の
高電位側抵抗が、また前記出力接続点Ｐより他方にRL
1、RL2、RL3、RL4、RL5の５個の低電位側抵抗が順に直
列接続されている。前記抵抗網RNの高電位側抵抗側の終
端PH5並びに前記出力接続点Ｐ及び両者間の接続点群PH1
〜PH4は、外部からのデジタル信号例えばデコーダDEの
出力により独立して閉じられる第一のスイッチ群SWH（S
H0〜SH5）を介して夫々第一電圧源VHに接続されてお
り、一方前記抵抗網RNの低電位側抵抗側の他方の終端PL
5並びに前記出力接続点Ｐ及び両者間の接続点群PL1〜PL
4は、同じくデジタル信号により閉じられる第二のスイ
ッチ群SWL（SL0〜SL5）を介して前記第一電圧源と異な
る電圧（低電圧とする）の第二電圧源VLに夫々接続され
ている。
ロック図である。RNは複数の抵抗を直列に接続してなる
抵抗網であり、出力端子Ｔが接続され出力を得る出力接
続点Ｐより一方にRH1、RH2、RH3、、RH4、RH5の５個の
高電位側抵抗が、また前記出力接続点Ｐより他方にRL
1、RL2、RL3、RL4、RL5の５個の低電位側抵抗が順に直
列接続されている。前記抵抗網RNの高電位側抵抗側の終
端PH5並びに前記出力接続点Ｐ及び両者間の接続点群PH1
〜PH4は、外部からのデジタル信号例えばデコーダDEの
出力により独立して閉じられる第一のスイッチ群SWH（S
H0〜SH5）を介して夫々第一電圧源VHに接続されてお
り、一方前記抵抗網RNの低電位側抵抗側の他方の終端PL
5並びに前記出力接続点Ｐ及び両者間の接続点群PL1〜PL
4は、同じくデジタル信号により閉じられる第二のスイ
ッチ群SWL（SL0〜SL5）を介して前記第一電圧源と異な
る電圧（低電圧とする）の第二電圧源VLに夫々接続され
ている。
上述のD/A変換回路10の作用を以下説明する。
外部より前記第一のスイッチ群SWH及び第二のスイッ
チ群SWLにデジタル信号が供給されるとスイッチ群の対
応するのものが閉じる。すると対応する接続点あるいは
終端が電圧源に接続され電圧源より電圧が供給される。
従って、高電位側の電圧源より低電位側の電圧源に電流
が流れるがこの電流は第一電圧源に接続された接続点及
び終端（Ｐ〜PH5）のうちで前記出力接続点Ｐに最も近
いものと、第二電圧源に接続された接続点及び終端（Ｐ
〜PL5）のうちで前記出力接続点Ｐに最も近いものとの
間に位置する抵抗を直列に通って出力接続点Ｐを通って
流れることになる。従って、前記出力接続点Ｐは第一電
圧源と第二電圧源の電圧の何れかと等しい電圧または抵
抗による電圧降下に対応した両電圧源の間の電圧となり
この電圧がD/A変換した結果として出力される。
チ群SWLにデジタル信号が供給されるとスイッチ群の対
応するのものが閉じる。すると対応する接続点あるいは
終端が電圧源に接続され電圧源より電圧が供給される。
従って、高電位側の電圧源より低電位側の電圧源に電流
が流れるがこの電流は第一電圧源に接続された接続点及
び終端（Ｐ〜PH5）のうちで前記出力接続点Ｐに最も近
いものと、第二電圧源に接続された接続点及び終端（Ｐ
〜PL5）のうちで前記出力接続点Ｐに最も近いものとの
間に位置する抵抗を直列に通って出力接続点Ｐを通って
流れることになる。従って、前記出力接続点Ｐは第一電
圧源と第二電圧源の電圧の何れかと等しい電圧または抵
抗による電圧降下に対応した両電圧源の間の電圧となり
この電圧がD/A変換した結果として出力される。
例えば、10個の抵抗全てに等しい抵抗値R1のものを用
い、第一電圧源が10Vで第二電圧源が0V（グランド、ア
ース）である場合には、スイッチ群の状態に応じて決ま
る出力接続点Ｐと両電圧源夫々の間に含まれる抵抗の数
に応じて第２図の表に示す多様な電圧値が出力として出
力端子Ｔより得られる。
い、第一電圧源が10Vで第二電圧源が0V（グランド、ア
ース）である場合には、スイッチ群の状態に応じて決ま
る出力接続点Ｐと両電圧源夫々の間に含まれる抵抗の数
に応じて第２図の表に示す多様な電圧値が出力として出
力端子Ｔより得られる。
なお、第一電圧源に接続された接続点及び終端のうち
で前記出力接続点Ｐに最も近いものと、第二電圧源に接
続された接続点及び終端のうちで前記出力接続点Ｐに最
も近いものとの間に位置する抵抗数が常に一定数となる
場合のみの出力を用いれば両電源電圧の差電圧を等分し
た電圧差の電圧値を出力することができる。例えば常に
５つの抵抗が両電圧間に含まれるようにスイッチを制御
すれば0Vから10Vを５等分した2Vステップの電圧すなわ
ち2V、4V、6V、8V、10V及び0Vの出力を得ることができ
る。
で前記出力接続点Ｐに最も近いものと、第二電圧源に接
続された接続点及び終端のうちで前記出力接続点Ｐに最
も近いものとの間に位置する抵抗数が常に一定数となる
場合のみの出力を用いれば両電源電圧の差電圧を等分し
た電圧差の電圧値を出力することができる。例えば常に
５つの抵抗が両電圧間に含まれるようにスイッチを制御
すれば0Vから10Vを５等分した2Vステップの電圧すなわ
ち2V、4V、6V、8V、10V及び0Vの出力を得ることができ
る。
以上述べた様に本発明のD/A変換回路では構成する抵
抗及びスイッチの数に比して多様な出力を得ることがで
きる。
抗及びスイッチの数に比して多様な出力を得ることがで
きる。
本実施例は抵抗を10個としたが、勿論抵抗の数に制限
はなく、より多数の抵抗と対応するスイッチ群を備えた
構成とすればより分解能の高いD/A変換回路を構成する
ことができる。
はなく、より多数の抵抗と対応するスイッチ群を備えた
構成とすればより分解能の高いD/A変換回路を構成する
ことができる。
なお、前述したように出力接続点Ｐに最も近いスイッ
チのみが出力電圧を決定するのに寄与するので前記スイ
ッチをスイッチ群につき一つ択一的に駆動すれば足り
る。
チのみが出力電圧を決定するのに寄与するので前記スイ
ッチをスイッチ群につき一つ択一的に駆動すれば足り
る。
本発明のD/A変換回路はまた前記スイッチ群を半導体
素子にて実現することができるのも大きな特徴である。
次にこのような半導体素子を用いた第二の発明について
説明する。
素子にて実現することができるのも大きな特徴である。
次にこのような半導体素子を用いた第二の発明について
説明する。
第３図は本願第二の発明の一実施例であるD/A変換回
路を示す回路図である。
路を示す回路図である。
この実施例においては前述の各スイッチは半導体素子
で構成されている。
で構成されている。
他の部分は前実施例のものと略同じである。すなわ
ち、同図においてRNは複数の抵抗を直列に接続してなる
抵抗網であり、出力端子Ｔが接続され出力を得る出力接
続点Ｐより一方にRH1、RH2、RH3、RH4、RH5の５個の高
電位側抵抗が、また前記出力接続点Ｐより他方にRL1、R
L2、RL3、RL4、RL5の５個の低電位側抵抗が順に直列接
続されている。前記抵抗網RNの高電位側抵抗側の終端PH
5並びに前記出力接続点Ｐ及び両者間の接続点群PH1〜PH
4は、デジタル信号により駆動され導通する半導体スイ
ッチ群SWHを介して夫々第一電圧源VHに接続されてお
り、一方前記抵抗網RNの低電位側抵抗側の他方の終端PL
5並びに前記出力接続点Ｐ及び両者間の接続点群PL1〜PL
4も、同じくデジタル信号により駆動され導通する半導
体スイッチ群SWLを介して夫々前記第一電圧源と異なる
低電圧の第二電圧源VL（GND）に接続されている。
ち、同図においてRNは複数の抵抗を直列に接続してなる
抵抗網であり、出力端子Ｔが接続され出力を得る出力接
続点Ｐより一方にRH1、RH2、RH3、RH4、RH5の５個の高
電位側抵抗が、また前記出力接続点Ｐより他方にRL1、R
L2、RL3、RL4、RL5の５個の低電位側抵抗が順に直列接
続されている。前記抵抗網RNの高電位側抵抗側の終端PH
5並びに前記出力接続点Ｐ及び両者間の接続点群PH1〜PH
4は、デジタル信号により駆動され導通する半導体スイ
ッチ群SWHを介して夫々第一電圧源VHに接続されてお
り、一方前記抵抗網RNの低電位側抵抗側の他方の終端PL
5並びに前記出力接続点Ｐ及び両者間の接続点群PL1〜PL
4も、同じくデジタル信号により駆動され導通する半導
体スイッチ群SWLを介して夫々前記第一電圧源と異なる
低電圧の第二電圧源VL（GND）に接続されている。
上記半導体スイッチ群SWHの個々のスイッチの構成を
抵抗網RNの端部の一つを例に説明すると、前記第一電圧
源VHにエミッタ端子が接続されたPNPトランジスタQA5と
そのベース端子に抵抗R6を介してコレクタ端子が接続さ
れたNPNトランジスタQB5とから成り、前記トランジスタ
QA5のコレクタ端子は前記抵抗網RNの接続点P5に接続さ
れており、前記トランジスタQB5のエミッタ端子は第二
電圧源VL（GND）に接続されている。またトランジスタQ
B5のベース端子は抵抗R7を介してデジタル信号に接続さ
れている。なお、前記トランジスタQA5のベース端子は
抵抗R8を介して電圧源VHにも接続されている。
抵抗網RNの端部の一つを例に説明すると、前記第一電圧
源VHにエミッタ端子が接続されたPNPトランジスタQA5と
そのベース端子に抵抗R6を介してコレクタ端子が接続さ
れたNPNトランジスタQB5とから成り、前記トランジスタ
QA5のコレクタ端子は前記抵抗網RNの接続点P5に接続さ
れており、前記トランジスタQB5のエミッタ端子は第二
電圧源VL（GND）に接続されている。またトランジスタQ
B5のベース端子は抵抗R7を介してデジタル信号に接続さ
れている。なお、前記トランジスタQA5のベース端子は
抵抗R8を介して電圧源VHにも接続されている。
また、上記半導体スイッチSWLの構成を抵抗網RNの端
部のものを例に説明すると、前記抵抗網RNの接続点PL5
にコレクタ端子が、前記第二電圧源VLにエミッタ端子が
接続されたNPNトランジスタQC5で成りそのベース端子は
抵抗R9を介してデジタル信号に接続されている。
部のものを例に説明すると、前記抵抗網RNの接続点PL5
にコレクタ端子が、前記第二電圧源VLにエミッタ端子が
接続されたNPNトランジスタQC5で成りそのベース端子は
抵抗R9を介してデジタル信号に接続されている。
上記両半導体スイッチ群の各ベース端子は夫々独立し
て駆動しても良いが、本発明においては各々のデジタル
入力に対応して第一の半導体スイッチSWHの中から択一
的にひとつが、同時にこれに対応して第二の半導体スイ
ッチSWLの中から択一的にひとつが対になって駆動され
る。すなわち、例えばデジタル入力D5に対応して第一の
半導体スイッチSWHの中出力接続点Ｐに最も近いトラン
ジスタQBと第二の半導体スイッチSWLの中、出力接続点
Ｐに最も遠いトランジスタQC5とが同時に駆動される。
従ってこの時選択された２つの半導体スイッチの間に介
在する抵抗網中の抵抗はRL1〜RL5でその個数は５個とな
る。その他の組合せも全て選択された２つの半導体スイ
ッチの間に介在する抵抗網中の抵抗の個数は５個となる
ような対と成っている。
て駆動しても良いが、本発明においては各々のデジタル
入力に対応して第一の半導体スイッチSWHの中から択一
的にひとつが、同時にこれに対応して第二の半導体スイ
ッチSWLの中から択一的にひとつが対になって駆動され
る。すなわち、例えばデジタル入力D5に対応して第一の
半導体スイッチSWHの中出力接続点Ｐに最も近いトラン
ジスタQBと第二の半導体スイッチSWLの中、出力接続点
Ｐに最も遠いトランジスタQC5とが同時に駆動される。
従ってこの時選択された２つの半導体スイッチの間に介
在する抵抗網中の抵抗はRL1〜RL5でその個数は５個とな
る。その他の組合せも全て選択された２つの半導体スイ
ッチの間に介在する抵抗網中の抵抗の個数は５個となる
ような対と成っている。
上述のD/A変換回路20の作用を以下説明する。
前記第一のスイッチ群SWH及び第二のスイッチ群SWLの
うちで前述したように対になったものの何れかに外部よ
りデジタル信号D0〜D5のうち一つが択一的に供給される
とこれに対応してスイッチ群の所定の対のものが閉じ
る。すると対応する接続点あるいは終端が電圧源に接続
され電圧源より電圧が供給される。従って、高電位側の
電圧源より低電位側の電圧源に電流が流れるがこの電流
は第一電圧源に接続された接続点と、第二電圧源に接続
された接続点との間に位置する所定の５個の抵抗を直列
に通って出力接続点Ｐを通り流れることになる。従っ
て、前記出力接続点は第一電圧源と第二電圧源の電圧の
何れかと略等しい電圧または電圧降下に対応した両者の
間の電圧となりこの出力接続点Ｐの電圧がD/A変換した
結果として出力される。
うちで前述したように対になったものの何れかに外部よ
りデジタル信号D0〜D5のうち一つが択一的に供給される
とこれに対応してスイッチ群の所定の対のものが閉じ
る。すると対応する接続点あるいは終端が電圧源に接続
され電圧源より電圧が供給される。従って、高電位側の
電圧源より低電位側の電圧源に電流が流れるがこの電流
は第一電圧源に接続された接続点と、第二電圧源に接続
された接続点との間に位置する所定の５個の抵抗を直列
に通って出力接続点Ｐを通り流れることになる。従っ
て、前記出力接続点は第一電圧源と第二電圧源の電圧の
何れかと略等しい電圧または電圧降下に対応した両者の
間の電圧となりこの出力接続点Ｐの電圧がD/A変換した
結果として出力される。
例えば、10個の抵抗全てに等しい抵抗値R1のものを用
い、第一電圧源が5Vで第二電圧源が０ボルト（グラン
ド、アース）である場合には、どのデジタル入力が印加
されるかに応じて両電源電圧の差電圧を５等分した電圧
差の電圧値を出力することができる。即ちPVから5Vを５
等分した1Vステップの電圧すなわち1V、2V、3V、4V、5V
及び0Vの出力を得ることができる。
い、第一電圧源が5Vで第二電圧源が０ボルト（グラン
ド、アース）である場合には、どのデジタル入力が印加
されるかに応じて両電源電圧の差電圧を５等分した電圧
差の電圧値を出力することができる。即ちPVから5Vを５
等分した1Vステップの電圧すなわち1V、2V、3V、4V、5V
及び0Vの出力を得ることができる。
このように、２つの半導体スイッチ間に介在する抵抗
の個数が常に一定で、従って常に一定の抵抗値となるよ
うにすれば各半導体を何れも常に同一条件で動作させる
ことができるため、安定で精度の高いD/A変換回路とな
る。
の個数が常に一定で、従って常に一定の抵抗値となるよ
うにすれば各半導体を何れも常に同一条件で動作させる
ことができるため、安定で精度の高いD/A変換回路とな
る。
なお、前記半導体スイッチとしては、デジタル信号に
よりONとなった時にはそのON抵抗値が直列に接続される
抵抗の抵抗値に比して充分に低く、一方OFFとなった時
にはそのOFF抵抗値が抵抗網に使用している抵抗の抵抗
値に比して充分に高い抵抗値となるように構成する。
よりONとなった時にはそのON抵抗値が直列に接続される
抵抗の抵抗値に比して充分に低く、一方OFFとなった時
にはそのOFF抵抗値が抵抗網に使用している抵抗の抵抗
値に比して充分に高い抵抗値となるように構成する。
本実施例では半導体スイッチとしてトランジスタ回路
を用いたが、これに変えてFETを使用することもでき
る。この場合にはスイッチ部で生じる電圧降下をより少
ないものとすることができ、前述した２つの電源電圧に
極めて近い電圧の出力まで得ることができる。その他フ
ォトMOSFET（フォトMOSリレー）を半導体スイッチとし
て用いることもできる。
を用いたが、これに変えてFETを使用することもでき
る。この場合にはスイッチ部で生じる電圧降下をより少
ないものとすることができ、前述した２つの電源電圧に
極めて近い電圧の出力まで得ることができる。その他フ
ォトMOSFET（フォトMOSリレー）を半導体スイッチとし
て用いることもできる。
本実施例では抵抗を10個としたが、勿論抵抗の数はこ
れに限らず、より多数の抵抗と対応するスイッチを備え
た構成とすればより分解能の高いD/A変換回路を構成す
ることができる。
れに限らず、より多数の抵抗と対応するスイッチを備え
た構成とすればより分解能の高いD/A変換回路を構成す
ることができる。
なお、デコーダDEと、第一スイッチ群SWH及び第二ス
イッチ群SWLとの接続をアイソレーションアンプ等でア
イソレーションすることにより両部分の各電圧源を分離
することが可能である。
イッチ群SWLとの接続をアイソレーションアンプ等でア
イソレーションすることにより両部分の各電圧源を分離
することが可能である。
以上述べた如く本発明においてはD/A変換回路を、複
数の抵抗を直列に接続し、前記抵抗の任意の一接続点を
出力を得る出力接続点と成した抵抗網と、前記出力接続
点並びに前記抵抗網の一終端部及び両者間の接続点を第
一の電圧源に夫々接続しデジタル信号により駆動され閉
じる第一のスイッチ群と、前記出力接続点並びに前記抵
抗網のもう一方の終端部及び両者間の接続点を前記第一
の電圧源と異なる電圧の第二の電圧源に夫々接続しデジ
タル信号により駆動され閉じる第二のスイッチ群とから
構成したので、 簡単な構成で多くのアナログ出力値を得ることができ
る。また前述したように二種のスイッチ群を適宜組合せ
て閉じることにより電圧源の電圧を等分した値の整数倍
のアナログ出力を得る構成とすることもできる。
数の抵抗を直列に接続し、前記抵抗の任意の一接続点を
出力を得る出力接続点と成した抵抗網と、前記出力接続
点並びに前記抵抗網の一終端部及び両者間の接続点を第
一の電圧源に夫々接続しデジタル信号により駆動され閉
じる第一のスイッチ群と、前記出力接続点並びに前記抵
抗網のもう一方の終端部及び両者間の接続点を前記第一
の電圧源と異なる電圧の第二の電圧源に夫々接続しデジ
タル信号により駆動され閉じる第二のスイッチ群とから
構成したので、 簡単な構成で多くのアナログ出力値を得ることができ
る。また前述したように二種のスイッチ群を適宜組合せ
て閉じることにより電圧源の電圧を等分した値の整数倍
のアナログ出力を得る構成とすることもできる。
また、本願他の発明ではD/A変換回路を、2N個の抵抗
を直列に接続し、前記抵抗の接続点中で中央のものを出
力を得る出力接続点と成した抵抗網と、前記出力接続点
並びに前記抵抗網の一終端部及び両者間の接続点を第一
の電圧源に夫々接続しデジタル信号により択一的に駆動
され閉じる（Ｎ＋１）個の第一の半導体スイッチ群と、
前記出力接続点並びに前記抵抗網の他終端部及び両者間
の接続点を前記第一の電圧源と異なる電圧の第二の電圧
源に夫々接続しデジタル信号により択一的に駆動され閉
じる第二の半導体スイッチ群とから成り、前記第一の半
導体スイッチ群と第二の半導体スイッチ群のうち、各々
に対応する接続点もしくは前記抵抗網終端部の間に含ま
れる抵抗がＮ個となるものを対にして、これらＮ対の半
導体スイッチ対のうち何れかを択一的に前記デジタル信
号で同時に駆動し閉じるように構成したので、 小型で対振動性が高く故障の少ないしかも電圧源と略
等しい出力を含む電圧源の電圧を等分した値の整数倍の
アナログ出力を得ることができる、半導体を利用したD/
A変換回路を実現することができる。
を直列に接続し、前記抵抗の接続点中で中央のものを出
力を得る出力接続点と成した抵抗網と、前記出力接続点
並びに前記抵抗網の一終端部及び両者間の接続点を第一
の電圧源に夫々接続しデジタル信号により択一的に駆動
され閉じる（Ｎ＋１）個の第一の半導体スイッチ群と、
前記出力接続点並びに前記抵抗網の他終端部及び両者間
の接続点を前記第一の電圧源と異なる電圧の第二の電圧
源に夫々接続しデジタル信号により択一的に駆動され閉
じる第二の半導体スイッチ群とから成り、前記第一の半
導体スイッチ群と第二の半導体スイッチ群のうち、各々
に対応する接続点もしくは前記抵抗網終端部の間に含ま
れる抵抗がＮ個となるものを対にして、これらＮ対の半
導体スイッチ対のうち何れかを択一的に前記デジタル信
号で同時に駆動し閉じるように構成したので、 小型で対振動性が高く故障の少ないしかも電圧源と略
等しい出力を含む電圧源の電圧を等分した値の整数倍の
アナログ出力を得ることができる、半導体を利用したD/
A変換回路を実現することができる。
第１図は本発明によるD/A変換回路の一実施例を示す回
路図を、 第２図は第１図のD/A変換回路の出力を示す表を、 第３図は本願他の発明によるD/A変換回路の一実施例を
示す回路図を、 第４図は従来のD/A変換回路の回路図を、 第５図は他の従来のD/A変換回路の回路図を各々示す。 RH1〜RH5、RL1〜RL5……抵抗、 RN……抵抗網、Ｐ……出力接続点、 Ｐ、PH1〜PH4、PL1〜PL4……接続点、 PH5、PL5……終端部、 第一電圧源……VH、第二電圧源……VL、 第一スイッチ群……SWH、 第二スイッチ群……SWL。
路図を、 第２図は第１図のD/A変換回路の出力を示す表を、 第３図は本願他の発明によるD/A変換回路の一実施例を
示す回路図を、 第４図は従来のD/A変換回路の回路図を、 第５図は他の従来のD/A変換回路の回路図を各々示す。 RH1〜RH5、RL1〜RL5……抵抗、 RN……抵抗網、Ｐ……出力接続点、 Ｐ、PH1〜PH4、PL1〜PL4……接続点、 PH5、PL5……終端部、 第一電圧源……VH、第二電圧源……VL、 第一スイッチ群……SWH、 第二スイッチ群……SWL。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−308415（ＪＰ，Ａ) 特開 昭52−49746（ＪＰ，Ａ) 特開 昭53−106558（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 1/00 - 1/88
Claims (2)
- 【請求項１】複数の抵抗を直列に接続し、前記抵抗の任
意の一接続点を出力を得る出力接続点と成した抵抗網
と、 前記出力接続点並びに前記抵抗網の一終端部及び両者間
の接続点を第一の電圧源に夫々接続しデジタル信号によ
り駆動され閉じる第一のスイッチ群と、 前記出力接続点並びに前記抵抗網のもう一方の終端部及
び両者間の接続点を前記第一の電圧源と異なる電圧の第
二の電圧源に夫々接続しデジタル信号により駆動され閉
じる第二のスイッチ群とから成るD/A変換回路。 - 【請求項２】2N個の抵抗を直列に接続し、前記抵抗の接
続点中で中央のものを出力を得る出力接続点と成した抵
抗網と、 前記出力接続点並びに前記抵抗網の一終端部及び両者間
の接続点を第一の電圧源に夫々接続しデジタル信号によ
り択一的に駆動され閉じる（Ｎ＋１）個の第一の半導体
スイッチ群と、 前記出力接続点並びに前記抵抗網の他終端部及び両者間
の接続点を前記第一の電圧源と異なる電圧の第二の電圧
源に夫々接続しデジタル信号により択一的に駆動され閉
じる第二の半導体スイッチ群とから成り、 前記第一の半導体スイッチ群と第二の半導体スイッチ群
のうち、各々に対応する接続点もしくは前記抵抗網終端
部の間に含まれる抵抗がＮ個となるものを対にして、こ
れらＮ対の半導体スイッチ対のうち何れかを択一的に前
記デジタル信号で同時に駆動し閉じるように構成された
D/A変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25382190A JP2914738B2 (ja) | 1990-09-21 | 1990-09-21 | Ｄ／ａ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25382190A JP2914738B2 (ja) | 1990-09-21 | 1990-09-21 | Ｄ／ａ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04132315A JPH04132315A (ja) | 1992-05-06 |
| JP2914738B2 true JP2914738B2 (ja) | 1999-07-05 |
Family
ID=17256608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25382190A Expired - Fee Related JP2914738B2 (ja) | 1990-09-21 | 1990-09-21 | Ｄ／ａ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2914738B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4002147B2 (ja) | 2002-07-24 | 2007-10-31 | 沖電気工業株式会社 | ディジタル／アナログ変換回路 |
| JP4941029B2 (ja) * | 2007-03-16 | 2012-05-30 | 富士通セミコンダクター株式会社 | Ｄ／ａ変換器 |
-
1990
- 1990-09-21 JP JP25382190A patent/JP2914738B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04132315A (ja) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222357B1 (en) | Current output circuit with controlled holdover capacitors | |
| KR960016161A (ko) | 전류원 구동 변환기 | |
| EP1465347B1 (en) | Monotonic precise current DAC | |
| JP3228799B2 (ja) | 乗算ディジタル−アナログ変換回路 | |
| JPH04268825A (ja) | ディジタル・アナログ変換器 | |
| JPH07202704A (ja) | ディジタル／アナログ変換器 | |
| JP2000039926A (ja) | 電流出力回路 | |
| JP2914738B2 (ja) | Ｄ／ａ変換回路 | |
| JP2962246B2 (ja) | 演算増幅器 | |
| KR940003086B1 (ko) | D/a 컨버터 | |
| JP3116773B2 (ja) | Ｄ／ａコンバータ回路 | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| JPH11239059A (ja) | ディジタル・アナログ変換器 | |
| JPS58105624A (ja) | デイジタル−アナログ変換器 | |
| JPS592415A (ja) | 増幅器 | |
| JPH04506289A (ja) | ディジタルアナログ変換器 | |
| JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
| JPS6017261B2 (ja) | デジタル−アナログ変換回路 | |
| JPH04130603A (ja) | 電子可変抵抗器及びタイマ信号発生装置 | |
| JPH02116206A (ja) | 電圧電流変換回路 | |
| JP2859015B2 (ja) | Ｄ／ａ変換回路 | |
| JPH0136069B2 (ja) | ||
| JP2872020B2 (ja) | ガンマ補正回路 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JP2994173B2 (ja) | 映像レベル出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080416 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |