JPS58105624A - デイジタル−アナログ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、アナログ信号に変換すべきディジタル信号の
各１ピット信号を与えられる個々の信号入力端が各１つ
の第１のダイオードの互いに同−ＩＭ性の端子に接続さ
れており、前記第１のダイオードの他方の端子は各１つ
の第２のダイオードの互いに同一極性の端子と、電流源
として作動する各１つのトランジスタの出力・瑞とに接
続されており、前記第１のダイオードと対をなして前記
各１ビット信号により制御される前記第２のダイオード
の他方の端子は１つの出力増幅器を共通に制御するべく
その入力端に接続されており、前記電流源トランジスタ
の電流入力端は各１つの抵抗をブｒして１つの共通供給
電位に接続されており、前記ダイオード対は互いに同一
形式であり、また前記電流源トランジスタも互い（＝同
一形式であるディジタル−アナログ変換器用の集積可能
な回路Ｃ二関する。

この種のディジタル−アナログＣＤ−Ａ）変換４は公知
であり、たとえば図書″）Ｔａｌｂｌｅｉｔｅｒ−８ｃ
ｈａｌｔｕｎｇｓｔｅｃｈｎｉｋ”、　Ｔｉｅｔｚｅお
よび３ｃｈｅ−ｎｋ著、１９８０年、第６４０，６４１
負に示すしているように構成され得る。公知の構成では
、Ｄ−Ａ変換器のステップに対応づけられている個々の
電流源トランジスタは、共通に制御されるバイポーラト
ランジスタにより形成されており、その出力端は当該ス
テップに対応づけられているダイオード対の第１および
第２ダイオードの負極と接続されている。それぞれのダ
イオード対の第１０）ダイオードの正極はＤ−Ａ変換器
の当該ステップの入力端に接続されており、他方第２の
ダイオードの正極は％Ｄ−Ａ変換器のそれ以外のステッ
プに対応づけられているダイオード対の第２のダイオー
ドの正極と共通に、Ｄ−Ａ変換器の出力増幅器である負
帰還回路付き演算増幅器の反転入力端に接続されている
。電流源トランジスタの電流入力端すなわちエミッタは
各１つの抵抗７介して、直接的に１つの供給電位に、も
しくは分圧回路を介して上記供給電位に接続されている
。後者は、電流源トランジスタがたとえばＲ−２Ｒはし
ご形回路網の構成部分として用いられている場合である
。

しばしば、１つの集積回路内に２つまたはそれ以上の互
いに等しいＤ−Ａ変換器を必要とする場合がある。この
場合、電流源トランジスタの電流入力端に接続される抵
抗またははしご形抵抗回路網を複数個のＤ−Ａ変換器の
各々に対して設けなければならないことは、チップ上の
Ｄ−Ａ変換器の占有面積の点でも集積回路の製造費用の
点でも不利である。本発明の目的は、このような不利を
回避し得る回路を提供することである。

この目的は本発明によれば、冒頭に記載した種類の回路
において、前記電流源トランジスタの各々にそれと同一
形式の少なくとも各１つの第２の電流源トランジスタが
付属しており、対をなす両型流源トランジスタの電流人
力゛上極（エミッタ）は直接に互いに接続されておりま
たは同一の電極であり、他方向電流源トランジスタの電
流出力電極（コレクタ）は、前記のダイオード対および
出Ｊｊ増４Ｂを含む互いに同一の構成でありただし別々
のディジタル信号により互いに独立して制御される２つ
の回路部分の各１つに接続されており、これらの回路部
分と前記電流源トランジスタ対の電流入力電極に接続さ
れている特にディジタルに市み付けされた」氏抗との共
同作用により谷１つのディジタル−アナログ変換器が形
［戊されていることを特徴とする回路により達成される
。

換言すれば、本発明による回路では、電流ｉ１＠　）ラ
ンジスタと必要な動作電位を与える供給電位との間に接
続されている抵抗回路網が２つの互いに等しいＤ−Ａ変
換器に対して共用さ几ている。すなわち、両Ｄ−Ａ変換
器が別々のディジタル信号により完全に互いに独立して
制御されるにもかかわらず、両Ｄ−Ａ変換器に対して唯
一の抵抗回路網（たとえばはしご形抵抗回路＃）１）Ｌ
か必要とされない。

先ず、第１図に示されている実施例および第２図に示さ
れている実施例の回路構成を説明し、その後にこれらの
回路の作動の仕方を説明する。

第１図には両液換器Ｗ１およびＷ２が詳細に示されてい
るのに対して、第２図には一万の変換器Ｗ１は詳細に示
されているが、他方の変換器Ｗ２はその電流源トランジ
スタ以外は単にブロックとして示されている。また、２
個よりも多い個数の変換器が１つの抵抗回路網を共通に
利用するように回路を構成することも容易に可能である
ことは理解されよう。

第１図に示されている例では−それぞれ各４ビツトのデ
ィジタル信号をアナログ信号に変換するための両液換器
Ｗ１およびＷ２の入力端１，２゜３．４に各１つの２進
カウンタＺ１またはｚ２のカウント状態出力端から信号
がインバータＩＮを弁して与えられる。これらの信号は
、入力端】に与えられるＭＳＢ信号から入力端４に与え
られるＬＳＢ信号まで２進重み付けされている。入力端
１ないし４の各々は２つの互いに等しいダイオードから
成る各１つのダイオード対に接続されている。変換器Ｗ
１のダイオードには参照符号ＤＩ。

ＤＩ’・・・Ｄ４．　Ｄ４’　　が、また変換器ｗ２の
ダイオードには参照符号ｄ１．ｄ］’、　　、−０ｄｈ
、ｄｌが付されている。

参照符号にダッシュを付されていないダイオードを第１
のダイオードと呼び、またダッシュを付されているダイ
オードを第２のダイオードと呼ぶことにする。各ダイオ
ード対の第２のダイオード（すなわちＤＩ’、　Ｄ２’
、　Ｄ３’、　Ｄ、ｚ’またはｄ１／。

ｄ２’、　　ｄ３’、　　ｄ４’）２）負極は当該ノ変
換’５Ｗ　１またはＷ２に嘱する演算増幅器ｏＰまたは
Ｏｐの反転入力端６−″に接続されている。これらの演
算増幅器は抵抗Ｒまたはｒを介して負帰還をかけられて
おり、演算増幅器の出力端Ａまたはａ＋が当該の変換器
の所望のアナログ信号を生ずる出力端をなしている。

カウンタＺｌまたはＺ２のかわりに他の４ビツト・ディ
ジタル信号源たとえば直列カウンタも用いられ得る。両
液換器Ｗ１およびｗ２に泪い異なるディジタル信号源か
らディジタル信号を与えることもできる。

それぞれ対をなすダイオードＤ　１＋　Ｄ　”　；・・
弓Ｄ４．　Ｄ４’　またはｄｌ、ｄｘ’；・・・；　ｄ
４．　ｄ４’の正極は互いに接続された上で、電流源と
して接続された各１つのトランジスタのコレクタ（すな
わち電流出力電橋）に接続されている。第１の変換器Ｗ
１のＬ記トランジスタには参照符号Ｔ１〜Ｔ４が、また
第２の変換器ｗ２の上記トランジスタには参照符号Ｔ１
〜Ｔ４／が付されている。

第１の変換器Ｗ１の電流源トランジスタＴｌ〜Ｔ４およ
び第２の変換器Ｗ２の電流源トランジスタ″ｒ１〜Ｔ　
４　／はすべて互いに同一形式であり、またダイオード
として接続されたもう１つの共通のトランジスタＴと共
同作用して各１つの電流ミラー、従ってまた各１つの定
電流源を形成している。

ダイオードとして接続されたトランジスタＴはそれ以外
の電流源トランジスタＴ１〜Ｔ４またはＴ　１／〜Ｔ４
′　　と同一形式である。このトランジスタＴはそのコ
レクタおよびペースで参照電流源Ｑ　ｒｅｆを介して回
路の基準上位に接続されている。

参照電流源Ｑ　ｒｅｆは、互いに等しい電流源トランジ
スタが対応づけられているステップ（ピット位置）に相
応し重み付は抵抗により定められる電流を電流源トラン
ジスタに供給する。

第１の変換器の各電流ＡケトランジスタＴ１〜Ｔ４は弔
２の変換器の同一ステップの覗流椋トランジスタ’ｌ’
　１７〜Ｔ４′のエミッタと共に、そのステップに諷し
相［己に重み付けされた抵抗Ｒ１またはＲ２またはＲ３
ま定はＲ４を介して供給電位＋ＵＳに接続されている。

両液換器Ｗ１またはＷ２の出力増幅器内に通常の仕方で
用いられるトランジスタがｎｐｎ　　形式であり、電流
・原トランジスタがｐｎｐ　形式であり。

またその際にダイオードＤ１〜Ｄ４またはＤｌ　／〜Ｄ
　４　／またはｄ１〜ｄ４またはｄ１’〜ｄ４’がそれ
らのｐ伝導領域で対応する電流源トランジスタのコレク
タに接続されていることは好ましい。このことが第２図
の実施例にもあてはまることはもちろんである。さらに
、ダイオードとして接続された電流ミラーのトランジス
タＴＬ場合によっては抵抗Ｒ０を介して、供給電位＋Ｕ
Ｓに接続されていてよい。

基準電位および供給電位を適当に選定すれば、電流源ト
ランジスタＴｒ　、Ｔ　１　、　　Ｔｌ／などがｎｐｎ
トランジスタによっても実現され得ることはもちろんで
ある。その場合には、回路のそれ以外のトランジスタす
なわち出力増幅器ＯＦ＋　　ｏｐ内のトランジスタおよ
び回路部分ＩＮ、Ｚｌおよび２２内に用いられるトラン
ジスタはｐｎｐ　　）ランジスタとして構成されるのが
目的にかなっている。しかし、第１図および第２図に示
されているようにトランジスタ形式を選定するほうが、
変換器Ｗ１およびＷ２の応答を速くし得る点で有利であ
る。

最慣に言及すべきこととして、変換器Ｗ１およびＷ〆と
同様に構成された第３の変換器Ｗ３（さらにはそれｕｈ
の変換器）を各１組の同様な電流源トランジスタを介し
て共通の抵抗回路網Ｒ１〜Ｒ４第２図には１本発明によ
るＤ−Ａ変換回路のもう１つの実施例が示されている。

この実施１！７１ｊは。

個々の変換器Ｗ１およびＷ２がそれぞれ５つのディジタ
ル入力端、従ってまた５つのダイオード対ＤＩ、ＤＩ’
　；・・・：　Ｄ４＋　Ｄ　”　；　Ｄ　５．　［）　
５’を宵するものとして示されており、また前記のよう
に変換器Ｗ１のみが詳細に示されている。第１図の実施
例と第２図の実施例との主な相違点は、第２図の実施例
では、ダイオード対が２つのエミッタを有する各１つの
ｎｐｎ　　トランジスタＤＴ１またはＤＴ２またはＤＴ
３　またはＤＴａまたはＤＴ５により実現されており、
また個々の変換器Ｗｌ、Ｗ２に嘱する電流源トランジス
タも各１つのトランジスタに一体化されている点である
。

個々の変換器内のダイオード対はそれぞれ１つの２エミ
ツタ・ｎｐｎ　　）ランジスタＤＴＩ・・・ＤＴ５によ
り実現されており、このトランジスタの一方のエミッタ
が当該の変換器Ｗ１またはＷ２のそれぞれ対応する信号
入力端１〜５：＝、また他方のエミッタが出力増幅器Ａ
Ｖの共通入力端に接続されている。この入力端は、第２
図に示されている例では、定電流源として接続されたｎ
ｐｎ　　）ランジスタＴ“のペースであり、このベース
はさらに（たとえば同じ＜ｎｐｎ）ランジスタにより実
現された）加算ダイオードＳＤの正極に接続されており
、その負極は回路の基準電位（接地点）に接続されてい
る。定電流源として作動するトランジスタＴ　のエミッ
タは同じく基準電位に接続されており、他方そのコレク
タは差動増幅器として互いに接続された２つのｎｐｎ　
　）ランジスタτ〕またはτ２のエミッタに通常の仕方
で一括接続されている。これらのｎｐｎ）ランジスタτ
ｌおよびτ２のコレクタは出力増幅器ＡＶの両出力端子
Ａをなしており、またさらに各１つの抵抗ρ１またはＲ
２を介して供給電位十Ｕ８に接続されている。

差動増幅器の一方の信号入力端すなわちトランジスタτ
１のペースは、正負符号を考慮に入れ得るように、イン
バータＩ”を介して切換信号６＋／−”を与えられ、他
方の信号入力端すなわちトランジスタτ２のベースは参
照直流電圧Ｕｒｅｆを与えられる。

しかし、本発明の観点で重要なことは、それぞれ１つの
２コレクタ・ｐｎｐ　）ランジスタＳＴＩないしＳｒ１
に一体化されているｐｎｐ電／Ｍ源トランジスタを介し
て両度換器Ｗ１およびＷ２が共通の抵抗回路網Ｒ１・・
・Ｒ５に接続されていることである。すなわち、トラン
ジスタＳＴＩ　ないしＳｒ１の一方のコレクタは第１の
変換器Ｗ１のそれぞれ対応する２エミツタ・ｎｐｎ　ト
ランジスタＤＴＩ・−ＤＴ５のペースおよびコレクタに
接続されており、また他方のコレクタは第２の変換器Ｗ
２のそれぞれ対応する２エミツタ・ｎｐｎ　　）ランジ
スタのベースおよびコレクタに接続されている。図面に
は変換器Ｗ１のみが詳細に示されており、変換器Ｗ２は
ブロックでしか示されていないので、変換器Ｗ２に接続
される２エミツタ・トランジスタの端子は各１つの文字
ａ、・・・ｅを付されているのみであり、実際の接続は
示されていない。

上記の２コレクタ・ｐｎｐ　）ランジスタＳＴＩないし
ＳＴ５はそれらのベース端子で別のｐｎｐ　　）ランジ
スタｔ１のベースおよび別のもう１つのｐｎｐ　　）ラ
ンジスタｔ２のエミッタに接続されており、トランジス
タｔ１のベース−コレクタ間はトランジスタｔ２のエミ
ッターベース間により橋絡されており、このトランジス
タｔ１のエミッタは抵抗Ｒ８を介して供給電位＋ＵＳに
接続されている。トランジスタｔ２のコレクタは基準電
位に接続されており、またトランジスタｔ２のベースお
よびトランジスタｔｌのコレクタは参照゛電流源Ｑｒｅ
ｆを介して同じく基準電位に接続されている。

このようにして、第１図の簡単な回路にくらべて。

゛電流源トランジスタの改善が達成される。

個々の電流源トランジスタ対ＴｉおよびＴｉ′またはＳ
Ｔｉ　　に対応づけられている抵抗Ｒｉの重みらそれに
対応するダイオード対Ｄ　Ｉ　＋　ｐ　＋’またはｄｉ
＋ｄｉ’　またはこのダイオード対を置換する２エミツ
タ・トランジスタＤＴｉ　　に伝達される電流Ｊｉ−Ｃ
・２　（１−１）　＜ここに、Ｃは定数、ｉは１．２．
・・・ｎ、またｎは両度換器Ｗ１またはＷ２の各々のス
テップの全数）の関係を満足するように重み付けされて
いる。当該のステップの入カビ（ｉ−ｘ） ットは２　　　　の重みを有する。第１図の実施例では
ｎ−４，第２図の実施例ではｎ　−５である。

第１図および第２図の実施例でＤ−Ａ変換器の第ｉステ
ップのダイオード対またはトランジスタＤＴｉ　　に電
流源トランジスタＴｉ、　Ｔｉ’　　またはＳＴｉ　　
から伝達される電流Ｊ＋　またはＪｉ′は抵抗Ｒｏ　お
よびＲｉ　により上記の式Ｊｉ−Ｃ−２（１−１）を満
足するように重み付けされている。参照電流源Ｑ　ｒｅ
ｆは、ダイオードとして接続されたｐ’ｎｐトランジス
タＴまたはｔｌを供給電位子Ｕ８と接続する抵抗Ｒ６に
電圧降下Ｕ。−Ｒｏ−Ｊ　ｒｅｆ　　を生ずる。抵抗Ｒ
ｉすなわち抵抗Ｒ，、Ｒ，などには、トランジスタＴお
よびＴｉにおける電流密度の相違に起因するしきい電圧
の差が無視され得るように構成されているならば、互い
に等しい電圧降下Ｕ、−Ｕ２　・・・＝（Ｊ　ｎが生ず
る。しきい電圧の差が無視され得るようにすることは、
集積回路内のトランジスタ面積を適当に選ぶこと、また
は抵抗Ｒ８における電圧降下を電流源トランジスタＴ１
または５Ｔｉ−のしきい電圧８二くらべて著しく高くす
ることにエリ達成される。こうして、抵抗Ｒ１の抵抗値
を適当に選定することにより、電流源トランジスタＴｉ
　またはＴｉ′またはＳＴｉ　のコレクタから供給され
る電流Ｊｉ　またはＪｌ′が上記の式を満足するように
重み付けされ得る。

第２図の実施例では、加算ダイオードＳＤと２エミツタ
・トランジスタＤＴｉのすべてと（二より電流源トラン
ジスタＴ　が制御され、この電流源トランジスタＴ“に
より差動増幅器τ１およびτ２が制御されるが、この差
動増幅器の一方のトランジスタτ１　は。

変換器Ｗ１およびＷ２の各１つにディジタル信号を与え
る装置ｚ１またはｚ２の回路部分ＳＧから１＋／−”信
号をインバータＩ　を介して与えられ、それにより変換
器容量が変換器Ｗ１またはＷ２のステップ数により決ま
る容量にくらべて各１ビツトだけ大きくされ得る。この
場合、オーディオ技術で通常用いられている高／低設定
の原理が応用される。

第１図および第２図１−示した例では、いずれも２つの
互いに等しい変換器が２進重み付けされた１つの共通の
抵抗回路網Ｒｉに接続されているだけであるが、２個よ
りも多い個数の互いに等しい変換器を同一の仕方で１つ
の共通の抵抗回路網Ｒｉ　に接続することもできる。互
いに等しいＤ−Ａ変換器の個数がｍである場合には、第
１図に準じて１ステツプあたりトランジスタＴ１．Ｔｌ
′に相当するｍ個の互いに等しい電流源トランジスタを
設けそれらのコレクタを各変換器の対応するダイオード
対に接続しまたそれらのエミッタを対応する抵抗Ｒｉを
介して供給電位十Ｕｓに接続することもできるし、第２
図に準じて電流源トランジスタとしてｎ個の互いに等し
いｍコレクタ・ｐｎｐトランジ゛スタＳＴｉ　を設けそ
れらのコレクタを各変換器の対応するダイオード対に接
続しまたそれらのエミッタを対応する抵抗Ｒｉを介して
供給電位＋ＵＳに接続することもできる。各変換器の各
ステップのダイオード対は、第１図のように２つの互い
に等しいダイオードから構成されてもよいし、第２図の
ようにダイオードとして接続された１つの２エミツタ・
ｎｐｎ　）ランジスタＤＴｉから構成されていてもよい
。

電流源トランジスタＴＩ＋’Ｔ１’またはＳＴｉから供
給される電流Ｊｉが対応する抵抗Ｒ１によりまたはＲ−
２Ｒはしご形回路網への接続位置により専ら定められる
という前提のもとに、電流Ｊｉに対して関係式 ％式％ が成り立つ。前記のように入力端１にＬＳＢ信号信号例
ではｎ＝−５であるが、ｎは他の任意の整数であってよ
い）にＭＳＢＹ与える場合、入力端ｎに対応する抵抗Ｒ
ｎは値Ｒ８／２を有し、入力端（ｎ−１）に対応する抵
抗Ｒｎ−１は値Ｒｏを汗する（以下同様）。一般に抵抗
Ｒｉに対しては関係式 ％式％ 電流Ｊｉは対応するへカ、端の信号状態に関係して、第
１図の例では、対応するダイオード対の一方のダイオー
ドＤｉおよびｄｉを経て入力端から流出し、もしくは他
方のダイオードＤＩ　／およびｄ１′を経てそれぞれの
出力増幅器ＯＰおよびＯｐに流入する。第２図の例では
、電流Ｊ１は対応する入力端の信号状態に関係して、対
応する２エミツターｎｐｎ　　トランジスタＤＴｉ　　
の一方のエミッタを経て入力端から流出し、もしくは他
方のエミッタを経て加算ダイオードＳＤに到達する。加
算ダイオードＳＤに到達した電流Ｊ８は電流ミラー・ト
ランジスタＴ　　７に介して取出され、その際にトラン
ジスタτ１およびτ２により形成された差動増幅器を介
して、インバータエ　を介して与えられる正負符号ビッ
トに関係して、必要であれば正負に切換えられ得る。

個々の電流源トランジスタＴｉ、　Ｔｉ’またはＳＴｉ
を経て重み付けされた電流Ｊｉｔ得るため１重み付けさ
れた抵抗Ｒ４のかわりに１通常の仕方で各電流源トラン
ジスタのエミッタに接続されたＲ−２Ｒはしご形回路網
を用いることもできる。この場合、供給電位＋ＵＳはｎ
個の互いに等しい抵抗Ｒから成る分圧回路の一端に接続
され、この分圧回路が別の抵抗２Ｒを介し′て基準電位
と接続されている゛。この分圧回路の個々の分圧点から
、各１つの抵抗２Ｒを経て導かれた各１つの電流が対応
する電流源トランジスタのエミッタに与えられる。

それにより所望の重み付けが周知のように自ずから行な
われる。

本発明による回路をモノリンツク回路として実現する場
合、ディジタル信号を与える装置ｚ１゜Ｚ２と両度換器
Ｗ１およびＷ２の入力端にバッファとして前置されるイ
ンバータＩＮとを１２Ｌ技術で実現することは好ましい
。しかし、他の論理システムも用いられ得る。また、第
１図および第２図中のトランジスタとして、必ずしもバ
イポーラトランジスタを使用する必要はなく、自己阻止
形ＭＯ８電界効果トランジスタを使用することもできる
。この場合、電流源トランジスタはｐチャネルトランジ
スタとしてまたそれ以外のトランジスタはｎｆヤネルト
ランジスタとして構成され得る。１つのゲート電極を複
数個のソースまたはト。

レイン領域に対応させること、またこのようにして多重
エミッタ・トランジスタまたは多重コレクタ・トランジ
スタを等測的に構成することも容易に可能である。

【図面の簡単な説明】

第１図は本発明の実施例の回路図、第２図は本発明の他
の実施例の回路図である。 １〜５・・・ディジタル信号入力端、　　Ａ・・・アナ
ログ信号出力端、Ｄ、　Ｄ／、　ｄ、　ｄ／・・・ダイ
オード４　　ＤＴ・・・２エミツタ・トランジスタ、　
■”、ＩＮ・・・インバータ、　　ＯＰ、Ｏｐ・・・演
算増幅器。 ＲＯ−隅・・・重み付は抵抗、　　ＳＴ・・・　２エミ
ツタ・トランジスタ、Ｔ、Ｔ、τ・・・　トランジスタ
、　Ｗ・・・変換器回路部分、　Ｚ・・・カウンタ。

Claims (1)

1. 【特許請求の範囲】 １）アナログ信号に変換すべきディジタル信号の各１ビ
   ット信号を与えられる個々の信号入力端が各１つの第１
   のダイオードの互いに同一極性の端子に接続されており
   、前記第１のダイオードの他方の端子は各１つの第２の
   ダイオードの互いに同一極性の端子と、電流源として作
   動する各１つのトランジスタの出力端とに接続されてお
   り、前記第１のダイオードと対をなして前記各１ピット
   信号により制御される前記第２のダイオードの他方の端
   子は１つの出力増幅器を共通に制御するべくその入力端
   に接続されており、前記電流源トランジスタの電流入力
   端は各１つの抵抗を介して１つの共通供給電位に接続さ
   れており、前記ダイオード対は互いに同一形式であり、
   また前記電流源トランジスタも互いに同一形式であるデ
   ィジタル−アナログ変換器用の集積可能な回路において
   、前記電流源トランジスタ（Ｔｉ　　）の各々にそれと
   同一形式の少なくとも各１つの第２の電流源トランジス
   タ（Ｔｌ′）が付属しており、対をなす両型流源トラン
   ジスタ（Ｔｉ、Ｔｉ’）の電流入力電極（エミッタ）は
   直接に互いに接続されておりまたは同一の電極であり、
   他方両型流源トランジスタ（Ｔｉ、Ｔｉ’）　の電流出
   力電極（コレクタ）は、前記のダイオード対および出力
   増幅器を含む互いに同一の構成でありただし別々のディ
   ジタル信号により互いに独立して制御される２つ（７）
   回路部分（Ｗｌ、Ｗ２）の各１つに接続されており、こ
   れらの回路部分と前記電流源トランジスタ対（Ｔｉ、’
   ｌ’ｉ’）の電流人力電離に接続されている特にディジ
   タルに重み付けされた抵抗（Ｒｉ）との共同作用により
   各１つのディジタル−アナログ変換器が形成されている
   ことを特徴とするディジタルーアナログ変換器。 ２）電流源トランジスタ（Ｔ　ｉ、　Ｔ　ｌｔ　）のす
   べてがもう１つの共通のトランジスタ（Ｔ）と共同作用
   して電流ミラー・電流源を形成していることを特徴とす
   る特許請求の範囲第１項記載の変換器。 ３）電／Ｍ源トランジスタ（Ｔｉ、　Ｔｉ’）がバイポ
   ーラトランジスタ、特にｐｎｐ　形式のバイポーラトラ
   ンジスタ、として実現されており、またそれ以外のトラ
   ンジスタなかんずく出力増幅器内のトランジスタが同じ
   くバイポーラトランジスタ、特に電流源トランジスタの
   形式と反対の形式のバイポーラトランジスタ、として実
   現されていることを特徴とする特許請求の範囲第１項ま
   たは第２項記載の変換器。 ４）それぞれ一端で１つの共通供給電位（＋Ｕ８）に接
   続されている抵抗（Ｒｉ）の他端にそれぞれ接続されて
   いる電流源トランジスタ（’ｐｉ、’ｐｉ’）がそれぞ
   れ一体化された１つのトが抵抗に接続される１つのエミ
   ッタ端子と一体化された電流源トランジスタのｉｔと同
   数のコレクタ端子とを有していることを特徴とする特許
   請求の範囲′第３項記載の変換器。 ５）電流源トランジスタ（Ｔｉ、　Ｔｉｔ　）にそれぞ
   れ接続されているダイオード灯（Ｄｉ、Ｄｉ’；ｄｉ、
   ｄｉ／）がそれぞれ１つの２エミツタ・トランジスタ、
   特に電流源トランジスタ（Ｔｉ、　Ｔｉ’　）の伝導形
   式と反対の伝導形式の２エミツタ・トランジスタ（ＤＴ
   ｉ）として一体化されていることを特徴とする特許請求
   の範囲第１項ないし第４項のいずれかに記載の変換器。 ６）電流源トランジスタ（ＴＬ　Ｔ　ｉ’　）と１つの
   共通供給電位（十〇ｓ　）との間に接続されている抵抗
   （Ｒｉ）が他の抵抗を追カロされて１つのＲ−２Ｒはし
   ご形回路網を形成していることを特徴とする特許請求の
   範囲第１項ないし第５項のいずれかに記載の変換器。 フ）共通の抵抗回路網（Ｒｉ）に個々に接続されている
   変換器回路部分（Ｗｌ、Ｗ２）が各１つの負帰還回路付
   き演算増幅器（ＯＰ、ｏｐ）を出力増幅器として設けら
   れていることを特徴とする特許請求の範囲第１項ないし
   第６頃のいずれかに記載の変換器。 ８）共１角の抵抗回路網（Ｒｉ）と共同作用して各１つ
   のディジタル−アナログ変換器を形成する２つの回路部
   分（Ｗｌ、Ｗ２　）がそれぞれ出力増幅器として、電／
   Ｍ源トランジスタ（Ｔｉ、Ｔｉ’）の伝導形式と反対の
   伝導形式を有し電流ミラーとして接続されたエミッタ接
   地の１つのトランジスタ（Ｔ　　）を有しており、この
   トランジスタ（Ｔ　　）つコレクタは、電流源トランジ
   スタ（Ｔｉ、　Ｔｉ’）υ伝導形式と反対の伝導形式、
   を有し差動増幅器として接続された２つのトランジスタ
   τ１．τ２）を介して１つの共通供給端子（十Ｕｓ）に
   接続されており、差動増幅器の一方のトランジスタ（τ
   ２）のベースは参服電圧源（Ｕｒｅｆ）から参照電圧を
   与えられており、また差動増幅器の他方のトランジスタ
   （τ１）のベースはインバータＣＩ　　＞を介して、当
   該の変換器回路部分（Ｗｌ、Ｗ２）を制御する装置に１
   萬する切換信号発生部（ＳＧ）から切換（、−３号（十
   ／−）を与えられていることを特徴とする特許請求の範
   囲第１項ないし第７項のいずれかに記載の変換器。 ９）共通の抵抗回路網（Ｒ４）を介して互いに接続され
   ている変換器回路部分の個々の信号入力端（１，・・・
   ｎ）のディジタル１仰が各１つのインバータ（ＩＮ）を
   弁して行なわれることを特徴とする特許請求の範囲第１
   項ないし第８項のいずれかに記載の変換器。