JP2001237705A - 重みづけ定電流源およびｄ−ａ変換器 - Google Patents
重みづけ定電流源およびｄ−ａ変換器Info
- Publication number
- JP2001237705A JP2001237705A JP2000044259A JP2000044259A JP2001237705A JP 2001237705 A JP2001237705 A JP 2001237705A JP 2000044259 A JP2000044259 A JP 2000044259A JP 2000044259 A JP2000044259 A JP 2000044259A JP 2001237705 A JP2001237705 A JP 2001237705A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- resistors
- constant current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 チップ面積が小さくでき、製造コストの増大
を防ぐことのできる重みづけ定電流源、Ｄ−Ａ変換器を
提供する。 【解決手段】 電圧源８と、抵抗３〜６と、電流源２を
直列接続し、各接続点に同一サイズの複数のトランジス
タの各ベースを接続し、各トランジスタのエミッタにＲ
−２Ｒ抵抗網７を接続する。電流源２の電流値をＫ・
（１／Ｒ0 ）（ｋＴ／ｑ）とし、各抵抗値の値を（Ｒ0
・ｌｎ２）／Ｋとすると、各抵抗の左に接続されたトラ
ンジスタに流れる電流に対し右に接続されたトランジス
タに流れる電流は１／２となる。
を防ぐことのできる重みづけ定電流源、Ｄ−Ａ変換器を
提供する。 【解決手段】 電圧源８と、抵抗３〜６と、電流源２を
直列接続し、各接続点に同一サイズの複数のトランジス
タの各ベースを接続し、各トランジスタのエミッタにＲ
−２Ｒ抵抗網７を接続する。電流源２の電流値をＫ・
（１／Ｒ0 ）（ｋＴ／ｑ）とし、各抵抗値の値を（Ｒ0
・ｌｎ２）／Ｋとすると、各抵抗の左に接続されたトラ
ンジスタに流れる電流に対し右に接続されたトランジス
タに流れる電流は１／２となる。
Description
【０００１】
【発明の属する技術分野】本発明は、重みづけ定電流源
およびこれを用いたＤ−Ａ変換器に関するものである。
およびこれを用いたＤ−Ａ変換器に関するものである。
【０００２】
【従来の技術】従来、重みづけ定電流源を用いてＤ−Ａ
変換を行う半導体Ａ−Ｄ変換器では、図４に示すように
Ｒ−２Ｒ抵抗網と１：２：……：２N-1 のサイズ比をも
ったトランジスタ群により重みづけ定電流を作ってい
る。
変換を行う半導体Ａ−Ｄ変換器では、図４に示すように
Ｒ−２Ｒ抵抗網と１：２：……：２N-1 のサイズ比をも
ったトランジスタ群により重みづけ定電流を作ってい
る。
【０００３】
【発明が解決しようとする課題】しかしながら前述の従
来例では、トランジスタのサイズ比を１：２：……：２
N-1 とするために、Ｄ−Ａ変換のビット数Ｎが増加して
いくと、使用するトランジスタのサイズが大きくなり、
チップ面積と最終的に製造コストが増加するという問題
があった。
来例では、トランジスタのサイズ比を１：２：……：２
N-1 とするために、Ｄ−Ａ変換のビット数Ｎが増加して
いくと、使用するトランジスタのサイズが大きくなり、
チップ面積と最終的に製造コストが増加するという問題
があった。
【０００４】本発明は、このような状況のもとでなされ
たもので、使用トランジスタのサイズを同一とし、チッ
プ面積を小さくすることができ、製造コストの増大を防
ぐことができる、重みづけ定電流源およびこれを用いた
Ｄ−Ａ変換器を提供することを目的とするものである。
たもので、使用トランジスタのサイズを同一とし、チッ
プ面積を小さくすることができ、製造コストの増大を防
ぐことができる、重みづけ定電流源およびこれを用いた
Ｄ−Ａ変換器を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、重みづけ定電流源を次の（１）〜
（９）のいずれかで構成し、Ｄ−Ａ変換器を次の（１
０）のとおりに構成する。
め、本発明では、重みづけ定電流源を次の（１）〜
（９）のいずれかで構成し、Ｄ−Ａ変換器を次の（１
０）のとおりに構成する。
【０００６】（１）Ｎ個のトランジスタのベース間に順
次（ｋＴ／ｑ）ｌｎ２なる電位差を与える手段と、前記
Ｎ個の各トランジスタに流れる電流比が１：２n （ｎ＝
１，２，……，Ｎ−１）であるときにトランジスタの夫
々のエミッタ電位を等しくする手段とを備えた重みづけ
定電流源。
次（ｋＴ／ｑ）ｌｎ２なる電位差を与える手段と、前記
Ｎ個の各トランジスタに流れる電流比が１：２n （ｎ＝
１，２，……，Ｎ−１）であるときにトランジスタの夫
々のエミッタ電位を等しくする手段とを備えた重みづけ
定電流源。
【０００７】（２）絶対温度Ｔに比例し第１の抵抗の抵
抗値に反比例する電流を作る手段と、前記電流を流し両
端電圧差が（ｋＴ／ｑ）×ｌｎ２となる第２の抵抗と、
この第２の抵抗の両端にベースを接続する第１と第２の
トランジスタと、この第１と第２のトランジスタに流れ
る電流比が２：１であるときに、第１と第２のトランジ
スタのエミッタ電位を等しくする手段とを備えた重みづ
け定電流源。
抗値に反比例する電流を作る手段と、前記電流を流し両
端電圧差が（ｋＴ／ｑ）×ｌｎ２となる第２の抵抗と、
この第２の抵抗の両端にベースを接続する第１と第２の
トランジスタと、この第１と第２のトランジスタに流れ
る電流比が２：１であるときに、第１と第２のトランジ
スタのエミッタ電位を等しくする手段とを備えた重みづ
け定電流源。
【０００８】（３）前記（２）記載の重みづけ定電流源
において、前記電流を作る手段は、サイズ比が１：Ｎの
２個のトランジスタに等しい電流を流す手段と、前記２
個トランジスタのベース・エミッタ間電圧の差電圧を抵
抗Ｒで電流変換し、（１／Ｒ）＊（ｋＴ／ｑ）＊ｌｎＮ
なる電流を作るものである重みづけ定電流源。
において、前記電流を作る手段は、サイズ比が１：Ｎの
２個のトランジスタに等しい電流を流す手段と、前記２
個トランジスタのベース・エミッタ間電圧の差電圧を抵
抗Ｒで電流変換し、（１／Ｒ）＊（ｋＴ／ｑ）＊ｌｎＮ
なる電流を作るものである重みづけ定電流源。
【０００９】（４）前記（２）記載の重みづけ定電流源
において、前記エミッタ電位を等しくする手段としてＲ
−２Ｒ抵抗網を用いた重みづけ定電流源。
において、前記エミッタ電位を等しくする手段としてＲ
−２Ｒ抵抗網を用いた重みづけ定電流源。
【００１０】（５）第１のトランジスタのエミッタに一
端が接続され、他端が第１の電位に接続される第１の抵
抗と、所望の電流が流れるように前記第１のトランジス
タのベースに電位を与える手段と、Ｎ個の抵抗が直列に
接続され、一端が第１のトランジスタのベースに接続さ
れ、他端が第２のトランジスタのベースに接続された抵
抗群と、前記第２のトランジスタに流れる電流が前記第
１のトランジスタに流れる電流の１／２N であるとき
に、前記第２のトランジスタと前記第１のトランジスタ
のエミッタ電位を等しくする手段と、前記第１のトラン
ジスタと前記第２のトランジスタのエミッタ電位が等し
くなるように前記抵抗群に電流を流す手段を備えた重み
づけ定電流源。
端が接続され、他端が第１の電位に接続される第１の抵
抗と、所望の電流が流れるように前記第１のトランジス
タのベースに電位を与える手段と、Ｎ個の抵抗が直列に
接続され、一端が第１のトランジスタのベースに接続さ
れ、他端が第２のトランジスタのベースに接続された抵
抗群と、前記第２のトランジスタに流れる電流が前記第
１のトランジスタに流れる電流の１／２N であるとき
に、前記第２のトランジスタと前記第１のトランジスタ
のエミッタ電位を等しくする手段と、前記第１のトラン
ジスタと前記第２のトランジスタのエミッタ電位が等し
くなるように前記抵抗群に電流を流す手段を備えた重み
づけ定電流源。
【００１１】（６）前記（５）記載の重みづけ定電流源
において、前記抵抗群の抵抗の各接続点にベースを接続
するトランジスタ群を有し、各トランジスタに流れる電
流比を１：１／２n （ｎ＝１，２，……，Ｎ）とするた
めに、各トランジスタのエミッタにＲ−２Ｒ抵抗網を接
続した重みづけ定電流源。
において、前記抵抗群の抵抗の各接続点にベースを接続
するトランジスタ群を有し、各トランジスタに流れる電
流比を１：１／２n （ｎ＝１，２，……，Ｎ）とするた
めに、各トランジスタのエミッタにＲ−２Ｒ抵抗網を接
続した重みづけ定電流源。
【００１２】（７）電圧源と、定電流手段と、前記電圧
源と前記定電流手段との間に直列接続された複数の抵抗
と、前記電圧源と前記複数の抵抗の共通接続点、前記複
数の抵抗における各抵抗の共通接続点および前記複数の
抵抗と前記定電流手段の共通接続点に夫々ベースが接続
された同一サイズの複数のトランジスタと、この複数の
トランジスタのエミッタに接続されたＲ−２Ｒ抵抗網と
を備えた重みづけ定電流源。
源と前記定電流手段との間に直列接続された複数の抵抗
と、前記電圧源と前記複数の抵抗の共通接続点、前記複
数の抵抗における各抵抗の共通接続点および前記複数の
抵抗と前記定電流手段の共通接続点に夫々ベースが接続
された同一サイズの複数のトランジスタと、この複数の
トランジスタのエミッタに接続されたＲ−２Ｒ抵抗網と
を備えた重みづけ定電流源。
【００１３】（８）前記（７）記載の重みづけ定電流源
において、前記定電流手段の電流値はＫ・（１／Ｒ0 ）
（ｋＴ／ｑ）であり、前記複数の抵抗の各抵抗値は（Ｒ
0 ・ｌｎ２）／Ｋである重みづけ定電流源。
において、前記定電流手段の電流値はＫ・（１／Ｒ0 ）
（ｋＴ／ｑ）であり、前記複数の抵抗の各抵抗値は（Ｒ
0 ・ｌｎ２）／Ｋである重みづけ定電流源。
【００１４】（９）電圧源と、電流制御手段と、前記電
圧源と前記電流制御手段との間に直列に接続された複数
の抵抗と、前記電圧源と前記複数の抵抗の共通接続点、
前記複数の抵抗における各抵抗の共通接続点および前記
複数の抵抗と前記電流制御手段の共通接続点に夫々ベー
スが接続された同一サイズの複数のトランジスタと、こ
の複数のトランジスタのエミッタに接続されたＲ−２Ｒ
抵抗網と、前記電圧源と前記複数の抵抗の共通接続点に
ベースが接続されたトランジスタのエミッタ電位が、前
記複数の抵抗と前記電流制御手段の共通接続点にベース
が接続されたトランジスタのエミッタ電位と等しくなる
ように、前記電流制御手段を制御する制御手段とを備え
た重みづけ定電流源。
圧源と前記電流制御手段との間に直列に接続された複数
の抵抗と、前記電圧源と前記複数の抵抗の共通接続点、
前記複数の抵抗における各抵抗の共通接続点および前記
複数の抵抗と前記電流制御手段の共通接続点に夫々ベー
スが接続された同一サイズの複数のトランジスタと、こ
の複数のトランジスタのエミッタに接続されたＲ−２Ｒ
抵抗網と、前記電圧源と前記複数の抵抗の共通接続点に
ベースが接続されたトランジスタのエミッタ電位が、前
記複数の抵抗と前記電流制御手段の共通接続点にベース
が接続されたトランジスタのエミッタ電位と等しくなる
ように、前記電流制御手段を制御する制御手段とを備え
た重みづけ定電流源。
【００１５】（１０）前記（１）〜（９）のいずれかに
記載の重みづけ定電流源を用いたＤ−Ａ変換器。
記載の重みづけ定電流源を用いたＤ−Ａ変換器。
【００１６】
【発明の実施の形態】以下本発明の実施の形態を重みづ
け定電流源の実施例により詳しく説明する。なお本発明
は重みづけ定電流源の形に限らず、実施例の説明に裏付
けられてＤ−Ａ変換器の形で実施することができる。
け定電流源の実施例により詳しく説明する。なお本発明
は重みづけ定電流源の形に限らず、実施例の説明に裏付
けられてＤ−Ａ変換器の形で実施することができる。
【００１７】
【実施例】（実施例１）図１は実施例１である“重みづ
け定電流源”の回路図である。同図において、１はＮビ
ット重みづけ定電流の最上位ビットの電流を流すトラン
ジスタ、２は絶対温度に比例し、抵抗値に反比例する電
流を流す電流源（請求項の定電流手段に対応する）、３
〜６は同一抵抗値の抵抗、７はＲ−２Ｒ抵抗網（はしご
形抵抗回路網ともいう）、８はトランジスタ１のベース
に電圧を与える電圧源である。
け定電流源”の回路図である。同図において、１はＮビ
ット重みづけ定電流の最上位ビットの電流を流すトラン
ジスタ、２は絶対温度に比例し、抵抗値に反比例する電
流を流す電流源（請求項の定電流手段に対応する）、３
〜６は同一抵抗値の抵抗、７はＲ−２Ｒ抵抗網（はしご
形抵抗回路網ともいう）、８はトランジスタ１のベース
に電圧を与える電圧源である。
【００１８】電圧源８の電圧をＶ8 、トランジスタ１の
ベース・エミッタ間電圧をＶBE1 とすると、トランジス
タ１のエミッタとＧＮＤ間には（Ｖ8 −ＶBE1 ）の電圧
がかかるので、トランジスタ１には（Ｖ8 −ＶBE1 ）／
２Ｒの電流が流れる。電流源２の電流値をＫ・（１／Ｒ
0 ）（ｋＴ／ｑ）とし、抵抗３〜６の各値を（Ｒ0 ・ｌ
ｍ２）／Ｋとすると、抵抗３〜６の各両端電圧は（ｋＴ
／ｑ）・ｌｎ２となる。なおＫは定数、ｋはボルツマン
定数、Ｔは絶対温度、ｑは電気素量である。抵抗３〜６
の夫々の左右に接続されたトランジスタは、互いにベー
ス電位が（ｋＴ／ｑ）・ｌｎ２異なり、エミッタにＲ−
２Ｒ抵抗網が接続されているので、左に接続されたトラ
ンジスタに流れる電流値に対し、右に接続されたトラン
ジスタに流れる電流は１／２になる。
ベース・エミッタ間電圧をＶBE1 とすると、トランジス
タ１のエミッタとＧＮＤ間には（Ｖ8 −ＶBE1 ）の電圧
がかかるので、トランジスタ１には（Ｖ8 −ＶBE1 ）／
２Ｒの電流が流れる。電流源２の電流値をＫ・（１／Ｒ
0 ）（ｋＴ／ｑ）とし、抵抗３〜６の各値を（Ｒ0 ・ｌ
ｍ２）／Ｋとすると、抵抗３〜６の各両端電圧は（ｋＴ
／ｑ）・ｌｎ２となる。なおＫは定数、ｋはボルツマン
定数、Ｔは絶対温度、ｑは電気素量である。抵抗３〜６
の夫々の左右に接続されたトランジスタは、互いにベー
ス電位が（ｋＴ／ｑ）・ｌｎ２異なり、エミッタにＲ−
２Ｒ抵抗網が接続されているので、左に接続されたトラ
ンジスタに流れる電流値に対し、右に接続されたトラン
ジスタに流れる電流は１／２になる。
【００１９】図２は図１に示す電流源２の構成例であ
り、９はバンドギャップ回路、１０は×１サイズトラン
ジスタ、１１は×Ｎサイズトランジスタ、１２は抵抗値
Ｒ0 の抵抗、１３，１４は抵抗値Ｒ1 の抵抗、１５はＯ
Ｐアンプ、１６は電流源に相当するトランジスタであ
る。
り、９はバンドギャップ回路、１０は×１サイズトラン
ジスタ、１１は×Ｎサイズトランジスタ、１２は抵抗値
Ｒ0 の抵抗、１３，１４は抵抗値Ｒ1 の抵抗、１５はＯ
Ｐアンプ、１６は電流源に相当するトランジスタであ
る。
【００２０】トランジスタ１０，１１は、抵抗値の等し
い抵抗１３，１４と、ＯＰアンプ１５により等しい電流
が流れる。トランジスタのサイズ比Ｎと抵抗値Ｒ0 の抵
抗１２によりその電流値は（１／Ｒ0 ）（ｋＴ／ｑ）・
ｌｎＮとなる。抵抗１３，１４の抵抗値Ｒ1 はＯＰアン
プ１５の出力電圧が温度変動をしないように約１．２Ｖ
になるように設定される。トランジスタ１６はトランジ
スタ１０と等しいベース・エミッタ間に電圧を与えられ
ているので、出力電流は（１／Ｒ0 ）（ｋＴ／ｑ）・ｌ
ｎＮとなる。
い抵抗１３，１４と、ＯＰアンプ１５により等しい電流
が流れる。トランジスタのサイズ比Ｎと抵抗値Ｒ0 の抵
抗１２によりその電流値は（１／Ｒ0 ）（ｋＴ／ｑ）・
ｌｎＮとなる。抵抗１３，１４の抵抗値Ｒ1 はＯＰアン
プ１５の出力電圧が温度変動をしないように約１．２Ｖ
になるように設定される。トランジスタ１６はトランジ
スタ１０と等しいベース・エミッタ間に電圧を与えられ
ているので、出力電流は（１／Ｒ0 ）（ｋＴ／ｑ）・ｌ
ｎＮとなる。
【００２１】一般的にバンドギャップ回路が半導体装置
に組み込まれる可能性は高く、その場合少しの素子の追
加により、図１に示す電流源２を実現することが可能で
ある。
に組み込まれる可能性は高く、その場合少しの素子の追
加により、図１に示す電流源２を実現することが可能で
ある。
【００２２】以上説明したように、本実施例によれば、
ＮビットのＤ−Ａ変換器を構成するために使用するＮビ
ットの重みづけ定電流を実現する際に、重みづけ電流を
流す各トランジスタのサイズを同一にすることができ、
トランジスタのサイズ比を２ n （ｎ＝１，２，……，Ｎ
−１）とすることに比べチップ面積が減少し、低コスト
を実現できる。
ＮビットのＤ−Ａ変換器を構成するために使用するＮビ
ットの重みづけ定電流を実現する際に、重みづけ電流を
流す各トランジスタのサイズを同一にすることができ、
トランジスタのサイズ比を２ n （ｎ＝１，２，……，Ｎ
−１）とすることに比べチップ面積が減少し、低コスト
を実現できる。
【００２３】（実施例２）図３は実施例２である“重み
づけ定電流源”の回路図である。同図において、１はＮ
ビット重みづけ定電流の最上位ビットの電流を流すトラ
ンジスタ、３〜６は同一抵抗値を持つ抵抗群、７はＲ−
２Ｒ抵抗網、８はトランジスタ１のベースに電位を与え
る電圧源、１７は最下位ビットの電流を流すトランジス
タ、１８はＯＰアンプ、１９は電流源（請求項の電流制
御手段に対応する）である。
づけ定電流源”の回路図である。同図において、１はＮ
ビット重みづけ定電流の最上位ビットの電流を流すトラ
ンジスタ、３〜６は同一抵抗値を持つ抵抗群、７はＲ−
２Ｒ抵抗網、８はトランジスタ１のベースに電位を与え
る電圧源、１７は最下位ビットの電流を流すトランジス
タ、１８はＯＰアンプ、１９は電流源（請求項の電流制
御手段に対応する）である。
【００２４】トランジスタ１はベースに電位を与えら
れ、エミッタとＧＮＤ間にＲ−２Ｒ抵抗網の抵抗２Ｒが
挿入されているため、電圧源８の電圧をＶ8 、ベース・
エミッタ間電圧をＶBEとすると、（Ｖ8 −ＶBE）／２Ｒ
の電流が流れる。
れ、エミッタとＧＮＤ間にＲ−２Ｒ抵抗網の抵抗２Ｒが
挿入されているため、電圧源８の電圧をＶ8 、ベース・
エミッタ間電圧をＶBEとすると、（Ｖ8 −ＶBE）／２Ｒ
の電流が流れる。
【００２５】一方、最下位ビット電流を流すトランジス
タ１７は、抵抗群３〜６の直列抵抗と、電流源１９によ
る電圧降下により、エミッタ電位がトランジスタ１のエ
ミッタ電位と等しくなるようにＯＰアンプ１８でコント
ロールされる。たとえば、トランジスタ１７のエミッタ
電位がトランジスタ１のエミッタ電位より高くなると、
オペアンプ１８により電流源１９の電圧降下を小さく
し、トランジスタ１７のベース電位を下げ、エミッタ電
位を下げてトランジスタ１のエミッタ電位に近づける。
このとき、抵抗群３〜６の各抵抗で発生する電圧差は
（ｋＴ／ｑ）・ｌｎ２となり、抵抗の左右のトランジス
タを流れる電流比は２：１となる。
タ１７は、抵抗群３〜６の直列抵抗と、電流源１９によ
る電圧降下により、エミッタ電位がトランジスタ１のエ
ミッタ電位と等しくなるようにＯＰアンプ１８でコント
ロールされる。たとえば、トランジスタ１７のエミッタ
電位がトランジスタ１のエミッタ電位より高くなると、
オペアンプ１８により電流源１９の電圧降下を小さく
し、トランジスタ１７のベース電位を下げ、エミッタ電
位を下げてトランジスタ１のエミッタ電位に近づける。
このとき、抵抗群３〜６の各抵抗で発生する電圧差は
（ｋＴ／ｑ）・ｌｎ２となり、抵抗の左右のトランジス
タを流れる電流比は２：１となる。
【００２６】本実施例では、ＯＰアンプ１８および電流
源１９を構成するための素子が必要となるが、トランジ
スタ特性と各重みづけ電流のばらつきをトータルで補正
するように帰還コントロールするため、実施例１に比べ
特性ばらつきの縮小が期待できる。
源１９を構成するための素子が必要となるが、トランジ
スタ特性と各重みづけ電流のばらつきをトータルで補正
するように帰還コントロールするため、実施例１に比べ
特性ばらつきの縮小が期待できる。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
使用トランジスタのサイズを同一とし、チップ面積を小
さくすることができ、製造コストの増大を防ぐことがで
きる。
使用トランジスタのサイズを同一とし、チップ面積を小
さくすることができ、製造コストの増大を防ぐことがで
きる。
【図１】 実施例１の回路図
【図２】 電流源の回路図
【図３】 実施例２の回路図
【図４】 従来例の回路図
１ トランジスタ ２ 電流源 ３〜６ 抵抗 ７ Ｒ−２Ｒ抵抗網 ８ 電圧源
Claims (10)
- 【請求項１】 Ｎ個のトランジスタのベース間に順次
（ｋＴ／ｑ）ｌｎ２なる電位差を与える手段と、前記Ｎ
個の各トランジスタに流れる電流比が１：２n（ｎ＝
１，２，……，Ｎ−１）であるときにトランジスタの夫
々のエミッタ電位を等しくする手段とを備えたことを特
徴とする重みづけ定電流源。 - 【請求項２】 絶対温度Ｔに比例し第１の抵抗の抵抗値
に反比例する電流を作る手段と、前記電流を流し両端電
圧差が（ｋＴ／ｑ）×ｌｎ２となる第２の抵抗と、この
第２の抵抗の両端にベースを接続する第１と第２のトラ
ンジスタと、この第１と第２のトランジスタに流れる電
流比が２：１であるときに、第１と第２のトランジスタ
のエミッタ電位を等しくする手段とを備えたことを特徴
とする重みづけ定電流源。 - 【請求項３】 請求項２記載の重みづけ定電流源におい
て、前記電流を作る手段は、サイズ比が１：Ｎの２個の
トランジスタに等しい電流を流す手段と、前記２個トラ
ンジスタのベース・エミッタ間電圧の差電圧を抵抗Ｒで
電流変換し、（１／Ｒ）＊（ｋＴ／ｑ）＊ｌｎＮなる電
流を作るものであることを特徴とする重みづけ定電流
源。 - 【請求項４】 請求項２記載の重みづけ定電流源におい
て、前記エミッタ電位を等しくする手段としてＲ−２Ｒ
抵抗網を用いたことを特徴とする重みづけ定電流源。 - 【請求項５】 第１のトランジスタのエミッタに一端が
接続され、他端が第１の電位に接続される第１の抵抗
と、所望の電流が流れるように前記第１のトランジスタ
のベースに電位を与える手段と、Ｎ個の抵抗が直列に接
続され、一端が第１のトランジスタのベースに接続さ
れ、他端が第２のトランジスタのベースに接続された抵
抗群と、前記第２のトランジスタに流れる電流が前記第
１のトランジスタに流れる電流の１／２N であるとき
に、前記第２のトランジスタと前記第１のトランジスタ
のエミッタ電位を等しくする手段と、前記第１のトラン
ジスタと前記第２のトランジスタのエミッタ電位が等し
くなるように前記抵抗群に電流を流す手段を備えたこと
を特徴とする重みづけ定電流源。 - 【請求項６】 請求項５記載の重みづけ定電流源におい
て、前記抵抗群の抵抗の各接続点にベースを接続するト
ランジスタ群を有し、各トランジスタに流れる電流比を
１：１／２n （ｎ＝１，２，……，Ｎ）とするために、
各トランジスタのエミッタにＲ−２Ｒ抵抗網を接続した
ことを特徴とする重みづけ定電流源。 - 【請求項７】 電圧源と、定電流手段と、前記電圧源と
前記定電流手段との間に直列接続された複数の抵抗と、
前記電圧源と前記複数の抵抗の共通接続点、前記複数の
抵抗における各抵抗の共通接続点および前記複数の抵抗
と前記定電流手段の共通接続点に夫々ベースが接続され
た同一サイズの複数のトランジスタと、この複数のトラ
ンジスタのエミッタに接続されたＲ−２Ｒ抵抗網とを備
えたことを特徴とする重みづけ定電流源。 - 【請求項８】 請求項７記載の重みづけ定電流源におい
て、前記定電流手段の電流値はＫ・（１／Ｒ0 ）（ｋＴ
／ｑ）であり、前記複数の抵抗の各抵抗値は（Ｒ0 ・ｌ
ｎ２）／Ｋであることを特徴とする重みづけ定電流源。 - 【請求項９】 電圧源と、電流制御手段と、前記電圧源
と前記電流制御手段との間に直列に接続された複数の抵
抗と、前記電圧源と前記複数の抵抗の共通接続点、前記
複数の抵抗における各抵抗の共通接続点および前記複数
の抵抗と前記電流制御手段の共通接続点に夫々ベースが
接続された同一サイズの複数のトランジスタと、この複
数のトランジスタのエミッタに接続されたＲ−２Ｒ抵抗
網と、前記電圧源と前記複数の抵抗の共通接続点にベー
スが接続されたトランジスタのエミッタ電位が、前記複
数の抵抗と前記電流制御手段の共通接続点にベースが接
続されたトランジスタのエミッタ電位と等しくなるよう
に、前記電流制御手段を制御する制御手段とを備えたこ
とを特徴とする重みづけ定電流源。 - 【請求項１０】 請求項１〜９のいずれかに記載の重み
づけ定電流源を用いたことを特徴とするＤ−Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044259A JP2001237705A (ja) | 2000-02-22 | 2000-02-22 | 重みづけ定電流源およびｄ−ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044259A JP2001237705A (ja) | 2000-02-22 | 2000-02-22 | 重みづけ定電流源およびｄ−ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237705A true JP2001237705A (ja) | 2001-08-31 |
Family
ID=18567049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000044259A Pending JP2001237705A (ja) | 2000-02-22 | 2000-02-22 | 重みづけ定電流源およびｄ−ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237705A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008269506A (ja) * | 2007-04-25 | 2008-11-06 | Oki Electric Ind Co Ltd | 基準電流回路 |
| JP2021502036A (ja) * | 2017-11-07 | 2021-01-21 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 電流ステアリングデジタル−アナログコンバータ |
| WO2022074706A1 (ja) * | 2020-10-05 | 2022-04-14 | 三菱電機株式会社 | デジタルアナログ変換器 |
-
2000
- 2000-02-22 JP JP2000044259A patent/JP2001237705A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008269506A (ja) * | 2007-04-25 | 2008-11-06 | Oki Electric Ind Co Ltd | 基準電流回路 |
| JP2021502036A (ja) * | 2017-11-07 | 2021-01-21 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 電流ステアリングデジタル−アナログコンバータ |
| WO2022074706A1 (ja) * | 2020-10-05 | 2022-04-14 | 三菱電機株式会社 | デジタルアナログ変換器 |
| JPWO2022074706A1 (ja) * | 2020-10-05 | 2022-04-14 | ||
| JP7353512B2 (ja) | 2020-10-05 | 2023-09-29 | 三菱電機株式会社 | デジタルアナログ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| JPS61210723A (ja) | デジタル‐アナログ変換器 | |
| JPS5917895B2 (ja) | 集積回路デジタル−アナログ変換器 | |
| US4349811A (en) | Digital-to-analog converter with improved compensation arrangement for offset voltage variations | |
| US4567463A (en) | Circuit for improving the performance of digital to analog converters | |
| US5729231A (en) | Digital-to-analog converter having improved resistance to variations in DC current gain | |
| JPH02104025A (ja) | ダイオード制御デイジタル・アナログ・コンバータ | |
| JP2001237705A (ja) | 重みづけ定電流源およびｄ−ａ変換器 | |
| JP4500439B2 (ja) | 半導体装置 | |
| JPS58105624A (ja) | デイジタル−アナログ変換器 | |
| JPH04290B2 (ja) | ||
| JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
| JPS61196622A (ja) | デイジタル・アナログ変換器 | |
| JPH0824264B2 (ja) | Ｄ／ａ変換器 | |
| JP2906280B2 (ja) | Ｄ／ａ変換器 | |
| JPH0629758A (ja) | 電流可変回路 | |
| JP2859015B2 (ja) | Ｄ／ａ変換回路 | |
| JPH10215179A (ja) | Ｄ／ａコンバータ | |
| JPH0737137Y2 (ja) | 定電流発生回路 | |
| JPH077915B2 (ja) | Ｄ／ａ変換器 | |
| JPH08125538A (ja) | ディジタル・アナログ変換器 | |
| JPH10135836A (ja) | Ｄ／ａ変換器 | |
| JPH04265019A (ja) | ディジタル／アナログ変換回路 | |
| JPH10107635A (ja) | ２セグメントラダー回路及びデジタル・アナログ変換器 | |
| JP3115133B2 (ja) | Ｄ／ａコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060314 |