JP3115133B2 - Ｄ／ａコンバータ - Google Patents
Ｄ／ａコンバータInfo
- Publication number
- JP3115133B2 JP3115133B2 JP04314898A JP31489892A JP3115133B2 JP 3115133 B2 JP3115133 B2 JP 3115133B2 JP 04314898 A JP04314898 A JP 04314898A JP 31489892 A JP31489892 A JP 31489892A JP 3115133 B2 JP3115133 B2 JP 3115133B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- output
- transistor pairs
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、Ｄ／Ａコンバータに
関する。
関する。
【０００２】
【従来の技術】従来よりＤ／Ａコンバータとして、図４
に示す回路が知られている。このＤ／Ａコンバータは、
昭和５５年２月20日にＣＱ出版社から発行された「ＡＤ
／ＤＡ変換回路の設計」２５頁に記載されたものであ
る。
に示す回路が知られている。このＤ／Ａコンバータは、
昭和５５年２月20日にＣＱ出版社から発行された「ＡＤ
／ＤＡ変換回路の設計」２５頁に記載されたものであ
る。
【０００３】図４において、Ｂ1 〜Ｂn の制御入力に供
給された制御信号により、対応するスイッチＳ1 〜Ｓn
を制御する。スイッチＳ1 〜Ｓn の出力は、電圧源４１
の電圧Ｖref または接地電位になる。このスイッチＳ1
〜Ｓn の出力により、抵抗ラダーとなっている抵抗Ｒと
２Ｒによる抵抗網４２を駆動している。抵抗網４２から
の出力電流は、オペアンプ４３によって電圧変換し、出
力端４４に導出する。
給された制御信号により、対応するスイッチＳ1 〜Ｓn
を制御する。スイッチＳ1 〜Ｓn の出力は、電圧源４１
の電圧Ｖref または接地電位になる。このスイッチＳ1
〜Ｓn の出力により、抵抗ラダーとなっている抵抗Ｒと
２Ｒによる抵抗網４２を駆動している。抵抗網４２から
の出力電流は、オペアンプ４３によって電圧変換し、出
力端４４に導出する。
【０００４】この形式のＤ／Ａコンバータでは、スイッ
チＳ1 〜Ｓn がオン抵抗０、オフ抵抗∞の理想的なスイ
ッチと見なせるかぎり、制御入力Ｂ1 〜Ｂn に供給され
る制御信号に対する寄与度は、抵抗網４２の抵抗２Ｒと
Ｒの値の設定により正確に決めることができる。
チＳ1 〜Ｓn がオン抵抗０、オフ抵抗∞の理想的なスイ
ッチと見なせるかぎり、制御入力Ｂ1 〜Ｂn に供給され
る制御信号に対する寄与度は、抵抗網４２の抵抗２Ｒと
Ｒの値の設定により正確に決めることができる。
【０００５】しかし、実際には、理想スイッチとして見
なすことができるスイッチＳ１〜Ｓｎを具体的に実現す
ることは困難であった。とくにスイッチにオン抵抗があ
ると、そのスイッチ出力に接続された抵抗にはスイッチ
のオン抵抗が追加される形となる。各制御入力に対する
出力への寄与度が抵抗網の構成で決めた値からずれてし
まうため、実用的ではなかった。このため、スイッチの
作りやすいＭＯＳトランジスタが使用できないバイポー
ラ型の集積回路でＤ／Ａコンバータを実現する場合は、
重み電流型のＤ／Ａコンバータを用いる場合が多かっ
た。
なすことができるスイッチＳ１〜Ｓｎを具体的に実現す
ることは困難であった。とくにスイッチにオン抵抗があ
ると、そのスイッチ出力に接続された抵抗にはスイッチ
のオン抵抗が追加される形となる。各制御入力に対する
出力への寄与度が抵抗網の構成で決めた値からずれてし
まうため、実用的ではなかった。このため、スイッチの
作りやすいＭＯＳトランジスタが使用できないバイポー
ラ型の集積回路でＤ／Ａコンバータを実現する場合は、
重み電流型のＤ／Ａコンバータを用いる場合が多かっ
た。
【０００６】図５は従来より使われている重み電流型の
Ｄ／Ａコンバータである。この回路では、制御入力Ｂ1
〜Ｂn に供給される制御信号に対する出力への寄与度
は、抵抗Ｒ〜２n-1 ＲとスイッチトランジスタＱ1 〜Ｑ
n のエミッタ面積比によって決めるようになっている。
Ｄ／Ａコンバータである。この回路では、制御入力Ｂ1
〜Ｂn に供給される制御信号に対する出力への寄与度
は、抵抗Ｒ〜２n-1 ＲとスイッチトランジスタＱ1 〜Ｑ
n のエミッタ面積比によって決めるようになっている。
【０００７】しかし、制御入力Ｂ1 〜Ｂn に供給される
制御信号に対する出力への寄与度は、抵抗Ｒ〜２n-1 Ｒ
の相対精度だけでなく、スイッチトランジスタＱ1 〜Ｑ
n のエミッタ面積比や電流増幅率の相対精度にも影響さ
れる。とくにエミッタ面積比は、製造ばらつきで誤差が
でやすく、無理に誤差を小さくしようとすると、大きな
サイズのトランジスタを使う必要から製造コストの増大
を招く。またトランジスタの電流増幅率は、温度変化に
よって大きく変化する性質があるため、各制御入力に対
する出力への寄与度を正確に安定して設定するのは困難
であると言う欠点がある。
制御信号に対する出力への寄与度は、抵抗Ｒ〜２n-1 Ｒ
の相対精度だけでなく、スイッチトランジスタＱ1 〜Ｑ
n のエミッタ面積比や電流増幅率の相対精度にも影響さ
れる。とくにエミッタ面積比は、製造ばらつきで誤差が
でやすく、無理に誤差を小さくしようとすると、大きな
サイズのトランジスタを使う必要から製造コストの増大
を招く。またトランジスタの電流増幅率は、温度変化に
よって大きく変化する性質があるため、各制御入力に対
する出力への寄与度を正確に安定して設定するのは困難
であると言う欠点がある。
【０００８】このように従来のバイポーラ集積回路で用
いているＤ／Ａコンバータは、その精度が、相対精度の
比較的とりやすい抵抗比ばかりでなく、スイッチトラン
ジスタのエミッタ面積比や電流増幅率などの相対精度が
取りにくいものにも影響されるため、良好な精度と安定
性をもつＤ／Ａコンバータを実現するのは困難であると
いう欠点があった。
いているＤ／Ａコンバータは、その精度が、相対精度の
比較的とりやすい抵抗比ばかりでなく、スイッチトラン
ジスタのエミッタ面積比や電流増幅率などの相対精度が
取りにくいものにも影響されるため、良好な精度と安定
性をもつＤ／Ａコンバータを実現するのは困難であると
いう欠点があった。
【０００９】
【発明が解決しようとする課題】上述した従来のＤ／Ａ
コンバータでは、相対精度を取りにくいトランジスタの
エミッタ面積比や安定性の悪いトランジスタの電流増幅
率などに依存するため、良好な精度と安定性をもつＤ／
Ａコンバータを実現するのは困難であるという欠点があ
った。この発明の目的は、良好な精度と安定性をもつＤ
／Ａコンバータをバイポーラ集積回路でも実現できるよ
うにすることにある。
コンバータでは、相対精度を取りにくいトランジスタの
エミッタ面積比や安定性の悪いトランジスタの電流増幅
率などに依存するため、良好な精度と安定性をもつＤ／
Ａコンバータを実現するのは困難であるという欠点があ
った。この発明の目的は、良好な精度と安定性をもつＤ
／Ａコンバータをバイポーラ集積回路でも実現できるよ
うにすることにある。
【００１０】
【課題を解決するための手段】この発明のＤ／Ａコンバ
ータは、抵抗を複数個接続して構成された抵抗網の複数
のノードをそれぞれ複数の電圧源で駆動し、該抵抗網の
所定の一端を出力端とするＤ／Ａコンバータにおいて、
該複数の電圧源のそれぞれの電圧変化を、該抵抗網の構
成で決まるそれぞれ所定の比率で電流出力端に電流変化
として出力し、全体として、該複数の電圧源の電圧変化
がそれぞれある重み付けをもったその和として出力する
ことを特徴とし、さらに、該電圧源は、それぞれエミッ
タを共通接続した第１および第２のトランジスタ対と、
該第１および第２のトランジスタ対のそれぞれ共通接続
したエミッタ端にそれぞれ接続した第１および第２の電
流源と、該第１または第２の電流源のどちらか一方に電
流が流れるよう制御する制御手段と、該第１および第２
のトランジスタ対のそれぞれ一方のトランジスタのベー
スは異なる基準電位に接続し、該第１および第２のトラ
ンジスタ対の他のトランジスタのベースは共通接続した
状態で電圧出力端に接続する手段と、該第１および第２
のトランジスタ対のうちのベースを基準電位に接続した
側のトランジスタのコレクタは共通接続した状態でその
入力に接続し、該第１および第２のトランジスタ対のベ
ースを共通接続した側のトランジスタのコレクタは共通
接続した状態でその出力に接続したカレントミラーと、
該カレントミラーの出力点と電圧出力端との間に設けら
れインピーダンスを変換するインピーダンス変換手段と
を備えたことを特徴とする。またこの発明のＤ／Ａコン
バータは、複数のＲ抵抗器及び２Ｒ抵抗器を用いてＲ−
２Ｒ型で構成され出力端及び複数の制御入力端を備える
抵抗網と、該抵抗網の出力端に接続され該抵抗網の電流
出力を電圧に変換する出力回路と、該抵抗網の複数の制
御入力端のそれぞれに接続される各電圧源とを具備する
Ｄ／Ａコンバータであって、該各電圧源はそれぞれ独立
に、それぞれエミッタを共通接続した第１および第２の
トランジスタ対と、該第１および第２のトランジスタ対
のそれぞれ共通接続したエミッタ端にそれぞれ接続した
第１および第２の電流源と、該第１または第２の電流源
のどちらか一方に電流が流れるよう制御する制御手段
と、該第１および第２のトランジスタ対のそれぞれ一方
のトランジスタのベースは異なる基準電位に接続し、該
第１および第２のトランジスタ対の他のトランジスタの
ベースは共通接続した状態で電圧出力端に接続する手段
と、該第１および第２のトランジスタ対のうちのベース
を基準電位に接続した側のトランジスタのコレクタは共
通接続した状態でその入力に接続し、該第１および第２
のトランジスタ対のベースを共通接続した側のトランジ
スタのコレクタは共通接続した状態でその出力に接続し
たカレントミラーと、該カレントミラーの出力点と電圧
出力端との間に設けられインピーダンスを変換するイン
ピーダンス変換手段とを備えたことを特徴とする。
ータは、抵抗を複数個接続して構成された抵抗網の複数
のノードをそれぞれ複数の電圧源で駆動し、該抵抗網の
所定の一端を出力端とするＤ／Ａコンバータにおいて、
該複数の電圧源のそれぞれの電圧変化を、該抵抗網の構
成で決まるそれぞれ所定の比率で電流出力端に電流変化
として出力し、全体として、該複数の電圧源の電圧変化
がそれぞれある重み付けをもったその和として出力する
ことを特徴とし、さらに、該電圧源は、それぞれエミッ
タを共通接続した第１および第２のトランジスタ対と、
該第１および第２のトランジスタ対のそれぞれ共通接続
したエミッタ端にそれぞれ接続した第１および第２の電
流源と、該第１または第２の電流源のどちらか一方に電
流が流れるよう制御する制御手段と、該第１および第２
のトランジスタ対のそれぞれ一方のトランジスタのベー
スは異なる基準電位に接続し、該第１および第２のトラ
ンジスタ対の他のトランジスタのベースは共通接続した
状態で電圧出力端に接続する手段と、該第１および第２
のトランジスタ対のうちのベースを基準電位に接続した
側のトランジスタのコレクタは共通接続した状態でその
入力に接続し、該第１および第２のトランジスタ対のベ
ースを共通接続した側のトランジスタのコレクタは共通
接続した状態でその出力に接続したカレントミラーと、
該カレントミラーの出力点と電圧出力端との間に設けら
れインピーダンスを変換するインピーダンス変換手段と
を備えたことを特徴とする。またこの発明のＤ／Ａコン
バータは、複数のＲ抵抗器及び２Ｒ抵抗器を用いてＲ−
２Ｒ型で構成され出力端及び複数の制御入力端を備える
抵抗網と、該抵抗網の出力端に接続され該抵抗網の電流
出力を電圧に変換する出力回路と、該抵抗網の複数の制
御入力端のそれぞれに接続される各電圧源とを具備する
Ｄ／Ａコンバータであって、該各電圧源はそれぞれ独立
に、それぞれエミッタを共通接続した第１および第２の
トランジスタ対と、該第１および第２のトランジスタ対
のそれぞれ共通接続したエミッタ端にそれぞれ接続した
第１および第２の電流源と、該第１または第２の電流源
のどちらか一方に電流が流れるよう制御する制御手段
と、該第１および第２のトランジスタ対のそれぞれ一方
のトランジスタのベースは異なる基準電位に接続し、該
第１および第２のトランジスタ対の他のトランジスタの
ベースは共通接続した状態で電圧出力端に接続する手段
と、該第１および第２のトランジスタ対のうちのベース
を基準電位に接続した側のトランジスタのコレクタは共
通接続した状態でその入力に接続し、該第１および第２
のトランジスタ対のベースを共通接続した側のトランジ
スタのコレクタは共通接続した状態でその出力に接続し
たカレントミラーと、該カレントミラーの出力点と電圧
出力端との間に設けられインピーダンスを変換するイン
ピーダンス変換手段とを備えたことを特徴とする。
【００１１】
【作用】上記した手段により、変換精度が、相対精度を
とりやすい抵抗比だけに依存する構成としたことによ
り、良好な精度と安定性を持つとともに、Ｄ／Ａコンバ
ータをバイポーラ集積回路でも実現できる。
とりやすい抵抗比だけに依存する構成としたことによ
り、良好な精度と安定性を持つとともに、Ｄ／Ａコンバ
ータをバイポーラ集積回路でも実現できる。
【００１２】
【実施例】 以下、この発明の実施例について図面を参
照して詳細に説明する。図１はこの発明の一実施例を示
すものである。図１において、１，２は基準電源、３は
制御入力、４はインバータ、５，６は電流源、Ｑ１，Ｑ
２およびＱ３，Ｑ４はそれぞれ対をなすトランジスタ、
７はカレントミラー、８はインピーダンス変換器、９ｂ
は電圧源出力で、これらにより電圧源１０ｂを構成して
いる。電圧源１０ｂの電圧源出力９ｂは抵抗網１１の抵
抗２ＲとＲを介し、非反転入力＋が接地されたオペアン
プ１２の反転入力−に接続する。
照して詳細に説明する。図１はこの発明の一実施例を示
すものである。図１において、１，２は基準電源、３は
制御入力、４はインバータ、５，６は電流源、Ｑ１，Ｑ
２およびＱ３，Ｑ４はそれぞれ対をなすトランジスタ、
７はカレントミラー、８はインピーダンス変換器、９ｂ
は電圧源出力で、これらにより電圧源１０ｂを構成して
いる。電圧源１０ｂの電圧源出力９ｂは抵抗網１１の抵
抗２ＲとＲを介し、非反転入力＋が接地されたオペアン
プ１２の反転入力−に接続する。
【００１３】電圧源１０ａ，１０ｃ…は、それぞれ電圧
源１０ｂと同一の構成をしており、電圧源１０ａの電圧
源出力９ａは抵抗網１１の抵抗２Ｒを介して反転入力−
に接続する。さらに、電圧源１０ｃの電圧源出力９ｃ
は、抵抗２ＲとＲを介して、電圧源出力９ｂの出力に直
列接続された抵抗２ＲとＲの接続点に接続する。以下、
図示しない電圧源１０ｄ…についても同様である。オペ
アンプ１２は帰還抵抗１３とともに抵抗網１１からの電
流出力を電圧に変換し、その電圧出力を出力１４より取
り出す。
源１０ｂと同一の構成をしており、電圧源１０ａの電圧
源出力９ａは抵抗網１１の抵抗２Ｒを介して反転入力−
に接続する。さらに、電圧源１０ｃの電圧源出力９ｃ
は、抵抗２ＲとＲを介して、電圧源出力９ｂの出力に直
列接続された抵抗２ＲとＲの接続点に接続する。以下、
図示しない電圧源１０ｄ…についても同様である。オペ
アンプ１２は帰還抵抗１３とともに抵抗網１１からの電
流出力を電圧に変換し、その電圧出力を出力１４より取
り出す。
【００１４】電圧源１０ｂにおいて、トランジスタ対Ｑ
1 ，Ｑ2 の共通エミッタに接続された電流源５は、制御
入力３に供給された制御信号によって電流のオンオフを
行い、トランジスタＱ3 ，Ｑ4 の共通エミッタに接続さ
れた電流源６は、インバータ４により電流源５とは逆相
の関係で電流のオンオフを行う。
1 ，Ｑ2 の共通エミッタに接続された電流源５は、制御
入力３に供給された制御信号によって電流のオンオフを
行い、トランジスタＱ3 ，Ｑ4 の共通エミッタに接続さ
れた電流源６は、インバータ４により電流源５とは逆相
の関係で電流のオンオフを行う。
【００１５】これにより、電流源５がオンしているとき
は、トランジスタ対Ｑ1 ，Ｑ2 とカレントミラー７およ
びインピーダンス変換器８とによりボルテージフォロワ
を構成し、電圧源出力９ｂは基準電源１の電圧ＶＨと同
じ電圧を出力する。また電流源６がオンしているとき
は、今度はトランジスタ対Ｑ3 ，Ｑ4 とカレントミラー
７およびインピーダンス変換器８はボルテージフォロワ
を構成し、電圧源出力９ｂは、基準電源２の電圧ＶＬと
同じ電圧を出力する。この電圧で抵抗網１１を駆動し、
抵抗網１１の出力電流をオペアンプ１２と抵抗１３によ
り電圧変換し、出力１４より出力する。
は、トランジスタ対Ｑ1 ，Ｑ2 とカレントミラー７およ
びインピーダンス変換器８とによりボルテージフォロワ
を構成し、電圧源出力９ｂは基準電源１の電圧ＶＨと同
じ電圧を出力する。また電流源６がオンしているとき
は、今度はトランジスタ対Ｑ3 ，Ｑ4 とカレントミラー
７およびインピーダンス変換器８はボルテージフォロワ
を構成し、電圧源出力９ｂは、基準電源２の電圧ＶＬと
同じ電圧を出力する。この電圧で抵抗網１１を駆動し、
抵抗網１１の出力電流をオペアンプ１２と抵抗１３によ
り電圧変換し、出力１４より出力する。
【００１６】この実施例によれば、抵抗網１１の駆動を
ボルデージフォロワ出力で行っているため、電圧源１０
ｂの出力インピーダンスは抵抗網１１の値に対して充分
小さくすることができる。その精度は、従来のＤ／Ａコ
ンバータのように、相対精度の取りにくいトランジスタ
のエミッタ面積比や温度安定性の悪い電流増幅率には関
係なく、比較的相対精度のとれる抵抗網を構成する抵抗
群の相対精度のみでほぼ決まるようになり、良好な精度
と安定性をもつＤ／Ａコンバータを実現できる。
ボルデージフォロワ出力で行っているため、電圧源１０
ｂの出力インピーダンスは抵抗網１１の値に対して充分
小さくすることができる。その精度は、従来のＤ／Ａコ
ンバータのように、相対精度の取りにくいトランジスタ
のエミッタ面積比や温度安定性の悪い電流増幅率には関
係なく、比較的相対精度のとれる抵抗網を構成する抵抗
群の相対精度のみでほぼ決まるようになり、良好な精度
と安定性をもつＤ／Ａコンバータを実現できる。
【００１７】図２は、図１のより具体的に示した回路図
である。トランジスタＱ5 ，Ｑ6 と抵抗Ｒ1 ，Ｒ2 は電
流源５，６を構成し、互いに逆相の制御入力２１, ２２
により、どちらか一方のみ電流が流れるようになってい
る。またトランジスタＱ7 ，Ｑ8 は、カレントミラー７
を、トランジスタＱ9 と定電流源２３はインピーダンス
変換器８を構成している。
である。トランジスタＱ5 ，Ｑ6 と抵抗Ｒ1 ，Ｒ2 は電
流源５，６を構成し、互いに逆相の制御入力２１, ２２
により、どちらか一方のみ電流が流れるようになってい
る。またトランジスタＱ7 ，Ｑ8 は、カレントミラー７
を、トランジスタＱ9 と定電流源２３はインピーダンス
変換器８を構成している。
【００１８】電流源５を構成するトランジスタＱ5 ，Ｑ
6 には、バイポーラＩＣでロジック回路を作るのに使用
するＩ2 Ｌ回路のゲートトランジスタをそのまま用いる
ことができるため、デジタル部との信号の受け渡しに余
分な回路が必要なくなり、その分回路規模削減に寄与す
ることができる。
6 には、バイポーラＩＣでロジック回路を作るのに使用
するＩ2 Ｌ回路のゲートトランジスタをそのまま用いる
ことができるため、デジタル部との信号の受け渡しに余
分な回路が必要なくなり、その分回路規模削減に寄与す
ることができる。
【００１９】図３は、この発明の他の実施例を示すもの
である。この実施例は、図１に示す回路において、制御
入力信号が３値を取る場合に対応したものである。制御
入力端３１，３２，３３によって電流源５，６，３４の
うち１つだけが電流を流すように制御することにより、
トランジスタ対Ｑ1 ，Ｑ2 とＱ3 ，Ｑ4 とＱ10，Ｑ11の
いずれかを駆動し、３値それぞれの値に応じて、基準電
源１，２，３５の電圧を、電圧源出力端３６ｂに出力す
る。
である。この実施例は、図１に示す回路において、制御
入力信号が３値を取る場合に対応したものである。制御
入力端３１，３２，３３によって電流源５，６，３４の
うち１つだけが電流を流すように制御することにより、
トランジスタ対Ｑ1 ，Ｑ2 とＱ3 ，Ｑ4 とＱ10，Ｑ11の
いずれかを駆動し、３値それぞれの値に応じて、基準電
源１，２，３５の電圧を、電圧源出力端３６ｂに出力す
る。
【００２０】回路の動作は図１に示したこの発明の実施
例と同様である。またこの実施例では制御入力が３値を
取る場合を示しているが、制御入力が４値以上の場合も
同様の考え方で拡張できるのは無論である。
例と同様である。またこの実施例では制御入力が３値を
取る場合を示しているが、制御入力が４値以上の場合も
同様の考え方で拡張できるのは無論である。
【００２１】
【発明の効果】以上説明したように、この発明のＤ／Ａ
コンバータによれば、その変換精度が、相対精度をとり
やすい抵抗比だけに依存する構成としたことにより、良
好な精度と安定性を持ち、特にバイポーラ集積回路で有
用なＤ／Ａコンバータを実現することができる。
コンバータによれば、その変換精度が、相対精度をとり
やすい抵抗比だけに依存する構成としたことにより、良
好な精度と安定性を持ち、特にバイポーラ集積回路で有
用なＤ／Ａコンバータを実現することができる。
【図１】この発明のＤ／Ａコンバータの一実施例を示す
回路構成図。
回路構成図。
【図２】図１の構成をより具体的に示した回路構成図。
【図３】この発明の他の実施例を示す回路構成図。
【図４】従来のＤ／Ａコンバータを示す回路構成図。
【図５】従来の他のＤ／Ａコンバータを示す回路構成
図。
図。
１０ａ〜１０ｃ…電圧源、１１…抵抗網、１２…オペア
ンプ。
ンプ。
Claims (2)
- 【請求項１】 抵抗を複数個接続して構成された抵抗網
の複数のノードをそれぞれ複数の電圧源で駆動し、 前記抵抗網の所定の一端を出力端とするＤ／Ａコンバー
タにおいて、 前記複数の電圧源のそれぞれの電圧変化を、前記抵抗網
の構成で決まるそれぞれ所定の比率で電流出力端に電流
変化として出力し、 全体として、前記複数の電圧源の電圧変化がそれぞれあ
る重み付けをもったその和として出力することを特徴と
し、さらに、 前記電圧源は、 それぞれエミッタを共通接続した第１および第２のトラ
ンジスタ対と、 前記第１および第２のトランジスタ対のそれぞれ共通接
続したエミッタ端にそれぞれ接続した第１および第２の
電流源と、 前記第１または第２の電流源のどちらか一方に電流が流
れるよう制御する制御手段と、 前記第１および第２のトランジスタ対のそれぞれ一方の
トランジスタのベースは異なる基準電位に接続し、前記
第１および第２のトランジスタ対の他のトランジスタの
ベースは共通接続した状態で電圧出力端に接続する手段
と、 前記第１および第２のトランジスタ対のうちのベースを
基準電位に接続した側のトランジスタのコレクタは共通
接続した状態でその入力に接続し、前記第１および第２
のトランジスタ対のベースを共通接続した側のトランジ
スタのコレクタは共通接続した状態でその出力に接続し
たカレントミラーと、 前記カレントミラーの出力点と前記電圧出力端との間に
設けられインピーダンスを変換するインピーダンス変換
手段とを備えたことを特徴とするＤ／Ａコンバータ。 - 【請求項２】 複数のＲ抵抗器及び２Ｒ抵抗器を用いて
Ｒ−２Ｒ型で構成され出力端及び複数の制御入力端を備
える抵抗網と、 前記抵抗網の出力端に接続され該抵抗網の電流出力を電
圧に変換する出力回路と、 前記抵抗網の複数の制御入力端のそれぞれに接続される
各電圧源と を具備するＤ／Ａコンバータであって、 前記各電圧源はそれぞれ独立に、 それぞれエミッタを共通接続した第１および第２のトラ
ンジスタ対と、 前記第１および第２のトランジスタ対のそれぞれ共通接
続したエミッタ端にそれぞれ接続した第１および第２の
電流源と、 前記第１または第２の電流源のどちらか一方に電流が流
れるよう制御する制御手段と、 前記第１および第２のトランジスタ対のそれぞれ一方の
トランジスタのベースは異なる基準電位に接続し、前記
第１および第２のトランジスタ対の他のトランジスタの
ベースは共通接続した状態で電圧出力端に接続する手段
と、 前記第１および第２のトランジスタ対のうちのベースを
基準電位に接続した側のトランジスタのコレクタは共通
接続した状態でその入力に接続し、前記第１および第２
のトランジスタ対のベースを共通接続した側のトランジ
スタのコレクタは共通接続した状態でその出力に接続し
たカレントミラーと、 前記カレントミラーの出力点と前記電圧出力端との間に
設けられインピーダンスを変換するインピーダンス変換
手段とを備えたことを特徴とする請求項１記載のＤ／Ａ
コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04314898A JP3115133B2 (ja) | 1992-11-25 | 1992-11-25 | Ｄ／ａコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04314898A JP3115133B2 (ja) | 1992-11-25 | 1992-11-25 | Ｄ／ａコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06164402A JPH06164402A (ja) | 1994-06-10 |
| JP3115133B2 true JP3115133B2 (ja) | 2000-12-04 |
Family
ID=18058968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04314898A Expired - Lifetime JP3115133B2 (ja) | 1992-11-25 | 1992-11-25 | Ｄ／ａコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3115133B2 (ja) |
-
1992
- 1992-11-25 JP JP04314898A patent/JP3115133B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06164402A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0219682B1 (en) | A current to voltage converter circuit | |
| US4897656A (en) | Complementary voltage interpolation circuit with transmission delay compensation | |
| JPH0646709B2 (ja) | デジタル・アナログ変換器 | |
| US5138318A (en) | Differential voltage buffer amplifier circuit and serial-parallel A-D converter | |
| US4567463A (en) | Circuit for improving the performance of digital to analog converters | |
| JP3513608B2 (ja) | ディジタル／アナログ・コンバータ | |
| JP3115133B2 (ja) | Ｄ／ａコンバータ | |
| JP2753422B2 (ja) | 全波整流回路 | |
| JPH033508A (ja) | 歪み補償付きバイポーラトランジスタ回路 | |
| JPH0217963B2 (ja) | ||
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| US6445221B1 (en) | Input driver for a differential folder employing a static reference ladder | |
| JPS58105624A (ja) | デイジタル−アナログ変換器 | |
| US6759975B1 (en) | Digital-to-analog converter with a shifted output and an increased range | |
| JP3063124B2 (ja) | 増幅回路 | |
| JPH0543533Y2 (ja) | ||
| JPH0250621A (ja) | 論理回路 | |
| JPS6382119A (ja) | コンパレ−タ | |
| JPH0127298Y2 (ja) | ||
| JPH0136363Y2 (ja) | ||
| JPS58219818A (ja) | Ｄ−ａ変換回路 | |
| KR970031231A (ko) | 큰 변화 범위를 갖고 있는 전압 증폭기와 그 증폭기로 구성된 A/D 변환기(Voltage amplifier having a large range of variations, and A/D converter comprising such an amplifier) | |
| JP2906280B2 (ja) | Ｄ／ａ変換器 | |
| JPH11177353A (ja) | 電圧電流変換回路 | |
| JPH02116206A (ja) | 電圧電流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070929 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 12 |